一种芯片互连结构的制作方法

1.本实用新型属于芯片互连技术领域，特别涉及一种芯片互连结构。


背景技术：

2.在三维封装中，tsv是实现多个芯片垂直间互连的关键技术。tsv技术通过铜、钨、多晶硅等导电物质的填充，实现硅通孔的垂直电气互连，实现了高密度、高电性能、低成本、低功耗，顺应了集成电路发展的趋势。硅通孔技术正在逐渐取代目前工艺比较成熟的引线键合技术，被认为是第四代封装技术。
3.硅通孔导电主要是通过在通孔内填充导电材料来实现，导电材料的填充被认为是硅通孔制备工艺中最具挑战性的环节。目前的填充方法是通过物理气相沉积或化学气相沉积在孔的侧壁生长一层均匀的种子层，然后通过电镀铜将孔芯填满。种子层的共形性、致密性和均匀性直接影响填充效果和硅通孔整体可靠性，在硅通孔侧壁上淀积一层高质量的金属种子层是一项困难的工作，且随着孔径减小和深宽比增大，其难度进一步加剧。在电镀铜时要确保孔顶部、中间、底部生长速率一致也是极其困难的事情。
4.因此，现有技术有待改进和发展。


技术实现要素：

5.本实用新型的目的在于提供一种芯片互连结构，能够使芯片模组之间的互连更可靠。
6.为解决上述技术问题，本技术提供的一种芯片互连结构，包括至少一个芯片模组组合，每个所述芯片模组组合包括两个相对设置的芯片模组，每个所述芯片模组各自向其几何中心电性引出，每个所述芯片模组组合的所述芯片模组通过导电线路电性连接，每个所述芯片模组组合的所述导电线路相互电性连接，每个所述芯片模组组合之间填充有介电层。导电线路占用面积减小，集成密度更高，且更容易制造，不容易出现工艺缺陷。
7.进一步地，所述导电线路包括相互连接的横向导电线路和竖向导电线路，所述横向导电线路由所述芯片模组的焊盘指向所述芯片模组的几何中心，所述竖向导电线路平行于过所述芯片模组的几何中心的轴线。横向导电线路将同一个载板上的芯片的焊盘集中到几何中心，便于与竖向导向线路相互电性连接，竖向导向线路用于电性连接不同载板上的几何中心的端口。
8.进一步地，所述导电线路呈多层同心圆式均匀排列。呈多层同心圆式均匀排列的导电电路在同等间距的条件上排列得更紧密，集成密度更高。
9.进一步地，每个所述芯片模组组合的所述芯片模组的几何中心轴向对齐。
10.进一步地，所述芯片模组为预先封装好的系统级封装结构。
11.进一步地，所述芯片模组为同一个载板上贴装有一个芯片或多个芯片。
12.进一步地，所述导电线路的直径为15-500微米。
13.进一步地，相邻两个所述导电线路的间距为2-1000微米。
14.进一步地，所述介电层为abf、液晶聚合物、聚酰亚胺、高聚物聚丙烯中的任一种。
15.进一步地，所述导电线路为铜、银、金、锡的任一种。
16.由上可知，本芯片互连结构的导电线路，通过逐层生长介电层，可根据相对设置的芯片模组的距离，其长度灵活调整，有利于降低封装结构的整体体积，具有更好的适应性，能够适应不同规格、不同制程的芯片的互连。相较于tsv的互连结构，该互连结构工艺更简单，孔的深度并不受单层芯片的厚度的限制固定不变，而是由介电层的单次生长高度决定，导电线路更完整地沉积在孔内，不容易出现工艺缺陷。导电线路占用面积减小，集成密度更高，提供更高的数据传输速率和带宽。
17.本技术的其他特征和优点将在随后的说明书阐述，并且，部分地从说明书中变得显而易见，或者通过实施本技术了解。本技术的目的和其他优点可通过在所写的说明书、权利要求书、以及附图中所特别指出的结构来实现和获得。
附图说明
18.图1示出本技术第一实施例中芯片互连结构的剖视图。
19.图2示出本技术第二实施例中芯片互连结构的剖视图。
20.图3示出本技术第一实施例芯片互连结构的制造方法的步骤流程图。
21.标号说明：1、第一芯片模组；10、第一载板；11、第一芯片；12、第二芯片；13、焊盘；2、第二芯片模组；20、第二载板；21、第三芯片；22、第四芯片；3、第三芯片模组；4、第四芯片模组；5、导电线路；51、横向导电线路；52、竖向导电线路；6、介电层。
具体实施方式
22.下面详细描述本实用新型的实施方式，所述实施方式的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施方式是示例性的，仅用于解释本实用新型，而不能理解为对本实用新型的限制。
23.在本实用新型的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本实用新型的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
24.在本实用新型的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接或可以相互通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本实用新型中的具体含义。
25.在本实用新型中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
26.下文的公开提供了许多不同的实施方式或例子用来实现本实用新型的不同结构。为了简化本实用新型的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本实用新型。此外，本实用新型可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本实用新型提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。
27.第一实施例
28.图1示出了本技术第一实施例中芯片互连结构的剖视图。该芯片互连结构包括至少一个芯片模组组合，每个芯片模组组合包括两个相对设置的芯片模组，在本实施例中，芯片模组设置有两个，包括第一芯片模组1和第二芯片模组2，上述两个芯片模组为一个芯片模组组合。芯片模组可以是采用封装层预先封装好的系统级封装结构，也可以为在同一个载板上贴装有一个芯片、两个芯片或多个芯片。第一芯片模组1为在第一载板10上贴装有第一芯片11和第二芯片12的封装结构，第二芯片模组2为在第二载板20上贴装有第三芯片21和第四芯片22的封装结构。芯片模组向其几何中心电性引出，假设第一载板10和第二载板20的形状为正方形，其贴装的芯片以面朝上的方式贴装在载板上，其几何中心为正方形的对角线的交点，该交点到载板的外轮廓总路径最小，能提供最小的传输距离。
29.导电线路5包括横向导电线路51和竖向导电线路52，横向导电线路51由芯片模组的焊盘13指向芯片模组的几何中心，横向导电线路51将同一个载板上的芯片的焊盘13集中到几何中心，便于竖向导向线路相互电性连接，而竖向导向线路平行于过几何中心的轴线，用于电性连接不同载板上的几何中心的端口。在本实施例中，为了形成直线精度较高的竖向导电线路52，每个芯片模组组合的芯片模组的几何中心需确保轴向对齐，例如第一芯片模组1和第二芯片模组2的几何中心应当处于同一直线上。
30.导电线路5的材质可以为铜、银、金、锡的任一种。铜具有良好的导电性、较高的熔点以及较好的抗电迁移性能，是金属互连的常用材料。在本实施例中，采用电化学淀积中的电镀工艺，在介电层6中形成直径15-500微米的导电线路5。通过设置介电层6，一方面填充相对设置的芯片模组之间的间隙，使芯片模组互相固定形成稳定的结构，另一方面防止导电线路5之间短路，增加芯片互连的可靠性。
31.需要说明的是，介电层6的材料可以为abf（ajinomoto build-up film）、液晶聚合物（liquid crystal polyme，lcp）、聚酰亚胺（polyimide，pi）、高聚物聚丙烯中的一种。
32.两条相邻平行走线会形成布线电容，此种电容在一条走在线快速电压变化可在另一条走在线引起电流信号，导电线路5内的大量耦合噪声和信道间串扰在信号的传输过程中造成了严重的信号质量问题。导电线路5的间距越小，耦合越大，串扰越强烈。为了改善三维高速信息系统内部的信号传输质量，通过合理控制导电线路5的间距，使相邻两个导电线
路5的间距为2-1000微米，优选为60微米，有利于改善由于相邻导电线路5间的电磁耦合造成信号串扰影响传输性能的问题。
33.第二实施例
34.图2示出了本技术第二实施例中芯片互连结构的剖视图。与第一实施例不同之处在于，增设有第二个芯片模组组合，第二个芯片模组组合包括第三芯片模组3和第四芯片模组4。第三芯片模组3和第四芯片模组4分别贴装有一个芯片，第三芯片模组3和第四芯片模组4分别固定在相对设置的第一芯片模组1和第二芯片模组2的两侧，形成立体化封装结构。为了实现上述四个芯片模组互连，将第三芯片模组3和第四芯片模组4分别向其几何中心电性引出，并连接至第一芯片模组1与第二芯片模组2的竖向导电线路52上，形成立体化封装结构。
35.图3示出本技术第一实施例芯片互连结构的制造方法的步骤流程图。具体包括以下步骤：
36.步骤一、提供第一载板10，第一芯片11与第二芯片12以面朝上的方式贴装在第一载板10的上表面。
37.步骤二、在第一载板10上逐层生长介电层6，使介电层6完全覆盖第一芯片11和第二芯片12的侧面以及上表面，在介电层6的上表面刻蚀有多条从芯片的焊盘13向载板的几何中心引出的横向的凹槽，通过电镀工艺在凹槽形成铜，形成横向导电线路51。
38.步骤三、介电层6继续逐层生长，从在横向导电线路51的靠近几何中心的末端位置开始刻蚀盲孔，介电层6每生长一定的高度，便在盲孔内沉积一层等厚的铜，盲孔逐渐沿竖直方向延伸，从而形成竖向导电线路52。介电层6生长的高度控制在导电线路的直径的一至二倍范围内，这样可以保证电镀液顺利进入盲孔内，避免盲孔底部沉积的铜含量不足进而造成空洞的现象。
39.步骤四、提供第二载板20，第三芯片21与第四芯片22以面朝上的方式贴装在第二载板20的上表面。
40.步骤五、在第二载板20上逐层生长介电层6，使介电层6完全覆盖第三芯片21和第四芯片22的侧面以及上表面，在介电层6的上表面刻蚀有多条从芯片的焊盘13向载板的几何中心引出的横向的凹槽，通过电镀工艺在凹槽形成铜，形成横向导电线路51。
41.步骤六、倒置第二载板20，使第二载板20上的横向导电线路51与第一载板10上的竖向导电线路52一一对齐，最后通过粘合剂使介电层6接合，从而得到芯片互连结构。为使接合面粘合更稳固，可用抛光机研磨两接合面，增加接合面的平整度。
42.本芯片互连结构的导电线路5，通过逐层生长介电层6，可根据相对设置的芯片模组的距离，其长度灵活调整，有利于降低封装结构的整体体积，具有更好的适应性，能够适应不同规格、不同制程的芯片的互连。相较于tsv的互连结构，该互连结构工艺更简单，孔的深度并不受单层芯片的厚度的限制固定不变，而是由介电层6的单次生长高度决定，导电线路5更完整地沉积在孔内，不容易出现工艺缺陷。导电线路5占用面积减小，集成密度更高，提供更高的数据传输速率和带宽。
43.在本说明书的描述中，参考术语“一个实施方式”、“某些实施方式”、“示意性实施方式”、“示例”、“具体示例”、或“一些示例”等的描述意指结合所述实施方式或示例描述的具体特征、结构、材料或者特点包含于本实用新型的至少一个实施方式或示例中。在本说明
书中，对上述术语的示意性表述不一定指的是相同的实施方式或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施方式或示例中以合适的方式结合。
44.以上所述的仅是本实用新型的一些实施方式。对于本领域的普通技术人员来说，在不脱离本实用新型创造构思的前提下，还可以做出若干变形和改进，这些都属于本实用新型的保护范围。