常关型极化超结GaN系场效应晶体管和电气设备的制作方法

常关型极化超结gan系场效应晶体管和电气设备
技术领域
1.本发明涉及常关型极化超结gan(氮化镓)系场效应晶体管和使用该常关型极化超结gan系场效应晶体管的电气设备。


背景技术：

2.以往，作为功率晶体管，已知有极化超结(polarization super junction；psj)gan系场效应晶体管(fet)(参见专利文献1、2)。该极化超结gan系场效应晶体管具有包含依次层叠有未掺杂gan层、al
x
ga
1-x
n层和未掺杂gan层的结构的极化超结区域。该极化超结gan系场效应晶体管能够实现对于硅(si)系功率晶体管而言难以实现的高耐压、高输出、高效率、高速工作。
3.需要说明的是，已知在algan/gan hemt(high electron mobilitytransistor：高电子迁移率晶体管)中，通过形成在algan层上设置有未掺杂ingan层或p型ingan层并在其上设置有栅极的结构而制成常关型(参见非专利文献1、2)。另外，已知有由双栅极化超结gan系场效应晶体管构成的二极管(参见专利文献3)。
4.现有技术文献
5.专利文献
6.专利文献1：日本专利第5828435号公报
7.专利文献2：日本专利第5669119号公报
8.专利文献3：日本专利第6679036号公报
9.非专利文献
10.非专利文献1：mizutani et al.,“algan/gan hemts with thin ingan cap layer for normally-off operation”,ieee electron device letters,vol.28,no.7,p.549,july(2007)
11.非专利文献2：李旭等、“使用p-ingan cap层的常关型algan/gan hemts”,信学技报(ieice technical report),2008


技术实现要素：

12.发明所要解决的问题
13.专利文献1、2中记载的极化超结gan系场效应晶体管主要是如下所述的所谓的常开型的晶体管：在非工作时(热平衡状态)也包括栅极正下方的部分在内，在下层的未掺杂gan层与al
x
ga
1-x
n层之间的异质界面附近的部分的未掺杂gan层中存在二维电子气(2deg)，因此，在栅电压vg＝0v或开路状态时，对源极与漏极之间施加电压时，在源极与漏极之间流通电流。
14.另一方面，对于晶体管，多数情况下还要求在控制信号(栅极信号)丧失时晶体管为关断状态的所谓的失效保护工作。对于专利文献1、2中记载的常开型的极化超结gan系场效应晶体管而言，通过使用低耐压常关型simos晶体管来组装栅地-阴地放大器电路或变形
栅地-阴地放大器电路，能够实现常关型化，但是，这种情况下，在电路复杂化的方面变得不利。
15.因此，本发明所要解决的课题是提供不使用复杂的电路就能够容易地实现常关型晶体管的常关型极化超结gan系场效应晶体管和使用该常关型极化超结gan系场效应晶体管的高性能的电气设备。
16.用于解决问题的方法
17.为了解决上述课题，本发明是一种常关型极化超结gan系场效应晶体管，其具有：
18.第一未掺杂gan层；
19.上述第一未掺杂gan层上的al
x
ga
1-x
n层(0＜x＜1)；
20.上述al
x
ga
1-x
n层上的具有岛状形状的第二未掺杂gan层；
21.上述第二未掺杂gan层上的p型gan层；
22.上述p型gan层上的p型inyga
1-y
n层(0＜y＜1)；
23.上述al
x
ga
1-x
n层上的源极；
24.上述al
x
ga
1-x
n层上的漏极；
25.与上述p型inyga
1-y
n层电连接的第一栅极；和
26.上述al
x
ga
1-x
n层上的、与上述第二未掺杂gan层的上述源极侧的端部接近的p型inzga
1-z
n层(0＜z＜1)及其上的第二栅极，
27.上述p型gan层存在于上述第二未掺杂gan层的整个面或仅存在于上述第二未掺杂gan层的上述源极侧的单侧部分，
28.在上述p型gan层存在于上述第二未掺杂gan层的整个面的情况下，上述p型inyga
1-y
n层仅存在于上述p型gan层的上述源极侧的单侧部分，在上述p型gan层仅存在于上述第二未掺杂gan层的上述源极侧的单侧部分的情况下，上述p型inyga
1-y
n层存在于上述p型gan层的整个面或一部分，
29.在非工作时，将上述第一未掺杂gan层与上述al
x
ga
1-x
n层之间的异质界面附近的部分的上述第一未掺杂gan层中形成的二维电子气的、上述第二栅极的正下方的部分的浓度设为n0，将上述第一栅极的正下方的部分的浓度设为n1，将极化超结区域的浓度设为n2，将上述极化超结区域与上述漏极之间的部分的浓度设为n3时，n0≤n1＜n2＜n3。
30.在该常关型极化超结gan系场效应晶体管中，在p型gan层存在于第二未掺杂gan层的整个面的情况下，极化超结区域包含除了栅极接触区域的部分以外的部分的第一未掺杂gan层、al
x
ga
1-x
n层、第二未掺杂gan层和p型gan层，在p型gan层仅存在于第二未掺杂gan层的源极侧的单侧部分的情况下，极化超结区域包含不存在p型gan层的部分的第一未掺杂gan层、al
x
ga
1-x
n层和第二未掺杂gan层。在极化超结区域如前一种情况那样包含第一未掺杂gan层、al
x
ga
1-x
n层、第二未掺杂gan层和p型gan层的情况下，第一未掺杂gan层的厚度、al
x
ga
1-x
n层的厚度和al组成x、第二未掺杂gan层的厚度、p型gan层的厚度和杂质浓度典型地依据专利文献2来选择。另外，在极化超结区域如后一种情况那样包含第一未掺杂gan层、al
x
ga
1-x
n层和第二未掺杂gan层的情况下，第一未掺杂gan层的厚度、al
x
ga
1-x
n层的厚度和al组成x、第二未掺杂gan层的厚度典型地依据专利文献1来选择。
31.在该常关型极化超结gan系场效应晶体管中，典型地，在非工作时，将在第二未掺杂gan层与al
x
ga
1-x
n层之间的异质界面附近的部分的第二未掺杂gan层中形成的二维空穴
气的、第一栅极的正下方的部分的浓度设为p1，将极化超结区域的浓度设为p2时，p1＞p2。
32.al
x
ga
1-x
n层典型地为未掺杂，但也可以是掺杂了供体(n型杂质)或受体(p型杂质)的n型或p型的al
x
ga
1-x
n层、例如掺杂了si的n型al
x
ga
1-x
n层。al
x
ga
1-x
n层典型地为未掺杂。根据需要，在第一未掺杂gan层与al
x
ga
1-x
n层之间和/或第二未掺杂gan层与al
x
ga
1-x
n层之间典型地设置有未掺杂的aluga
1-u
n层(0＜u≤1、u＞x)、例如aln层。通过在第二未掺杂gan层与al
x
ga
1-x
n层之间设置aluga
1-u
n层，能够减少在第二未掺杂gan层与al
x
ga
1-x
n层之间的异质界面附近的部分的第二未掺杂gan层中形成的二维空穴气向al
x
ga
1-x
n层侧的渗入，能够使空穴的迁移率显著地增加。另外，通过在第一未掺杂gan层与al
x
ga
1-x
n层之间设置aluga
1-u
n层，能够减少在第一未掺杂gan层与al
x
ga
1-x
n层之间的异质界面附近的部分的第一未掺杂gan层中形成的二维电子气向al
x
ga
1-x
n层侧的渗入，能够使电子的迁移率显著地增加。该aluga
1-u
n层通常可以足够薄，例如为约0.5nm～约2nm即可。
33.典型地，第二栅极的栅电压为0[v]、漏电压为1.0[v]时的漏电流是第二栅极的栅电压为5[v]时的漏电流(额定电流)的1/100以下。
[0034]
在该常关型极化超结gan系场效应晶体管中，第二栅极有时也隔着栅绝缘膜设置在p型inzga
1-z
n层上。这种情况下，由第二栅极、栅绝缘膜和p型inzga
1-z
n层形成mis(metal insulator semiconductor：金属绝缘体半导体)结构。
[0035]
该常关型极化超结gan系场效应晶体管的各端子可以根据用途来连接。例如，通过将第一栅极和第二栅极相互电连接，能够作为一体的栅极进行工作。另外，通过将第一栅极和源极相互电连接，能够使第一栅极作为场板发挥作用。另外，也可以将第一栅极固定为相对于源极的电位为正的电位。另外，通过将第一栅极、第二栅极和源极相互电连接，能够进行二极管的工作。
[0036]
p型inyga
1-y
n层和p型inzga
1-z
n层基本上可以通过任何方法形成，但如果通过溅射法则能够简便地形成。
[0037]
另外，本发明是一种电气设备，其具有至少一个晶体管，
[0038]
上述晶体管为如下所述的常关型极化超结gan系场效应晶体管，
[0039]
其具有：
[0040]
第一未掺杂gan层；
[0041]
上述第一未掺杂gan层上的al
x
ga
1-x
n层(0＜x＜1)；
[0042]
上述al
x
ga
1-x
n层上的具有岛状形状的第二未掺杂gan层；
[0043]
上述第二未掺杂gan层上的p型gan层；
[0044]
上述p型gan层上的p型inyga
1-y
n层(0＜y＜1)；
[0045]
上述al
x
ga
1-x
n层上的源极；
[0046]
上述al
x
ga
1-x
n层上的漏极；
[0047]
与上述p型inyga
1-y
n层电连接的第一栅极；和
[0048]
上述al
x
ga
1-x
n层上的、与上述第二未掺杂gan层的上述源极侧的端部接近的p型inzga
1-z
n层(0＜z＜1)及其上的第二栅极，
[0049]
上述p型gan层存在于上述第二未掺杂gan层的整个面或仅存在于上述第二未掺杂gan层的上述源极侧的单侧部分，
[0050]
在上述p型gan层存在于上述第二未掺杂gan层的整个面的情况下，上述p型
inyga
1-y
n层仅存在于上述p型gan层的上述源极侧的单侧部分，在上述p型gan层仅存在于上述第二未掺杂gan层的上述源极侧的单侧部分的情况下，上述p型inyga
1-y
n层存在于上述p型gan层的整个面或一部分，
[0051]
在非工作时，将在上述第一未掺杂gan层与上述al
x
ga
1-x
n层之间的异质界面附近的部分的上述第一未掺杂gan层中形成的二维电子气的、上述第二栅极的正下方的部分的浓度设为n0，将上述第一栅极的正下方的部分的浓度设为n1，将极化超结区域的浓度设为n2，将上述极化超结区域与上述漏极之间的部分的浓度设为n3时，n0≤n1＜n2＜n3。
[0052]
在此，电气设备大体上包括所有使用电的设备，不限用途、功能、大小等，例如为电子设备、移动体、动力装置、建筑机械、机床等。电子设备为机器人、计算机、游戏机、车载设备、家庭电气制品(空调等)、工业制品、手机、移动设备、it设备(服务器等)、在太阳能发电系统中使用的功率调节器、输电系统等。移动体为铁路车辆、汽车(电动车辆等)、两轮车、飞机、火箭、宇宙飞船等。
[0053]
该电气设备的发明中，关于上述以外的事项，只要不违反其性质，与上述常关型极化超结gan系场效应晶体管的发明相关联地进行说明的事项是成立的。
[0054]
发明效果
[0055]
根据本发明，通过在非工作时(热平衡时)在第二栅极的正下方的部分实质上不存在二维电子气，由此不使用复杂的电路就能够容易地实现常关型极化超结gan系场效应晶体管，使用该常关型极化超结gan系场效应晶体管，能够实现高性能的电子设备。
附图说明
[0056]
图1是示出本发明的第一实施方式的常关型极化超结gan系fet的截面图。
[0057]
图2是示出本发明的第一实施方式的常关型极化超结gan系fet的各区域的能带图的简线图。
[0058]
图3是用于说明本发明的第一实施方式的常关型极化超结gan系fet的工作机理的截面图。
[0059]
图4是示出在本发明的第一实施方式的常关型极化超结gan系fet的漏-源间施加反向偏压、在栅-源间施加0v时的电场分布的简线图。
[0060]
图5是示出在本发明的第一实施方式的常关型极化超结gan系fet的漏-源间施加反向偏压、在栅-源间施加0v时的电位分布的简线图。
[0061]
图6是用于说明本发明的第一实施方式的常关型极化超结gan系fet的制造方法的截面图。
[0062]
图7是用于说明本发明的第一实施方式的常关型极化超结gan系fet的制造方法的截面图。
[0063]
图8是用于说明本发明的第一实施方式的常关型极化超结gan系fet的制造方法的截面图。
[0064]
图9是用于说明本发明的第一实施方式的常关型极化超结gan系fet的制造方法的截面图。
[0065]
图10是示出为了测定实施例的常关型极化超结gan系fet的静态特性而使用的测定电路的电路图。
[0066]
图11是示出实施例的常关型极化超结gan系fet的漏电流-漏电压特性的简线图。
[0067]
图12是示出实施例的常关型极化超结gan系fet的漏电流-栅电压特性的简线图。
[0068]
图13是将图12所示的漏电流-栅电压特性的漏电流进行对数表示的简线图。
[0069]
图14是示出实施例的常关型极化超结gan系fet的关断状态的耐压特性的简线图。
[0070]
图15a是示出为了测定实施例的常关型极化超结gan系fet的特定区域的二维电子气浓度和二维空穴气浓度而制作的霍尔元件的截面图。
[0071]
图15b是示出为了测定实施例的常关型极化超结gan系fet的特定区域的二维电子气浓度和二维空穴气浓度而制作的霍尔元件的截面图。
[0072]
图15c是示出为了测定实施例的常关型极化超结gan系fet的特定区域的二维电子气浓度和二维空穴气浓度而制作的霍尔元件的截面图。
[0073]
图15d是示出为了测定实施例的常关型极化超结gan系fet的特定区域的二维电子气浓度和二维空穴气浓度而制作的霍尔元件的截面图。
[0074]
图16a是示出图15a和图15d所示的霍尔元件的电极配置的平面图。
[0075]
图16b是示出图15b和图15c所示的霍尔元件的电极配置的平面图。
[0076]
图17a是示出本发明的第一实施方式的常关型极化超结gan系fet的端子的连接方法的第一例的电路图。
[0077]
图17b是示出本发明的第一实施方式的常关型极化超结gan系fet的端子的连接方法的第二例的电路图。
[0078]
图17c是示出本发明的第一实施方式的常关型极化超结gan系fet的端子的连接方法的第三例的电路图。
[0079]
图17d是示出本发明的第一实施方式的常关型极化超结gan系fet的端子的连接方法的第四例的电路图。
[0080]
图18是示出本发明的第二实施方式的常关型极化超结gan系fet的截面图。
[0081]
图19是示出本发明的第三实施方式的常关型极化超结gan系fet的截面图。
[0082]
图20a是示出本发明的第三实施方式的常关型极化超结gan系fet的栅极20的正下方的区域的能带图的简线图。
[0083]
图20b是示出本发明的第一实施方式的常关型极化超结gan系fet的栅极20的正下方的区域的能带图的简线图。
[0084]
图21a是示出本发明的第三实施方式的常关型极化超结gan系fet的栅电压施加时的栅极20的正下方的区域的能带图的简线图。
[0085]
图21b是示出本发明的第一实施方式的常关型极化超结gan系fet的栅电压施加时的栅极20的正下方的区域的能带图的简线图。
[0086]
图22是示出本发明的第四实施方式的常关型极化超结gan系fet的截面图。
[0087]
图23是示出本发明的第五实施方式的常关型极化超结gan系fet的截面图。
具体实施方式
[0088]
以下，对具体实施方式(以下称为实施方式)进行说明。
[0089]
＜第一实施方式＞
[0090]
[常关型极化超结gan系fet]
[0091]
如图1所示，在第一实施方式的常关型极化超结gan系fet中，在衬底10上隔着缓冲层(未图示)依次层叠有未掺杂gan层11、al
x
ga
1-x
n层12和未掺杂gan层13。衬底10优选为gan系半导体进行c面生长的衬底，例如为c面蓝宝石衬底、si衬底、sic衬底等。缓冲层例如由多晶或非晶的gan、aln或algan、进一步为algan/gan超晶格等形成。al
x
ga
1-x
n层12典型地为未掺杂，但也可以是掺杂了供体(n型杂质)或受体(p型杂质)的n型或p型的al
x
ga
1-x
n层。未掺杂gan层13具有岛状形状，在其周围露出al
x
ga
1-x
n层12。图1中示出了al
x
ga
1-x
n层12的上部也具有与未掺杂gan层13相同的岛状形状、其他部分的al
x
ga
1-x
n层12的厚度小于岛状部分的al
x
ga
1-x
n层12的厚度的情况，但也可以是al
x
ga
1-x
n层12的上部不具有岛状形状而al
x
ga
1-x
n层12的厚度均匀。在未掺杂gan层13上，在整个面层叠有p型gan层14。p型gan层14中的后述的漏极18侧的单侧部分的厚度小于后述的源极17侧的单侧部分的厚度。p型gan层14的该厚度小的部分对应于极化超结区域(psj区域)。在厚度大的部分的p型gan层14上层叠有p型inyga
1-y
n层15。p型inyga
1-y
n层15可以层叠于厚度大的部分的p型gan层14的整个面上，但在此，图示了仅形成于厚度大的部分的p型gan层14的除漏极18侧的一部分以外的部分的情况。在p型gan层14中掺杂了镁(mg)作为p型杂质，在p型inyga
1-y
n层15中同样地掺杂了mg。p型inyga
1-y
n层15的in组成y为0＜y＜1。更详细而言，p型inyga
1-y
n层15的in组成y和厚度t根据需要选择，in组成y典型地选择为0.20以下。in组成y和厚度t典型地以大致满足y
×
t≤0.20
×
5[nm]的方式选择。例如，在y＝0.10的情况下大致选择为t＝10nm或者其以下。
[0092]
在p型inyga
1-y
n层15上设置有栅极16。为了与p型inyga
1-y
n层15欧姆接触，栅极16由功函数大的金属、例如典型地为镍(ni)形成。栅极16也可以由在ni膜上层叠有其他金属膜的层叠膜构成。另外，在al
x
ga
1-x
n层12上，关于由未掺杂gan层13、p型gan层14和p型inyga
1-y
n层15构成的岛状的层叠结构，分别地在p型inyga
1-y
n层15侧的部分设置有源极17、在相反侧的部分设置有漏极18。如后所述，源极17和漏极18由功函数小的金属、典型地例如为钛(ti)构成，以便能够与在未掺杂gan层11与al
x
ga
1-x
n层12之间的异质界面附近的部分的未掺杂gan层11中形成的2deg欧姆接触。源极17和漏极18可以由在ti膜上层叠有铝(al)膜、镍(ni)膜、金(au)膜等的层叠膜构成。在al
x
ga
1-x
n层12上，进一步地，与岛状的al
x
ga
1-x
n层12的上部和未掺杂gan层13的源极17侧的端部接近地设置有p型inzga
1-z
n层19及其上的栅极20。p型inzga
1-z
n层19的in组成z可以与p型inyga
1-y
n层15的in组成y相同，也可以不同。p型inzga
1-z
n层19的in组成z为0＜z＜1。更详细而言，p型inzga
1-z
n层19的in组成z和厚度t根据需要选择，in组成z典型地可以选择为0.20以下。in组成z和厚度t典型地以大致满足z
×
t≤0.20
×
5[nm]的方式选择。例如，在z＝0.10的情况下大致选择为t＝10nm或者其以下。
[0093]
在该常关型极化超结gan系fet中，p型gan层14中厚度小的部分、该部分的正下方的未掺杂gan层13、al
x
ga
1-x
n层12和未掺杂gan层11构成极化超结区域(本征极化超结区域)。p型inyga
1-y
n层15、厚度大的部分的p型gan层14和该p型gan层14的正下方的未掺杂gan层13、al
x
ga
1-x
n层12和未掺杂gan层11构成栅极接触区域。
[0094]
在该常关型极化超结gan系fet中，通过压电极化和自发极化，在未掺杂gan层11与al
x
ga
1-x
n层12之间的异质界面附近的部分的al
x
ga
1-x
n层12诱发正的固定电荷，另外，在al
x
ga
1-x
n层12与未掺杂gan层13之间的异质界面附近的部分的al
x
ga
1-x
n层12诱发负的固定电荷。因此，在该常关型极化超结gan系fet中，在非工作时(热平衡状态)，在al
x
ga
1-x
n层12与未掺杂gan层13之间的异质界面附近的部分的未掺杂gan层13中形成有2dhg21，并且，在
未掺杂gan层11与al
x
ga
1-x
n层12之间的异质界面附近的部分的未掺杂gan层11中形成有2deg22。
[0095]
在该常关型极化超结gan系fet中，在非工作时(热平衡状态)，针对栅极20的正下方的部分的2deg22的浓度n0、栅极16的正下方的部分的2deg22的浓度n1、极化超结区域的2deg22的浓度n2、极化超结区域与漏极18之间的部分的2deg22的浓度n3，n0≤n1＜n2＜n3成立。栅极20与源极17之间的部分的2deg22的浓度也为n3。在图1中，用表示电子的
○
的大小和密度示意性地示出n0≤n1＜n2＜n3的大小关系。这种情况下，栅极20的正下方的部分的2deg22的浓度n0充分地低到可以说2deg22几乎耗尽的程度。因此，可以说由2deg22构成的电子沟道在栅极20的正下方的部分中断。典型地为n0＜(1/1000)
×
n3。另一方面，针对栅极16的正下方的部分的2dhg21的浓度p1、极化超结区域的2dhg21的浓度p2，p1＞p2大致成立。
[0096]
在图2中示出该常关型极化超结gan系fet的各区域的与衬底10垂直的方向的能带图。从图2的左侧起依次示出栅极20的正下方的部分的能带图、栅极16的正下方的部分的能带图、极化超结区域的部分的能带图以及极化超结区域与漏极18之间的部分的能带图。这些能带图是用于表示各部的2deg22和2dhg21的相对浓度的定性能带图。在图2中，纵轴表示电子能量，ec表示传导带的下端的能量，ev表示价电子带的上端的能量，ef表示费米能量。如图2所示，在极化超结区域与漏极18之间的部分，在未掺杂gan层11与al
x
ga
1-x
n层12之间的异质界面附近的部分的未掺杂gan层11中形成有浓度n3的2deg22。另外，在极化超结区域，通过由未掺杂gan层13和p型gan层14带来的极化效果，传导带被提升，结果在未掺杂gan层11与al
x
ga
1-x
n层12之间的异质界面附近的部分的未掺杂gan层11中形成的2deg22的浓度n2低于浓度n3。在极化超结区域，通过相同的效果，价电子带被提升，结果在未掺杂gan层13与al
x
ga
1-x
n层12之间的异质界面附近的部分的价电子带中形成浓度p2的2dhg21。在栅极16的部分，通过p型inyga
1-y
n层15使得传导带被提升，结果在未掺杂gan层11与al
x
ga
1-x
n层12之间的异质界面附近的部分的未掺杂gan层11中形成的2deg22的浓度n1低于浓度n2。在栅极16的部分，通过相同的效果，价电子带被进一步提升，结果在未掺杂gan层13与al
x
ga
1-x
n层12之间的异质界面附近的部分的价电子带中形成比浓度p2大的浓度p1的2dhg21。在栅极20的部分，通过由p型inzga
1-z
n层19带来的极化效果，2deg22的浓度n0至少为n1以下的极小的浓度、实质上为0，以便由2deg22构成的电子沟道在该部分中断。
[0097]
[常关型极化超结gan系fet的工作机理]
[0098]
如图3所示，将源极17、栅极16和栅极20相互进行接线，相对于这些源极17、栅极16和栅极20，对漏极18施加正电压vdg。这种情况下，栅极16与漏极18之间以及栅极20与漏极18之间成为反向偏压，极化超结区域的2dhg21的空穴从栅极16被提出，极化超结区域的2deg22的电子从漏极18被提出。栅极20的正下方的2deg22的浓度n0实质上为0，因此，没有从源极17经由2deg22流向漏极18的电流。即，变为常关。
[0099]
在图4和图5中分别示出该状态的常关型极化超结gan系fet的电场分布和电位分布。如图4所示，在极化超结区域中，电场大致一样。因此，如图5所示，在极化超结区域中，电位平缓地向漏极18侧下降。如图4所示，在极化超结区域的漏极18侧的端部，在浓度n2的2deg22与浓度n3的2deg22的连接点产生峰值电场，但极化超结区域主体所承受的电压远大于该峰值电场所承受的电压。即，该常关型极化超结gan系fet达到破坏的电压由极化超结区域主体承受，因此耐压非常高。因此，该常关型极化超结gan系fet能够维持常关、并且得
到高耐压性。
[0100]
[常关型极化超结gan系fet的制造方法]
[0101]
首先，如图6所示，在衬底10上，例如，通过现有公知的mocvd(有机金属化学气相沉积)法，使用作为ga原料的tmg(三甲基镓)、作为al原料的tma(三甲基铝)、作为氮原料的nh3(氨)、作为载气的n2气和h2气，依次外延生长出缓冲层(未图示)、未掺杂gan层11、al
x
ga
1-x
n层12、未掺杂gan层13和p型gan层14。未掺杂gan层11、al
x
ga
1-x
n层12、未掺杂gan层13和p型gan层14的生长温度例如为约1100℃。作为衬底10，可以使用蓝宝石衬底(例如c面蓝宝石衬底)、si衬底、sic衬底等。缓冲层可以使用gan层、aln层、algan层、algan/gan超晶格层等。例如在使用gan层作为缓冲层的情况下，例如在约530℃的低温生长。作为p型gan层14生长时的p型掺杂剂，使用双环戊二烯基镁(cp2mg)，作为p型gan层14生长时的载气，使用氢气(h2)和氮气(n2)。
[0102]
接着，在p型gan层14上形成与元件形成区域对应的形状的抗蚀剂图案等掩模后，使用该掩模将p型gan层14、未掺杂gan层13、al
x
ga
1-x
n层12和未掺杂gan层11依次蚀刻至未掺杂gan层11的厚度方向的中途的深度，图案化为规定形状，由此进行元件分离。然后，除去掩模。该图案化可以通过利用反应性离子蚀刻(rie)法等的蚀刻来进行。
[0103]
接着，在p型gan层14上，形成与图1所示的p型gan层14的平面形状对应的形状的抗蚀剂图案等掩模后，使用该掩模将p型gan层14、未掺杂gan层13和al
x
ga
1-x
n层12依次蚀刻至al
x
ga
1-x
n层12的厚度方向的中途的深度，图案化为规定形状。该图案化可以通过利用rie法等的蚀刻来进行。然后，除去掩模。
[0104]
接着，在极化超结区域以外的区域的表面形成抗蚀剂图案等掩模后，使用该掩模将p型gan层14蚀刻至厚度方向的中途的深度而变薄。该蚀刻可以通过rie法等来进行。然后，除去掩模。将该状态示于图7中。
[0105]
接着，如图8所示，例如，通过mocvd法或溅射法等使p型inyga
1-y
n层15在整个面生长。
[0106]
接着，如图9所示，例如，通过对p型inyga
1-y
n层15进行图案化，使p型gan层14的厚的部分之上的部分和与岛状的未掺杂gan层13的源极17侧的端部接近的部分残留。该图案化可以通过利用例如rie法或湿式蚀刻法等的蚀刻来进行。通过在与岛状的未掺杂gan层13的源极17侧的端部接近的部分残留的p型inyga
1-y
n层15，形成p型inzga
1-z
n层19。即，这种情况下，p型inzga
1-z
n层19由p型inyga
1-y
n层15形成，z＝y。
[0107]
然后，在al
x
ga
1-x
n层12上形成源极17和漏极18后，在p型gan层14上的p型inyga
1-y
n层15上形成栅极16，并且在al
x
ga
1-x
n层12上的p型inzga
1-z
n层19上形成栅极20。
[0108]
通过以上方法，制造图1所示的目标常关型极化超结gan系fet。
[0109]
(实施例)
[0110]
制作常关型极化超结gan系fet，进行各种评价。
[0111]
即，首先，使用c面蓝宝石衬底作为衬底10，在其上通过mocvd法依次外延生长出厚度30nm的gan低温缓冲层、厚度3000nm的未掺杂gan层11、厚度30nm且x＝0.21的al
x
ga
1-x
n层12、厚度50nm的未掺杂gan层13和厚度40nm且mg浓度[mg]＝5
×
10
19
cm-3
的p型gan层14。未掺杂gan层11、al
x
ga
1-x
n层12、未掺杂gan层13和p型gan层14的生长温度设定为1100℃。作为生长时的载气，使用n2气和h2气。作为p型gan层14生长时的p型掺杂剂，使用cp2mg。
[0112]
接着，对元件分离区域中的p型gan层14的表面进行掩蔽，通过利用氯(cl)系气体的icp(电感耦合等离子体)-rie进行用于进行元件分离的蚀刻直至未掺杂gan层11的上部被蚀刻。
[0113]
接着，对与栅极接触区域和极化超结区域对应的部分的p型gan层14的表面进行掩蔽，将p型gan层14、未掺杂gan层13和al
x
ga
1-x
n层12依次进行蚀刻直至al
x
ga
1-x
n层12的剩余厚度为15nm。
[0114]
接着，对极化超结区域以外的区域的表面进行掩蔽并进行蚀刻，由此使极化超结区域的p型gan层14变薄。
[0115]
接着，通过mocvd法，外延生长出厚度5nm且x＝0.18、[mg]＝1
×
10
20
cm-3
的p型inyga
1-y
n层15。p型inyga
1-y
n层15的生长温度设定为950℃。作为生长时的载气，使用100％n2。
[0116]
接着，对形成栅极16和栅极20的部分的p型inyga
1-y
n层15的表面进行掩蔽，通过利用cl系气体的icp-rie对p型inyga
1-y
n层15进行蚀刻，仅在形成栅极16和栅极20的部分残留p型inyga
1-y
n层15。
[0117]
接着，用sio2膜对除了形成源极17和漏极18的部位以外的区域的表面进行掩蔽，通过真空蒸镀法在源极形成部和漏极形成部形成ti/al/ni/au层叠膜而形成源极17和漏极18后，在n2中于800℃进行60秒钟欧姆合金处理。
[0118]
接着，用sio2膜对除了形成栅极16和栅极20的部位以外的区域的表面进行掩蔽，通过真空蒸镀法在p型gan层14上的p型inyga
1-y
n层15和al
x
ga
1-x
n层12上的、与未掺杂gan层13的源极17侧的端部接近的p型inyga
1-y
n层15上形成ti/ni/au层叠膜而分别形成栅极16和栅极20后，在n2中于500℃进行100秒钟快速热处理(rapid thermal annealing；rta)，进行欧姆合金处理。这种情况下，p型inzga
1-z
n层19由p型inyga
1-y
n层15形成。
[0119]
以上述方式制作常关型极化超结gan系fet。该常关型极化超结gan系fet的psj长度为15μm，栅极16的栅极长度为5μm，栅极宽度为100mm，栅极20的栅极长度为5μm，栅极宽度为100mm，极化超结区域的漏极18侧的端部与漏极18之间的距离为3μm，栅极20的正下方的al
x
ga
1-x
n层12的厚度为约15nm。
[0120]
为了考察如此制作的常关型极化超结gan系fet的电特性，如图10所示进行接线，形成测定电路，制成使栅极16与栅极20共通的三端子元件，测定静态特性。
[0121]
(漏电流(id)-漏电压(vd)特性)
[0122]
在图11中示出以栅电压vg作为参数的i
d-vd特性的测定结果。如图11所示，vg＝0时，id大致为0[a]。
[0123]
(漏电流(id)-栅电压(vg)特性)
[0124]
在图12中示出设定为vd＝1.0[v]时的i
d-vg特性的测定结果。如图12所示，id在vg＝0[v]之后开始上升。图13是针对图12所示的i
d-vg特性将id进行对数表示(log)而提高了分辨率的图，更明确地示出了在vg＝0[v]之后id开始上升。将阈值电压v
th
的定义设定为漏电流id为fet的额定漏电流(本fet的情况下，vd＝1[v]、vg＝5[v]、且id～2.5[a])的约1/100(2.5
×
10-2
[a])时的vg时，v
th
为约0.7[v]。即，可知实现了常关。需要说明的是，将v
th
设为漏电流id为最大额定漏电流的1/100时的vg是因为，其是作为常关型fet在栅极信号丧失时能够实质上保护电路系的范围。
[0125]
(关断耐压特性)
[0126]
在图14中示出设定为vg＝-8[v]而使常关型极化超结gan系fet为关断状态时相对于vd测定id的结果。图14的纵轴是对数轴。如图14所示，可知在该常关型极化超结gan系fet中，在vd～1.5[kv]的情况下为id～30[μa]，得到了非常高的耐压。
[0127]
对测定该常关型极化超结gan系fet中的各区域的2deg22的浓度和2dhg21的浓度并证实n0≤n1＜n2＜n3和p1》p2成立的结果进行说明。制作用于测定各区域的2deg22的浓度和2dhg21的浓度的霍尔(hall)元件。具体而言，为了测定n0，制作具有与图1所示的2deg22的浓度n0的部分相同的层结构的图15a所示的霍尔元件h1。为了测定n1和p1，制作具有与图1所示的2deg22的浓度n1和2dhg21的浓度p1的部分相同的层结构的图15b所示的霍尔元件h2。为了测定n2和p2，制作具有与图1所示的2deg22的浓度n2和2dhg21的浓度p2的部分相同的层结构的图15c所示的霍尔元件h3。为了测定n3，制作具有与图1所示的2deg22的浓度n3的部分相同的层结构的图15d所示的霍尔元件h4。图16a示出霍尔元件h1、h4的电极配置，图16b示出霍尔元件h2、h3的电极配置。图15a和图15d是沿着图16a的点划线的截面图。图15b和图15c是沿着图16b的点划线的截面图。这些霍尔元件h1～h4的大小为约4
×
4mm2。如图16a所示，对于霍尔元件h1、h4而言，为了测定2deg22的浓度，在a1
x
ga
1-x
n层12上设置有四个电极e1～e4。如图16b所示，对于霍尔元件h2、h3而言，为了测定2deg22的浓度，在al
x
ga
1-x
n层12上设置有电极e1～e4，除此以外，为了测定2dhg21的浓度，在p型inyga
1-y
n层15上设置有四个电极e
11
～e
14
。这些霍尔元件h1～h4通过与在常关型极化超结gan系fet的制作中所使用的霍尔元件相同的工艺来制作。
[0128]
在表1中示出基于霍尔元件h1的浓度n0、电子的迁移率μe和电阻r的测定结果。
[0129]
[表1]
[0130]
n0[cm-2
]不能测定μe[cm2/vs]不能测定r[ω/口]不能测定
[0131]
在表2中示出基于霍尔元件h2的浓度n1、电子的迁移率μe和电阻r的测定结果。
[0132]
[表2]
[0133]
n1[cm-2
]4.5
×
10
12
μe[cm2/vs]990r[ω/口]1403
[0134]
在表3中示出基于霍尔元件h2的浓度p1、空穴的迁移率μ
p
和电阻r的测定结果。
[0135]
[表3]
[0136]
p1[cm-2
]5.1
×
10
12
μ
p
[cm2/vs]14r[kω/口]87.5
[0137]
在表4中示出基于霍尔元件h3的浓度n2、电子的迁移率μe和电阻r的测定结果。
[0138]
[表4]
[0139]
n2[cm-2
]6.5
×
10
12
μe[cm2/vs]990
r[ω/
□
]971
[0140]
在表5中示出基于霍尔元件h3的浓度p2、空穴的迁移率μ
p
和电阻r的测定结果。
[0141]
[表5]
[0142]
p2[cm-2
]3.1
×
10
12
μ
p
[cm2/vs]8.6r[kω/
□
]234
[0143]
在表6中示出基于霍尔元件h4的浓度n3、电子的迁移率μe和电阻r的测定结果。
[0144]
[表6]
[0145]
n3[cm-2
]9.1
×
10
12
μe[cm2/vs]980r[ω/
□
]700
[0146]
根据表1～6可知，n0≤n1＜n2＜n3和p1＞p2确实成立。
[0147]
[常关型极化超结gan系fet的使用形态]
[0148]
该常关型极化超结gan系fet是在and中工作的双栅晶体管。在栅极16和栅极20两者都开通的情况下，漏电流流通。在栅极16和栅极20中的任一者关断的情况下，漏电流不流通。但是，由于栅极16为常开，因此，能够通过栅极20作为常关型晶体管进行工作。这种情况下，可以考虑三种连接方法。
[0149]
图17a是将栅极16与栅极20连接而作为三端子晶体管进行工作的情况。其中，在图17a中，将栅极16表示为g1，将栅极20表示为g0，将源极17表示为s，将漏极18表示为d(以下同样)。
[0150]
图17b是将栅极16与源极17连接而进行内部栅地-阴地放大器那样的工作的情况。
[0151]
图17c是作为变形栅地-阴地放大器而对栅极16施加相对于源极17为正的偏置电压的情况。
[0152]
图17a、图17b和图17c所示的连接方法在逻辑上都相同，但开关时的过渡特性有可能不同。因此，可以根据将该常关型极化超结gan系fet应用于何种电路来区分使用。
[0153]
图17d是将源极17与两个栅极16和栅极20连接的情况，可以作为二极管进行工作。
[0154]
如上所述，根据该第一实施方式，在未掺杂gan层11、al
x
ga
1-x
n层12、未掺杂gan层13、p型gan层14和p型inyga
1-y
n层15的层叠结构的基础上，还具有p型inyga
1-y
n层15上的栅极16和al
x
ga
1-x
n层12上的p型inzga
1-z
n层19上的栅极20，关于2deg22的浓度和2dhg21的浓度，使n0≤n1＜n2＜n3和p1＞p2成立，由此，不使用如使用了低耐压常关型simos晶体管的栅地-阴地放大器电路或者变形栅地-阴地放大器电路那样的复杂电路，就能够容易地实现在非工作时(热平衡时)在栅极20的正下方的部分实质上不存在2deg22的常关型极化超结gan系fet。另外，该常关型极化超结gan系fet可以通过选择各端子的连接方法而作为具有各种特性的晶体管来使用，或者可以作为二极管来使用。
[0155]
＜第二实施方式＞
[0156]
[常关型极化超结gan系fet]
[0157]
如图18所示，在第二实施方式的常关型极化超结gan系fet中，与专利文献1同样，在极化超结区域中不存在p型gan层14，这方面与第一实施方式的常关型极化超结gan系fet不同。其他方面与第一实施方式的常关型极化超结gan系fet同样。
[0158]
[常关型极化超结gan系fet的制造方法]
[0159]
该常关型极化超结gan系fet的制造方法中，除了在极化超结区域的未掺杂gan层13上最终不形成p型gan层14以外，与第一实施方式的常关型极化超结gan系fet的制造方法同样。
[0160]
根据该第二实施方式，可以得到与第一实施方式同样的优点。
[0161]
＜第三实施方式＞
[0162]
[常关型极化超结gan系fet]
[0163]
如图19所示，在该常关型极化超结gan系fet中，在p型inzga
1-z
n层19上隔着栅绝缘膜23设置有栅极20。即，由栅极20、栅绝缘膜23和p型inzga
1-z
n层19形成mis结构。如此，栅极20的部分成为mis结构，因此，在将该常关型极化超结gan系fet从关断的状态变为开通时，在对栅极20施加例如+3v以上的栅电压的情况下，即使例如2deg22的一部分电子穿过al
x
ga
1-x
n层12而到达p型inzga
1-z
n层19，也会被栅绝缘膜23阻挡而不会到达栅极20，其结果是能够实现在沟道中流通的栅电流的大幅降低。栅绝缘膜23由无机氧化物、无机氮化物、无机氮氧化物等形成，具体而言，例如由al2o3、sio2、aln、sin
x
、sion等形成，但不限定于此。栅绝缘膜23的厚度可以根据需要选择，例如为3nm以上且100nm以下、典型地为3nm以上且30nm以下。该常关型极化超结gan系fet的上述以外的内容与第一实施方式的常关型极化超结gan系fet同样。
[0164]
图20a中放大地示出该常关型极化超结gan系fet的栅极20的正下方的部分的能带图。在图20a中，作为一例，设想了sin
x
作为栅绝缘膜23。图20a中，δec表示未掺杂gan层11与al
x
ga
1-x
n层12之间的异质界面处的未掺杂gan层11的ec与al
x
ga
1-x
n层12的ec之差(传导带不连续值)。为了与该常关型极化超结gan系fet进行比较，在图20b中示出不是在p型inzga
1-z
n层19上隔着栅绝缘膜23地设置栅极20、而是在p型inzga
1-z
n层19上直接设置栅极20的第一实施方式的常关型极化超结gan系fet的栅极20的正下方的部分的能带图。在p型inzga
1-z
n层19上直接设置的栅极20与p型inzga
1-z
n层19进行肖特基接触。将图20a与图20b进行比较可知，两能带图实质上相同。在图21a中示出在图20a所示的常关型极化超结gan系fet中对栅极20施加正的栅电压vg时的能带图，在图21b中示出在图20b所示的第一实施方式的常关型极化超结gan系fet中对栅极20施加同样为正的栅电压vg时的能带图。图20a中所示的常关型极化超结gan系fet与图20b中所示的常关型极化超结gan系fet的区别仅仅在于，前者中，施加正的栅电压vg时，使栅绝缘膜23的能带如图21a所示那样倾斜，因此，相应地，施加比图20b所示的第一实施方式的常关型极化超结gan系fet大的正的栅电压vg，在施加负的栅电压vg时也同样地施加更大的负的栅电压vg。
[0165]
[常关型极化超结gan系fet的工作机理]
[0166]
该常关型极化超结gan系fet的工作机理与第一实施方式的常关型极化超结gan系fet的工作机理基本上相同。
[0167]
[常关型极化超结gan系fet的制造方法]
[0168]
首先，与第一实施方式同样地，实施至在al
x
ga
1-x
n层12上形成源极17和漏极18的工序后，在整个面形成栅绝缘膜23。接着，除了p型inzga
1-z
n层19上的部分以外，蚀刻除去该栅绝缘膜23。接着，在p型gan层14上的p型inyga
1-y
n层15上形成栅极16，并且在al
x
ga
1-x
n层12上的p型inzga
1-z
n层19上所形成的栅绝缘膜23上形成栅极20。
[0169]
由此，制造图19所示的目标常关型极化超结gan系fet。
[0170]
(实施例)
[0171]
首先，使用c面蓝宝石衬底作为衬底10，在其上通过mocvd法依次外延生长出厚度30nm的gan低温缓冲层、厚度3000nm的未掺杂gan层11、厚度30nm且x＝0.21的al
x
ga
1-x
n层12、厚度50nm的未掺杂gan层13和厚度40nm且mg浓度[mg]＝5
×
10
19
cm-3
的p型gan层14。未掺杂gan层11、al
x
ga
1-x
n层12、未掺杂gan层13和p型gan层14的生长温度设定为1100℃。作为生长时的载气，使用n2气和h2气。作为p型gan层14生长时的p型掺杂剂，使用cp2mg。
[0172]
接着，对元件分离区域中的p型gan层14的表面进行掩蔽，通过利用cl系气体的icp-rie进行用于进行元件分离的蚀刻直至未掺杂gan层11的上部被蚀刻。
[0173]
接着，对与栅极接触区域和极化超结区域对应的部分的p型gan层14的表面进行掩蔽，将p型gan层14、未掺杂gan层13和al
x
ga
1-x
n层12依次蚀刻至al
x
ga
1-x
n层12的剩余厚度为15nm。
[0174]
接着，对极化超结区域以外的区域的表面进行掩蔽并进行蚀刻，由此使极化超结区域的p型gan层14变薄。
[0175]
接着，通过mocvd法，外延生长出厚度5nm且x＝0.18、[mg]＝1
×
10
20
cm-3
的p型inyga
1-y
n层15。p型inyga
1-y
n层15的生长温度设定为950℃。作为生长时的载气，使用100％n2。
[0176]
接着，对形成栅极16和栅极20的部分的p型inyga
1-y
n层15的表面进行掩蔽，通过利用cl系气体的icp-rie对p型inyga
1-y
n层15进行蚀刻，仅在形成栅极16和栅极20的部分残留p型inyga
1-y
n层15。
[0177]
接着，用sio2膜对除了形成源极17和漏极18的部位以外的区域的表面进行掩蔽，在源极形成部和漏极形成部通过真空蒸镀法形成ti/al/ni/au层叠膜而形成源极17和漏极18后，在n2中于800℃进行60秒钟欧姆合金处理。
[0178]
接着，在整个面形成sin
x
膜作为栅绝缘膜23后，除了在形成栅极20的部分残留的p型inyga
1-y
n层15上的部分以外，蚀刻除去该sin
x
膜。接着，用sio2膜对除了形成栅极16和栅极20的部位以外的区域的表面进行掩蔽，在p型gan层14上的p型inyga
1-y
n层15和al
x
ga
1-x
n层12上的、与未掺杂gan层13的源极17侧的端部接近的p型inyga
1-y
n层15上的sin
x
膜上通过真空蒸镀法形成ti/ni/au层叠膜，分别形成栅极16和栅极20后，在n2中于500℃进行100秒钟rta，进行栅极16的欧姆合金处理。这种情况下，p型inzga
1-z
n层19由p型inyga
1-y
n层15形成。
[0179]
以上述方式制作常关型极化超结gan系fet。
[0180]
如上所述，根据该第三实施方式，在未掺杂gan层11、al
x
ga
1-x
n层12、未掺杂gan层13、p型gan层14和p型inyga
1-y
n层15的层叠结构的基础上，还具有p型inyga
1-y
n层15上的栅极16和在al
x
ga
1-x
n层12上的p型inzga
1-z
n层19上隔着栅绝缘膜23设置的栅极20，关于2deg22的浓度和2dhg21的浓度，使n0≤n1＜n2＜n3和p1＞p2成立，由此，不使用如使用了低耐压常关型simos晶体管的栅地-阴地放大器电路或者变形栅地-阴地放大器电路那样的复杂电路，就能够容易地实现在非工作时(热平衡时)在栅极20的正下方的部分实质上不存在2deg22的常关型极化超结gan系fet。另外，在该常关型极化超结gan系fet中，由栅极20、栅绝缘膜23和p型inzga
1-z
n层19形成mis结构，因此，在将该常关型极化超结gan系fet从关断的状态变为开通时，即使对栅极20施加例如+3以上的栅电压，也能够实现在沟道中流通的栅电流的
大幅降低，进而能够实现节能化。此外，该常关型极化超结gan系fet通过选择各端子的连接方法能够作为具有各种特性的晶体管使用或者能够作为二极管使用。
[0181]
＜第四实施方式＞
[0182]
[常关型极化超结gan系fet]
[0183]
如图22所示，在第四实施方式的常关型极化超结gan系fet中，与专利文献1同样，在极化超结区域中不存在p型gan层14，这方面与第三实施方式的常关型极化超结gan系fet不同。其他方面与第三实施方式的常关型极化超结gan系fet同样。
[0184]
[常关型极化超结gan系fet的制造方法]
[0185]
该常关型极化超结gan系fet的制造方法中，除了在极化超结区域中的未掺杂gan层13上最终不形成p型gan层14以外，与第三实施方式的常关型极化超结gan系fet的制造方法同样。
[0186]
根据该第四实施方式，可以得到与第三实施方式同样的优点。
[0187]
＜第五实施方式＞
[0188]
[常关型极化超结gan系fet]
[0189]
如图23所示，在第五实施方式的常关型极化超结gan系fet中，设置有源极17和漏极18的部分的al
x
ga
1-x
n层12的厚度与设置有未掺杂gan层13的部分的al
x
ga
1-x
n层12的厚度相同或大致相同，这方面与第三实施方式的常关型极化超结gan系fet不同。其他方面与第三实施方式的常关型极化超结gan系fet同样。
[0190]
[常关型极化超结gan系fet的制造方法]
[0191]
该常关型极化超结gan系fet的制造方法中，将p型gan层14蚀刻至厚度方向的中途的深度而变薄后，在外延生长p型inyga
1-y
n层15之前，通过mocvd法等在整个面外延生长出规定厚度的al
x
ga
1-x
n层后，将该al
x
ga
1-x
n层进行图案化，由此仅残留在形成源极17和漏极18的部分的al
x
ga
1-x
n层12上，除此以外与第三实施方式的常关型极化超结gan系fet的制造方法同样。该图案化例如可以通过利用rie法等的蚀刻来进行。该al
x
ga
1-x
n层的厚度与从未掺杂gan层13之下的部分的al
x
ga
1-x
n层12的厚度减去形成源极17和漏极18的部分的al
x
ga
1-x
n层12的厚度而得到的值相同或大致相同。由此，能够在具有与未掺杂gan层13之下的部分相同的厚度的al
x
ga
1-x
n层12上形成源极17和漏极18。
[0192]
根据该第五实施方式，可以得到与第三实施方式同样的优点。
[0193]
以上，对本发明的实施方式和实施例进行了具体说明，但本发明不限于上述实施方式和实施例，能够基于本发明的技术思想进行各种变形。
[0194]
例如，在上述实施方式和实施例中列举的数值、结构、形状、材料等仅是例子，也可以根据需要使用与它们不同的数值、结构、形状、材料等。
[0195]
符号说明
[0196]
10
ꢀꢀꢀ
衬底
[0197]
11
ꢀꢀꢀ
未掺杂gan层
[0198]
12
ꢀꢀꢀ
al
x
ga
1-x
n层
[0199]
13
ꢀꢀꢀ
未掺杂gan层
[0200]
14
ꢀꢀꢀ
p型gan层
[0201]
15
ꢀꢀꢀ
p型inyga
1-y
n层
[0202]
16
ꢀꢀꢀ
栅极
[0203]
17
ꢀꢀꢀ
源极
[0204]
18
ꢀꢀꢀ
漏极
[0205]
19
ꢀꢀꢀ
p型inzga
1-z
n层
[0206]
20
ꢀꢀꢀ
栅极
[0207]
21
ꢀꢀꢀ
2dhg
[0208]
22
ꢀꢀꢀ
2deg
[0209]
23
ꢀꢀꢀ
栅绝缘膜