用于制造光电器件的方法与流程

本发明涉及半导体。在制造包括三维结构，例如基于半导体线或纳米线的发光二极管的光电器件中特别有利地适用。

背景技术：

1、基于三维半导体结构(诸如纳米线或微米线)的阵列的微电子和光电器件的所谓3d架构被认为是基于二维半导体结构(诸如平坦层)的传统架构的有前途的替代方案。

2、这种具有3d架构的器件可以具有改进的整体效率。基于诸如gan的半导体材料或更一般地基于用于光电子学的直接间隙材料的纳米线的有序阵列，通常具有比基于相同材料的平坦层的结晶质量高的结晶质量。这使得例如可以改善来自诸如具有3d架构的发光二极管(3d led)的光电器件的光的发射。这种阵列的光学特性还可以改善光的提取。

3、具有3d架构的功能光电器件的制造需要构建有序的3d结构阵列，特别是限定器件的接触区域。这些有序的3d结构阵列也可以连接到驱动电子器件。通常，3d led的驱动电子器件被附接到一个或更多个纳米线阵列的背面。然后，需要通过纳米线阵列创建接入区域(access area)或开口，以清除驱动电子器件的接触区域，对于基于cmos晶体管(互补金属氧化物半导体)的驱动电子器件，其通常称为“焊盘”或“cmos焊盘”。

4、多种已知的解决方案可以形成没有3d结构的区域。

5、因此，一种解决方案包括：通过掩蔽不需要3d结构的区域，通常是旨在与器件的驱动电子器件接触的接触区域，在3d led的发射区域处局部生长3d结构阵列。这种解决方案通常导致3d结构的阵列中的不同质性和/或不连续性，这通常是由于所掩蔽的区域的边缘处的生长干扰。这会影响3d光电器件的性能。

6、文献ep 2936571 a1中公开的另一种解决方案包括：在晶片的整个表面上同质地生长3d结构，然后将其从不需要3d结构的区域去除3d结构。3d结构的去除可以通过局部蚀刻或经由例如机械作用来进行。这通常导致粗糙度问题，这些粗糙度问题在用于制造3dled的方法中是不利的。该方法的再现性降低。

7、本发明旨在至少部分地克服上述缺点。

8、具体地，本发明的一个目的是提出一种用于制造具有改进的再现性的3d光电器件的方法。

9、本发明的另一个目的是提出一种用于制造3d光电器件的方法，该方法可以清除旨在与器件的驱动电子器件接触的接触区域。

10、本发明的其他目的、特征和优点将在检查以下描述和附图后变得明显。应当理解，可以结合其他优点。

技术实现思路

1、为了实现上述目的，本发明的第一方面涉及一种用于制造光电器件的方法，该光电器件包括没有三维(3d)半导体结构的至少一个第一区域和设置有三维(3d)半导体结构的至少一个第二区域。该方法包括以下步骤：

2、-提供支撑件，该支撑件在基部平面上支撑多个三维半导体结构，所述结构均具有基部和与基部相反的顶端，该基部朝向第一侧(也称为背面)，该顶端朝向与第一侧相反的第二侧(也称为正面)，

3、-从第一侧在多个三维半导体结构中的第一组的3d结构的基部下方形成牺牲部，

4、-围绕牺牲部形成阻挡部，该阻挡部具有在牺牲部下方延伸的基部壁和在牺牲部的边缘处延伸的横向壁，所述横向壁在垂直于基部平面的方向上的投影中将多个三维半导体结构中的第一组的3d结构与第二组的3d结构分离，

5、-从第二侧形成直到牺牲部的接入沟槽，在垂直于基部平面的方向上的投影中，该接入沟槽沿阻挡部的横向壁连续地延伸，

6、-从接入沟槽对牺牲部进行蚀刻，

7、-将第一组的3d结构去除，以限定该器件的至少一个第一区域。

8、因此，在第一组的3d结构下方形成接入沟槽并且对牺牲部进行蚀刻可以将第一组与器件分离，而无需对3d结构进行蚀刻。这消除了与在已知解决方案中实施的3d结构的蚀刻相关的粗糙度问题。进一步有助于第一组的3d结构的去除。牺牲部通常被掩埋在待去除的3d结构的基部。接入沟槽可以通常使得能够切出待去除的一组的3d结构，并且接入牺牲部。

9、阻挡部还可以将蚀刻限制在牺牲部。这可以避免损害支撑第二组的3d结构的支撑件。该阻挡部包括基部壁和横向壁。该阻挡部可以具有圆顶形状。其在基部平面中的延伸以及沿基部平面处的法线的延伸可以在深度和横向两个方向上停止蚀刻。从第二侧看，其形状有利地为凹陷的。横向壁优选地基本上垂直于基部壁。该阻挡部优选地是连续的，横向壁和基部壁连接。有利地，这些壁没有穿孔。

10、基部壁使得可以使在垂直于基部平面的方向上的蚀刻停止。基部壁形成了对下面的元件(例如驱动电子器件)的保护。

11、横向壁使得可以使在平行于基部平面的方向上的蚀刻停止。横向壁形成了对相邻元件(例如第二组的3d结构的接触图案)的保护。

12、这样创建的没有3d结构的至少一个第一区域可以有利地使得能够以局部方式并且不损害器件的周围元件的方式来接入器件的驱动电子器件的接触焊盘。

13、在优选但非限制性的方式中，该方法还包括：在形成接入沟槽之前，在第一组的3d结构的基部下方和牺牲部下方形成接触区域，也称为接触焊盘。这种接触焊盘通常旨在与器件的驱动电子器件接触。

14、根据一个示例，牺牲部是基于金属材料的，并且阻挡部是基于电介质材料的。牺牲部可以由与器件的第一层级m1相对应的第一金属层形成。阻挡部可以由覆盖牺牲部的电介质层形成。接触焊盘可以由与器件的第二层级m2相对应的第二金属层形成。此处的接触焊盘在阻挡部下方，通常在基部壁下方。这使得可以在将第一组的3d结构去除期间保护接触焊盘。

15、根据替代示例，牺牲部是基于电介质材料的，并且阻挡部是基于金属材料的。牺牲部可以由电介质层形成。阻挡部可以由与器件的第二层级m2相对应的第二金属层形成。电介质材料相对于金属材料的选择性蚀刻使得可以暴露由金属材料制成的阻挡部的基部壁。因此，可以由阻挡部的基部壁直接形成接触焊盘。因此减少了能够形成接触焊盘的方法步骤的数目。

技术特征：

1.一种用于制造光电器件(1)的方法，所述光电器件(1)包括没有三维(3d)半导体结构(2)的至少一个第一区域(20a)以及设置有三维(3d)半导体结构(2)的至少一个第二区域(20b)，所述方法包括：

2.根据前一权利要求所述的方法，其中，对所述牺牲部(30)进行蚀刻具有所述牺牲部(30)的材料相对于所述阻挡部(50)的材料的蚀刻选择率s30:50，所述蚀刻选择率s30:50大于或等于5:1。

3.根据前述权利要求中任一项所述的方法，其中，通过主要在垂直于所述基部平面(xy)的方向(z)上导向的各向异性蚀刻来执行所述接入沟槽(132)的形成，并且其中，所述牺牲部(30)的蚀刻是各向同性蚀刻。

4.根据前述权利要求中任一项所述的方法，其中，在垂直于所述基部平面(xy)的方向(z)上的投影中，在所述第一组(21)的结构(2a)与所述阻挡部(50)的所述横向壁(52)之间形成所述接入沟槽(132)。

5.根据前述权利要求中任一项所述的方法，所述方法还包括：在形成所述接入沟槽(132)之前，在所述第一组(21)的3d结构(2a)的所述基部(200a)下方形成接触区域(40)，所述接触区域(40)旨在与所述器件(1)的驱动电子器件(4)接触。

6.根据前一权利要求所述的方法，所述方法还包括：在形成所述接入沟槽(132)之前，在所述接触区域(40)处对所述器件(1)的驱动电子器件(4)进行组装。

7.根据前述权利要求中任一项所述的方法，其中，所述牺牲部(30)由金属材料制成，并且所述阻挡部(50)由电介质材料制成。

8.根据前一权利要求所述的方法，所述方法包括：

9.根据前述四项权利要求的组合所述的方法，所述方法还包括：

10.根据权利要求1至6中任一项所述的方法，其中，所述牺牲部(30)由电介质材料制成，并且所述阻挡部(50)由金属材料制成。

11.根据前一权利要求所述的方法，所述方法包括：

12.根据前一权利要求与权利要求5或6中任一项的组合所述的方法，其中，由所述阻挡部(50)的所述基部壁(51)直接形成所述接触区域(40)。

13.根据前述两项权利要求中任一项所述的方法，其中，在沉积所述第二金属层(12)之前，对所述电介质层(13)中的形成所述牺牲部(30)的部分进行结构化，以形成从所述阻挡部(50)的所述基部壁(51)突出的对准标记(120)，所述对准标记(120)使得例如能够有助于颜色转换器模块(60)的后续形成。

14.根据前述权利要求中任一项所述的方法，所述方法还包括：在所述第二组(22)的结构(2b)处形成颜色转换器模块(60)。

15.根据前一权利要求所述的方法，其中，在将所述第一组(21)的3d结构(2a)去除之前执行所述颜色转换器模块(60)的形成。

16.根据权利要求14所述的方法，其中，在将所述第一组(21)的3d结构(2a)去除之后执行所述颜色转换器模块(60)的形成。

17.根据前一权利要求结合权利要求5或6中任一项所述的方法，其中，在所述颜色转换器模块(60)的形成期间，由保护层(25)对所述接触区域(40)进行保护。

技术总结
本发明涉及一种用于制造光电器件(1)的方法，该方法包括：‑提供支撑件(3)，所述支撑件(3)支撑多个三维半导体结构(2)；‑在多个三维半导体结构(2)的第一组(21)的3D结构(2a)下方形成牺牲部(30)；‑围绕牺牲部(30)形成阻挡部(50)，该阻挡部(50)具有在牺牲部(30)下方延伸的基壁(51)和在牺牲部(30)的边缘处延伸的横向壁(52)；‑形成沟槽(132)，该沟槽(132)用于尽可能接入牺牲部(30)，接入沟槽(132)沿阻挡部(50)的横向壁(52)连续延伸；‑从接入沟槽(132)蚀刻牺牲部(30)；‑将第一组(21)的3D结构(2a)去除。

技术研发人员：格扎维埃·于贡,埃里克·普尔基耶,弗雷德里克·马耶尔,托马斯·拉卡夫,菲利普·吉贝尔,迈克尔·勒博,伊曼纽尔·佩蒂普雷兹
受保护的技术使用者：艾利迪公司
技术研发日：
技术公布日：2024/1/13