一种静电放电保护电路、射频芯片及电子设备的制作方法

1.本发明涉及集成电路技术领域，尤其涉及一种静电放电保护电路、射频芯片及电子设备。


背景技术：

2.所谓静电放电(electro-static discharge，esd)现象就是在集成电路的制造、运输或者使用的过程中，芯片的外部环境和内部结构会累积电荷，并会通过芯片管脚流入芯片内部。由于静电积累，瞬间通过芯片的电流可能会达到几个安培(a)，电压几千伏特(v)，这足以将整个芯片烧毁。据统计，超过30％的芯片失效都是由于esd引起的，由此，需要对集成电路可靠性问题进行专门的研究。
3.静电放电(esd)保护电路的设计目的就是防止正常工作电路成为esd放电通路而遭到损坏，所以需要有一个低阻旁路将esd电流引入电源。在电路正常工作时，esd保护电路不能对正常电路工作状态产生影响，且需要保证esd保护电路自身也不能够被损坏。
4.现有的esd保护有片上防护和片外防护，片外防护涉及到外围防护器件的选择和设计，不做过多讨论。常用的片内esd保护电路为双向二极管结构，对电路进行保护。但是由于射频功率放大器发射较大功率时天线端会有比较大的电压波动，会导致esd保护电路双向二极管对地导通，从而对线性度产生非常大的影响。而其他esd保护电路结构复杂，增加了面积和生产成本。


技术实现要素：

5.本技术实施例通过提供了一种静电放电保护电路、射频芯片及电子设备。该保护电路结构简单，能够在射频天线接收到极大静电信号时，将放电电流导入到地，且同时对电压进行钳位，从而起到保护射频芯片中主要工作电路的作用。
6.第一方面，本发明通过本发明的一实施例提供如下技术方案：
7.一种静电放电保护电路，其特征在于，应用于射频芯片中，所述射频芯片中还包括依次连接的功率放大器、变压器、射频开关以及射频天线；所述保护电路包括：第一mos器件和第二mos器件，所述第一mos器件和第二mos器件均包括源极、漏极、栅极、有源区衬底、外围衬底以及设置在所述有源区衬底与所述外围衬底之间的隔离区；所述第一mos器件的源极与漏极短接并与所述第二mos器件的有源区衬底连接，所述第二mos器件的源极与漏极短接并与所述第一mos器件的有源区衬底连接，所述第一mos器件的有源区衬底与所述射频天线连接，所述第二mos器件的有源区衬底与所述射频开关的输入端连接；所述第一mos器件以及所述第二mos器件的外围衬底均接地，所述第一mos器件的栅极以及隔离区均与电源端连接，所述第二mos器件的栅极以及隔离区均与电源端连接。
8.优选地，包括：所述第一mos器件以及所述第二mos器件均为深n阱nmos器件。
9.优选地，包括：所述第一mos器件以及所述第二mos器件均为深p阱pmos器件。
10.优选地，所述保护电路还包括：第一滤波电阻、第二滤波电阻以及第三滤波电阻；
所述第一mos器件以及所述第二mos器件的外围衬底均通过所述第一滤波电阻接地，所述第一mos器件的栅极以及隔离区均通过所述第二滤波电阻与电源端连接，所述第二mos器件的栅极以及隔离区均通过所述第三滤波电阻与电源端连接。
11.优选地，所述第一滤波电阻、第二滤波电阻以及第三滤波电阻的阻值均为20k-30k欧姆。
12.优选地，所述电源端的电压为3.3v。
13.第二方面，本发明通过本发明的一实施例，提供如下技术方案：
14.一种射频芯片，包括功率放大器、变压器、射频开关、射频天线以及如前述第一方面中任一项所述的静电放电保护电路；所述功率放大器的输出端与所述变压器的输入端连接，所述变压器的第一输出端与所述射频开关的输入端连接，第二输出端接地，所述射频开关的输出端与所述射频天线连接，所述静电放电保护电路的一端与所述射频芯片的输入端连接，所述静电放电保护电路的另一端与所述射频天线连接。
15.优选地，所述射频芯片中变压器的电压等级处于2k-10k伏之间。
16.优选地，所述射频芯片还包括：低噪声放大器，所述低噪声放大器与所述射频天线连接。
17.第三方面，本发明通过本发明的一实施例，提供如下技术方案：
18.一种电子设备，包括：如前述第二方面中所述的射频芯片。
19.本技术实施例中提供的一个或多个技术方案，至少具有如下技术效果或优点：
20.本发明实施例提供的一种静电放电保护电路、射频芯片及电子设备，该保护电路包括：第一mos器件和第二mos器件，第一mos器件和第二mos器件均包括源极、漏极、栅极、有源区衬底、外围衬底以及设置在有源区衬底与外围衬底之间的隔离区；第一mos器件的源极与漏极短接并与第二mos器件的有源区衬底连接，第二mos器件的源极与漏极短接并与第一mos器件的有源区衬底连接，第一mos器件的有源区衬底与射频天线端连接，第二mos器件的有源区衬底与射频开关的输入端连接。该保护电路采用包含有源区衬底与外围衬底的器件，通过两个器件之间特定的连接关系得到保护电路，将得到的保护电路并联在射频开关的两端，使得在射频芯片电路处于正常发射模式时，射频开关处于低阻状态，从而信号通过射频开关和射频天线发射出去；当射频芯片电路处于正常接收模式时，射频开关打开，开关和保护电路处于高阻状态，射频芯片电路正常接收信号；当射频天线端输入极大静电信号时，保护电路中的晶体管被反向击穿，使得保护电路处于低阻状态，能够将放电电流导入到地，且同时对电压进行钳位，从而起到保护射频芯片中主要工作电路的作用。
附图说明
21.为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
22.图1为本发明实施例提供的静电放电保护电路的结构图；
23.图2为本发明实施例提供的六端深n阱nmos有源器件的版图剖面图；
24.图3为本发明实施例提供的静电放电保护电路的工作状态图；
25.图4为本发明实施例提供的射频芯片的结构框图；
26.图5为本发明实施例提供的电子设备的结构框图。
具体实施方式
27.本技术实施例通过提供了一种静电放电保护电路、射频芯片及电子设备。该保护电路结构简单，能够在射频天线接收到极大静电信号时，将放电电流导入到地，且同时对电压进行钳位，从而起到保护射频芯片中主要工作电路的作用。
28.本技术实施例的技术方案为解决上述技术问题，总体思路如下：
29.一种静电放电保护电路，应用于射频芯片中，所述射频芯片中还包括依次连接的功率放大器、变压器、射频开关以及射频天线；所述保护电路包括：第一mos器件和第二mos器件，所述第一mos器件和第二mos器件均包括源极、漏极、栅极、有源区衬底、外围衬底以及设置在所述有源区衬底与所述外围衬底之间的隔离区；所述第一mos器件的源极与漏极短接并与所述第二mos器件的有源区衬底连接，所述第二mos器件的源极与漏极短接并与所述第一mos器件的有源区衬底连接，所述第一mos器件的有源区衬底与所述射频天线连接，所述第二mos器件的有源区衬底与所述射频开关的输入端连接；所述第一mos器件以及所述第二mos器件的外围衬底均接地，所述第一mos器件的栅极以及隔离区均与电源端连接，所述第二mos器件的栅极以及隔离区均与电源端连接。
30.为了更好的理解上述技术方案，下面将结合说明书附图以及具体的实施方式对上述技术方案进行详细的说明。
31.需要说明的是，本技术提供的静电放电保护电路适用于射频前端，主要为射频前端提供片内静电放电保护。本技术提到的有源区衬底可以指器件自身衬底，外围衬底是指器件的外部衬底。
32.第一方面，本发明实施例提供的一种静电放电保护电路，该保护电路应用于射频芯片中，所述射频芯片包括依次连接的功率放大器101、变压器102、射频开关103以及射频天线104。其中，功率放大器101的输出端与变压器102的输入端连接，变压器102的第一输出端与射频开关103的输入端连接，第二输出端接地，射频开关103的输出端与射频天线104连接。
33.具体来讲，如图1所示，所述保护电路100包括：第一mos器件m1以及第二mos器件m2，第一mos器件m1以及第二mos器件m2均包含有源区衬底与外围衬底。
34.第一mos器件m1的源极与漏极短接并与第二mos器件m2的有源区衬底连接，第二mos器件m2的源极与漏极短接并与第一mos器件m1的有源区衬底连接，第一mos器件m1的有源区衬底与射频天线104端(或者是射频开关103的输出端)连接，第二mos器件m2的有源区衬底与射频开关103的输入端连接。第一mos器件m1以及第二mos器件m2的外围衬底均接地，第一mos器件m1的栅极以及隔离区均接电源电压，第二mos器件m2的栅极以及隔离区均接电源电压。
35.在具体实施例中，第一mos器件m1以及第二mos器件m2可以均为深n阱nmos器件，具体地，如图2所示，深n阱nmos器件为一种六端深n阱(deep n-well)有源器件，其六端分别为栅极(gate)、漏极(drain)、源极(source)、有源区衬底(bulk)、隔离区(即n阱n-well)和外围衬底(p-sub)。其中，深n阱nmos器件有源区衬底(自身衬底)与外围衬底完全隔离。
36.保护电路100由两个深n阱nmos组成，其中，两个深n阱nmos的栅极以及n阱均接固定电源电压vdd，两个深n阱nmos的外围衬底接地vss。第一mos器件m1(第一深n阱nmos器件m1)的漏极和源极短接并第二mos器件m2(第二深n阱nmos器件m2)的衬底相连接作为保护电路100的一端，第二mos器件m2(第二深n阱nmos器件m2)的漏极和源极短接并第一mos器件m1(第一深n阱nmos器件m1)的衬底相连接作为保护电路100的另一端。
37.具体地，如图2所示，深n阱mos器件的有源区衬底和外围衬底不是相连的，n阱偏置在vdd的情况下，由于pn结的反向隔离作用，深n阱的衬底信号不会导通到外围衬底，所以能够适用于射频电路中，避免对其他电路产生影响。需要说明的是，深n阱nmos器件的i-v曲线与普通mos管i-v曲线一致。
38.深n阱nmos器件的栅极偏置在vdd的情况下，沟道反型层产生，将漏极和源极连接在一起，整个源极漏极就组成了整块n型半导体，而有源区衬底则是p型半导体，源极、漏极和有源区衬底就构成了一个pn结。因此，使用两个深n阱nmos器件达到了和双向二极管一致的效果，具体而言，深n阱nmos器件短接后的源极与漏极相当于pn结的n端，衬底相当于pn结的p端，信号从衬底流入到源极与漏极的共同节点，再流出。
39.与常用二极管不同的是，当发射通路正常工作时，信号幅度极大，常用双向二极管保护电路由于这么大的摆幅会导致pn结有一个到地的低阻通路，从而对线性度产生极大影响。本技术采用的保护电路由于有源区衬底和外围衬底彻底隔离，所以不会产生低阻通路，对线性度不会产生太大影响，同时深n阱nmos器件尺寸比较小，寄生电容较小，不会对匹配电路产生太大影响。
40.举例来说，电压vdd可以为3.3v，当然，这里的电压vdd也可以是其他电压值，例如2.5v、5v等等，本技术不作限定。
41.进一步地，为了防止过电流对保护电路的影响，如图1所示，所述电路还可以包括：第一滤波电阻r1、第二滤波电阻r2以及第三滤波电阻r3。第一mos器件m1以及第二mos器件m2的外围衬底均通过第一滤波电阻r1接地，第一mos器件m1的栅极以及隔离区均通过第二滤波电阻r2与电源端连接，第二mos器件m2的栅极以及隔离区均通过第三滤波电阻r3与电源端连接。
42.具体地，第一深n阱nmos器件m1以及第二深n阱nmos器件m2的外围衬底均通过第一滤波电阻r1接地，第一深n阱nmos器件m1的栅极以及n阱均通过第二滤波电阻r2与电源端连接，第二深n阱nmos器件m2的栅极以及n阱均通过第三滤波电阻r3，滤波电阻r1、第二滤波电阻r2以及第三滤波电阻r3分别用于对第一深n阱nmos器件m1以及第二深n阱nmos器件m2中栅极偏置的滤波、n阱偏置的滤波和外围衬底偏置的滤波。
43.举例来说，第一滤波电阻r1、第二滤波电阻r2以及第三滤波电阻r3的阻值可以处于20k-30k欧姆之间，例如：均为30k欧姆。当然，第一滤波电阻r1、第二滤波电阻r2以及第三滤波电阻r3也可以分别采用不同的阻值，本技术不作限定。
44.需要说明的是，为保证保护电路的阻抗的一致性，上述实施例中的两个深n阱nmos器件需要完全匹配，即两者具有相同的尺寸及版图形式。
45.具体地，所述射频芯片还可以包括：低噪声放大器105，低噪声放大器105与射频天线104连接，用于在放大微弱信号的场合，减小放大器自身的噪声，防止对信号的干扰，以提高输出的信噪比。
46.下面对本技术提供的保护电路在射频芯片电路的工作过程进行详细描述：
47.如图3所示，射频芯片电路正常工作模式为发射模式(如图3中的tx箭头流向)和接收模式(如图3中的rx箭头流向)，当射频芯片电路处于发射模式时，射频开关103闭合，功率放大器101(power amplifier，pa)开始输出功率，保护电路100中第二深n阱nmos器件m2正向导通，第一深n阱nmos器件m1反向截止，但是此时保护电路的导通电阻和射频开关103相比非常大，因此，大量的信号会从射频开关103流过，而不是保护电路，从而对发射的线性度不会产生较大的影响。
48.当电路处于接收模式时，射频开关103处于打开状态，接收到的信号从射频天线流入，分别流向低噪声放大器和保护电路，此时，保护电路100第一深n阱nmos器件m1正向导通，第二深n阱nmos器件m2反向截止，低噪声放大器(low noise amplifier，lna)处于正常接收状态，由于保护电路阻抗较大，信号主要流入lna，从而也不会对电路的接收产生较大影响。
49.当射频天线104端输入静电放电电压(电压值如：2kv、4kv或更高)，此时保护电路100中的第二深n阱nmos器件m2正向导通，第一深n阱nmos器件m1处于反向击穿区，此时的保护电路100由于第一深n阱nmos器件m1与第二深n阱nmos器件m2的同时导通，阻抗非常低，因此，静电放电电流主要会经过保护电路100流向变压器102，经过变压器102的接地端输出，流入到地。并且，由于mos器件的反向击穿特性，会将射频天线104端的电压钳位在一个较低的值，从而在射频天线104端输入静电放电电压时，不会对接收或发射通路造成毁灭性影响，同时反向击穿也是可以恢复的，本技术提供的静电放电保护电路达到了预期的保护效果。
50.因此，由第一深n阱nmos器件m1与第二深n阱nmos器件m2构成的低阻旁路不仅要求能够吸收esd电流，而且需要将工作电路的电压钳位，有效地防止由于电压过高导致晶体管栅氧化层击穿。在电路正常工作时，esd保护电路不会对正常电路工作状态产生影响，且esd保护电路自身也不会够被损坏。
51.本技术给出了对静电放电保护电路进行过电压试验的电压试验等级，表1为试验等级的优先选择范围，包括接触放电与空气放电。
52.表1
[0053][0054]
当然，作为另一种可选地实施例，第一mos器件m1以及第二mos器件m2也可以均为深p阱pmos器件，其连接方式以及工作原理与深n阱nmos器件相同，此处不作详述。
[0055]
不同的是，在保护电路包括第一深p阱pmos器件以及第二深p阱pmos器件的情况下，当射频芯片电路处于发射模式时，射频开关103闭合，功率放大器(power amplifier，pa)开始输出功率，保护电路100中第一深p阱pmos器件正向导通，第二深p阱pmos器件反向
截止，此时导通电阻和射频开关103相比非常大，大量的信号会从射频开关103流过，而不是保护电路，从而对发射的线性度不会产生较大的影响。
[0056]
当电路处于接收模式时，保护电路100第二深p阱pmos器件正向导通，第一深p阱pmos器件反向截止，lna处于正常接收状态，射频开关103处于打开状态，由于保护电路阻抗较大，信号主要流入lna，从而也不会对电路的接收产生较大影响。
[0057]
当射频天线104端输入静电放电电压(如2kv、4kv或更高)，此时保护电路100处于反向击穿区，阻抗非常低，因此，静电放电电流会经过保护电路100再通过变压器102输出，流入到地。且由于器件的反向击穿特性，会将射频天线104端的电压钳位在一个非常低的值，从而不会对接收或发射通路造成毁灭性影响，同时反向击穿也是可以恢复的，本技术提供的静电放电保护电路达到了预期的保护效果。
[0058]
综上所述，本技术实施例将两个具有有源区衬底与外围衬底的器件按照特定的连接，得到保护电路，将保护电路与射频芯片中的工作器件连接，达到了静电放电保护的作用，且该保护电路不会对射频前端电路正常工作产生影响。因此，本发明实例即实现了对射频天线端的静电放电保护，也不会对电路工作产生较大影响，且该保护电路结构简单，面积较小，有效地解决了射频前端电路静电放电的问题，进一步提高了射频芯片的性能。
[0059]
第二方面，基于同一发明构思，本实施例提供了一种射频芯片200，如图4所示，包括：功率放大器、变压器、射频开关、射频天线以及如前述第一方面中任一项所述的静电放电保护电路100。
[0060]
其中，功率放大器的输出端与变压器的输入端连接，变压器的第一输出端与射频开关的输入端连接，第二输出端接地，射频开关的输出端与射频天线连接，静电放电保护电路的一端与射频芯片的输入端连接，静电放电保护电路的另一端与射频天线连接。
[0061]
需要说明的是，射频芯片中变压器的电压等级可以处于2k-10k伏之间。举例来说，变压器等级为3kv。具体地，射频芯片还可以包括：低噪声放大器，低噪声放大器与射频天线连接，用于在放大微弱信号的场合，减小放大器自身的噪声，以提高输出的信噪比。
[0062]
第三方面，基于同一发明构思，如图5所示，本实施例提供了一种电子设备300，包括如前述第二方面中所述的射频芯片200。举例来说，所述电子设备300可以是手机、电脑等电子通讯设备。
[0063]
本领域内的技术人员应明白，本发明的实施例可提供为方法、系统、或计算机程序产品。因此，本发明可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、cd-rom、光学存储器等)上实施的计算机程序产品的形式。
[0064]
尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
[0065]
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。