一种铪基铁电场效应晶体管及其制备方法

1.本发明涉及晶体管领域，特别一种铪基铁电场效应晶体管及其制备方法。


背景技术：

2.铁电场效应晶体管(fefet)具有许多优点，例如，低功耗、高速、非破坏性读出等优点，它被认为是有前途的下一代存储器件候选方案。同时，氧化铪基fefet因具有高的可微缩性和高的cmos兼容性受到了广泛关注。然而，现有的fefet耐久性差(endurance)，例如vth、亚阈值摆幅随编程/擦除脉冲电压的循环次数增加会加速恶化，导致该问题的原因之一是栅极与衬底之间的界面层(il)退化严重。
3.为此，提出本发明。


技术实现要素：

4.本发明的主要目的在于提供一种铪基铁电场效应晶体管及其制备方法，解决了现有铁电晶体管耐久性差的问题。
5.为了实现以上目的，本发明提供了以下技术方案。
6.本发明的第一方面提供了一种铪基铁电场效应晶体管，包括硅衬底；以及设置在所述硅衬底上的栅极，所述栅极与硅衬底之间由界面层隔开，所述栅极的两侧分别设有源极、漏极；
7.其中，所述界面层采用氮氧化铝，所述栅极包括由下至上堆叠的hzo层和氮化钛层。
8.本发明对fefet的材料的组合进行优化，大大提高了器件的性能，尤其是提高了耐久性。其中，氮氧化铝作为界面层，具有更高的k值(近似为9)和更大的
△
ev，因此允许更小的压降和抑制空穴的俘获。另一方面，氮氧化铝中的氮增强了热稳定性，能够通过抑制残留的羟基基团与硅衬底反应进而抑制亚界面层的形成。又一方面，硅衬底、氮氧化铝界面层、hzo铁电层和氮化钛电极层的组合可以实现铁电层更薄化，从而能通过抑制体电荷来增加耐久性，同时促进器件微缩。
9.本发明的第二方面提供了上述铪基铁电场效应晶体管的制备方法之一，其包括下列步骤：
10.提供硅衬底；
11.在所述硅衬底上依次形成氮氧化铝层、hzo层和氮化钛层的堆叠结构；
12.对所述堆叠结构图案化，形成栅；
13.对所述栅两侧的硅衬底进行掺杂、退火，形成源区、漏区。
14.同上文所述，本发明正是利用了硅、氮氧化铝层、hzo层和氮化钛层之间的组合优化来提高器件的耐久性，促进器件微缩。
附图说明
15.通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。
16.图1为本发明提供的铪基铁电场效应晶体管的结构示意图；
17.图2至图8为本发明提供的制备方法中各步骤得到的结构示意图。
具体实施方式
18.以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。
19.在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
20.在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。
21.如背景技术所述，现有的铁电晶体管存在耐久性差的问题。本发明发现改变铁电层的材料及其与其他层的优化组合后，可以很好地解决该问题，具体详见下文所述。
22.如图1所示的铪基铁电场效应晶体管，包括硅衬底；以及设置在所述硅衬底上的栅极，所述栅极与硅衬底之间由界面层4隔开，所述栅极的两侧分别设有源极3a、漏极3b。
23.其中，所述界面层4采用氮氧化铝，所述栅极包括由下至上堆叠的hzo层5和氮化钛层，hzo层5(即氧化铪-氧化锆)为铁电层，氮化钛层为电极层。
24.传统的铁电晶体管以氧化硅为界面层，然而由于硅沟道寄生的氧化硅的k值较低，在实现铁电极化翻转的较大栅压下，氧化硅界面层的电场很强。这种强电场诱导了电荷俘获和陷阱产生，加剧了氧化硅的退化，最终导致器件耐久性降低。本发明的上述晶体管将传统的氧化硅界面层替换为氮氧化铝，将其与硅衬底、hzo层和氮化钛层搭配，可以抑制上述的强电场问题。这是因为：氮氧化铝具有更高的k值(近似为9)和更大的
△
ev，因此允许更小的压降和抑制空穴的俘获。另一方面，氮氧化铝中的氮增强了热稳定性，能够通过抑制残留的羟基基团与硅衬底反应进而抑制亚界面层的形成。在实际应用时，界面层的厚度可以为1.2nm～1.5nm。
25.另外，在本发明中，硅衬底、氮氧化铝层、hzo层和氮化钛层的组合可以采用更薄的铁电层，从而能通过抑制体电荷来增加耐久性，同时促进器件微缩。
26.在上述晶体管中，栅极中的电极——氮化钛层的结构还可以进一步优化，分为两个不同工艺形成的层，由下至上包括第一氮化钛层6和第二氮化钛层7，其中第一氮化钛层6采用ald形成，第二氮化钛层7采用溅射而成。ald形成的第一氮化钛层6起到阻挡层的作用，
以防止对hzo层和界面层的溅射损伤(损伤会降低耐久性)。在此基础上，第一氮化钛层6的厚度可以为3nm～5nm，第二氮化钛层7的厚度可以为80～100nm。
27.对于本发明所用的硅衬底可以是体硅或者绝缘体上硅(soi)，优选后者，即包括背衬1、绝缘层2和顶层硅3。对于顶层硅3的厚度优选采用30～40nm，以实现微缩化。
28.另外，本发明还优化了源漏极的金属接触结构8，其包括由下至上堆叠的氮化钛层801、钛层802和铝层803，其具有更低的电阻和更低的漏电问题。
29.在以上结构中各导电层的隔离，通常采用典型的层间介质材料——氧化硅，但本发明对此不做特别限制。
30.本发明提供的以上晶体管的制备方法有很多种，本发明提供了其中一种流程更简化且能降低陷阱密度、增强pr的方法，具体包括下列步骤。
31.首先步骤s1，以soi衬底为例，在顶层硅3上刻蚀出有源区，如图2所示。
32.然后根据器件尺寸需求任选步骤s2，将顶层硅减薄至30nm～40nm厚度，如图3所示。
33.步骤s3，在顶层硅3上形成氮氧化铝层(alon)作为界面层4，如图4所示，其形成手段包括但不限于cvd、ald、lpcvd、rtcvd或者pecvd等。本发明优选采用ald法，例如利用tma(三甲基铝)作为al前驱体，nh3等离子体作为反应物，形成厚度可以控制在1.2nm～1.5nm。
34.步骤s4，继续形成hzo层5作为铁电层，如图5所示，其形成手段包括但不限于cvd、ald、lpcvd、rtcvd或者pecvd等。本发明优选采用ald法，例如通过hfo2与zro2循环沉积，这一步与步骤s3可以在同一个ald腔室沉积，这样可以简化工艺。铁电层可以控制在4nm～5nm，相比现有的铁电层更加轻薄，促进器件微缩。
35.步骤s5，继续形成氮化钛层作为电极层。通常电极层厚度较大，现有技术一般采用溅射法一步形成，但这种方法存在溅射损伤铁电层的缺陷，为此，本发明优选采用以下方法分两步完成。
36.步骤s501，首先利用ald法形成第一氮化钛层，这一层可以起到阻挡作用，阻挡后续溅射对下层的损伤，进而降低耐久性。第一氮化钛层的厚度可以控制在3nm～5nm。
37.步骤s502，再利用溅射法形成剩余电极，即第二氮化钛层，这一步的厚度可以控制在80～100nm，得到如图6所示的结构，包括第一氮化钛层6和第二氮化钛层7。
38.继续步骤s6，对步骤s5衬底上形成的多层堆叠结构图案化，以形成栅，如图7所示。本发明对图案化手段不做具体限制，包括但不限于典型的电子束光刻(ebl)和反应离子刻蚀(rie)等。
39.步骤s7，对所述栅两侧的硅衬底进行掺杂，掺杂类型根据衬底的掺杂类型、晶体管类型而定，若衬底为p掺杂，则源漏掺杂n型离子(例如砷)。这一步通常采用自对准离子注入。
40.步骤s8，进行快速退火处理(rta)，得到如图8所示的结构。这一步可以同时实现源漏极的退火激活以及诱导hzo层的铁电性，优选的退火条件是450～550℃快速退火20～40秒，例如500～550℃快速退火30秒。实际工艺中，可根据实际工艺条件和具体性能要求进行针对性优化。
41.此时完成栅极、源漏极的制造，后续还要沉积层间介质材料、刻蚀接触孔、实现各电极的金属接触。为了进一步提高器件的性能，本发明提出一种优选的金属接触结构制作
工序，具体如下。
42.步骤s9，在完成步骤s8的退火之后，可以沉积氧化硅等层间介质材料、刻蚀出接触孔、在接触孔内填充金属接触材料，或者先形成金属接触结构、后填充层间介质，本发明对上述的先后顺序没有特别限制。只是优选了金属接触结构8，采用如图所示的多层堆叠，由下至上包括氮化钛层801、钛层802和铝层803，如图1所示(图中未示出层间介质)。
43.步骤s10，形成金属接触结构8之后，进行氩气和氢气的混合气氛中进行高压退火(hpa)，这样可以降低陷阱密度和增强pr。高压退火工艺可根据实际条件调整压强、退火温度与退火时间。优选的工艺条件是：温度400～500℃，压力为18atm～22atm，时间为25～35min，氩气和氢气中氩气的体积比优选为95～97％。更优选的工艺条件是：温度450℃，压力为20atm，时间为30min，氩气和氢气中氩气的体积比优选为96％。
44.综上可知，本发明通过界面层材料的优化、其他层材料组合的优化、栅极电极层的结构优化、增加hpa工艺的优化等多个方面改善了器件的耐久性等电性能，以保证器件在循环过程中具有良好的读写能力和较低的误码率。
45.以上对本公开的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本公开的范围。本公开的范围由所附权利要求及其等价物限定。不脱离本公开的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本公开的范围之内。