半导体器件的制作方法

1.本公开的实施例针对半导体器件及其制造方法。更具体地，实施例涉及包括金属栅电极的半导体器件及其制造方法。


背景技术：

2.随着半导体器件变得更加集成，半导体器件中的导电结构之间的电短路增加。例如，如果栅电极和接触插塞之间的距离小，则需要减小栅电极和接触插塞之间的电短路或干扰的方法。


技术实现要素：

3.实施例提供了制造具有改进的特性的半导体器件的方法。
4.实施例提供了具有改进的特性的半导体器件。
5.根据一些实施例，提供了一种制造半导体器件的方法。所述方法包括：在衬底上形成虚设栅极结构；部分地去除所述虚设栅极结构以形成将所述虚设栅极结构分离开的第一开口；在所述第一开口中形成第一分离图案结构；将所述虚设栅极结构替换为栅极结构；去除所述第一分离图案结构以形成第二开口；从所述第二开口的侧壁去除所述栅极结构的一部分以扩大所述第二开口；以及在扩大后的第二开口中形成第二分离图案。
6.根据一些实施例，提供了一种制造半导体器件的方法。所述方法包括：在衬底上形成隔离图案，以在所述衬底上限定沿第一方向延伸的有源图案。所述第一方向与所述衬底的上表面基本上平行，并且所述有源图案的下侧壁被所述隔离图案覆盖。所述方法还包括：在所述有源图案和所述隔离图案上形成虚设栅极结构。所述虚设栅极结构沿第二方向延伸，所述第二方向与所述衬底的所述上表面基本上平行并且与所述第一方向交叉。所述方法还包括：从所述隔离图案去除所述虚设栅极结构的一部分以形成在所述第二方向上将所述虚设栅极结构分离开的第一开口；在所述第一开口中形成第一分离图案结构；将所述虚设栅极结构替换为栅极结构；去除所述第一分离图案结构以形成第二开口；以及在所述第二开口中形成第二分离图案。
7.根据一些实施例，提供了一种制造半导体器件的方法。所述方法包括：在衬底上形成隔离图案以限定有源图案并覆盖所述有源图案的下侧壁；在所述有源图案和所述隔离图案上形成虚设栅极结构；在所述有源图案的与所述虚设栅极结构相邻的部分上形成源极/漏极层；在所述有源图案和所述隔离图案上形成绝缘中间层以覆盖所述虚设栅极结构和所述源极/漏极层；部分地去除所述绝缘中间层和所述虚设栅极结构的上部以形成将所述虚设栅极结构分离开的第一开口；在所述第一开口中形成第一分离图案结构；去除所述虚设栅极结构以形成第二开口；在所述第二开口中形成栅极结构；去除所述第一分离图案结构以形成第三开口；从所述第三开口的侧壁去除所述栅极结构的一部分以扩大所述第三开口；在所述第三开口中形成第二分离图案；以及穿过所述绝缘中间层形成电连接到所述源极/漏极层的接触插塞。
8.根据一些实施例，提供了一种半导体器件。所述半导体器件包括有源图案、隔离图案、栅极结构和分离图案。每个所述有源图案从衬底突出并且沿与所述衬底的上表面基本上平行的第一方向延伸。所述隔离图案设置在所述衬底上并且覆盖每个所述有源图案的下侧壁。所述栅极结构在所述有源图案和所述隔离图案上沿第二方向延伸。所述第二方向与所述衬底的所述上表面基本上平行并且与所述第一方向交叉。所述分离图案形成在所述隔离图案上，并且接触所述栅极结构的在所述第二方向上的端部。所述栅极结构包括顺序地堆叠的栅极绝缘图案、栅极阻挡物和栅电极。所述栅极绝缘图案和所述栅极阻挡物不形成在所述分离图案的侧壁上，并且所述栅电极接触所述分离图案的所述侧壁。所述栅极绝缘图案、所述栅极阻挡物和所述栅电极顺序地堆叠在所述隔离图案的与所述分离图案的所述侧壁相邻的部分的上表面上，并且所述栅极绝缘图案接触所述隔离图案的所述部分的所述上表面。
9.根据一些实施例，提供了一种半导体器件。所述半导体器件包括第一有源图案、第二有源图案、隔离图案、第一栅极结构、第二栅极结构、第一分离图案结构和第二分离图案。所述第一有源图案和所述第二有源图案分别设置在衬底的第一区域和第二区域上，并且所述第一有源图案和所述第二有源图案均从所述衬底突出并且沿与所述衬底的上表面基本上平行的第一方向延伸。所述隔离图案设置在所述衬底上并且覆盖所述第一有源图案的下侧壁和所述第二有源图案的下侧壁。所述第一栅极结构在所述第一有源图案和所述隔离图案上沿第二方向延伸。所述第二方向与所述衬底的所述上表面基本上平行并且与所述第一方向交叉。所述第二栅极结构在所述第二有源图案和所述隔离图案上沿所述第二方向延伸。所述第一分离图案结构形成在所述衬底的所述第一区域上，并且接触所述第一栅极结构的在所述第二方向上的端部的侧壁。所述第二分离图案形成在所述衬底的所述第二区域上，并且接触所述第二栅极结构的在所述第二方向上的端部的侧壁。所述第一栅极结构的最上表面高于所述第二栅极结构的最上表面。
10.根据一些实施例，提供了一种半导体器件。所述半导体器件包括有源图案、隔离图案、栅极结构、分离图案、源极/漏极层和接触插塞。每个所述有源图案从衬底突出并且沿与所述衬底的上表面基本上平行的第一方向延伸。所述隔离图案设置在所述衬底上并且覆盖每个所述有源图案的下侧壁。所述栅极结构在所述有源图案和所述隔离图案上沿第二方向延伸。所述第二方向与所述衬底的所述上表面基本上平行并且与所述第一方向交叉。所述分离图案形成在所述隔离图案上，并且延伸穿过所述栅极结构并在所述第二方向上将所述栅极结构分离开。所述源极/漏极层与所述栅极结构相邻地形成在每个所述有源图案上。所述接触插塞形成在所述源极/漏极层上，并且电连接到所述源极/漏极层。所述栅极结构包括顺序地堆叠的栅极绝缘图案、栅极阻挡物和栅电极。所述栅极绝缘图案和所述栅极阻挡物不形成在所述分离图案的侧壁上，并且所述栅电极接触所述分离图案的所述侧壁。所述栅极绝缘图案、所述栅极阻挡物和所述栅电极顺序地堆叠在所述隔离图案的与所述分离图案的所述侧壁相邻的部分的上表面上，并且所述栅极绝缘图案接触所述隔离图案的所述部分的所述上表面。
11.在根据实施例的半导体器件中，形成了将虚设栅极结构分离开的第一分离图案，将虚设栅电极替换为栅电极，去除第一分离图案以形成第二分离图案，并且另外地去除所述栅电极的位于从其他部分突出的所述第二分离图案上的部分。
12.因此，栅电极可以具有平坦的上表面，并且可以减少相邻的接触插塞之间的电短路或干扰。
附图说明
13.图1至图31是示出了根据实施例的制造半导体器件的方法的俯视图和截面图。
14.图32至图34是示出了根据实施例的半导体器件的俯视图和截面图。
具体实施方式
15.在下文中将参照附图更全面地描述根据实施例的半导体器件及其制造方法。
16.图1至图31是示出了根据实施例的制造半导体器件的方法的俯视图和截面图。具体地，图1、图4、图7、图10、图13、图16、图24和图27是俯视图，并且图2和图3、图5和图6、图8和图9、图11和图12、图14和图15、图17至图23、图25和图26以及图28至图31是截面图。
17.图2、图8和图9、图11、图14、图17、图20、图22、图25和图28分别是沿着相应的俯视图的线a-a'截取的截面图，图3、图5、图15、图18和图29分别是沿着相应的俯视图的线b-b'截取的截面图，图6和图30分别是沿着相应的俯视图的线c-c'截取的截面图，并且图12、图19、图21、图23、图26和图31分别是沿着相应的俯视图的线d-d'截取的截面图。
18.以下在说明书中，但是未必在权利要求中，与衬底的上表面基本上平行并且彼此交叉的两个方向可以分别被称为第一方向d1和第二方向d2，并且与衬底的上表面基本上垂直的方向可以被称为第三方向d3。在实施例中，第一方向d1和第二方向d2基本上彼此垂直。
19.参照图1至图3，在一些实施例中，部分地蚀刻衬底100的上部以形成沟槽，并且形成填充沟槽的下部的隔离图案110。
20.衬底100包括诸如硅、锗、硅锗等的半导体材料或者诸如gap、gaas、gasb等的iii-v半导体化合物。在一些实施例中，衬底100包括绝缘体上硅(soi)衬底或绝缘体上锗(goi)衬底。
21.在实施例中，通过在衬底100上形成填充沟槽的隔离层、将隔离层平坦化直到衬底100的上表面被暴露并且去除隔离层的上部以暴露沟槽的上部来形成隔离图案110。隔离层包括氧化物，例如氧化硅。
22.在一些实施例中，隔离图案110限定了其上表面被隔离图案110覆盖的场区域和从隔离图案110向上突出并且其上表面未被隔离图案110覆盖的有源区105。有源区105具有鳍形状，因此可以被称为有源鳍或被称为有源图案。在下文中，仅场区域和衬底100的位于有源区105下方的部分将被称为衬底100。
23.在一些实施例中，有源图案105包括具有被隔离图案110覆盖的侧壁的下有源图案105a和具有未被隔离图案110覆盖的侧壁的上有源图案105b。在实施例中，有源图案105沿第一方向d1延伸，并且多个有源图案105在第二方向d2上彼此间隔开。
24.在一些实施例中，在衬底100上形成虚设栅极结构150。虚设栅极结构150包括顺序地堆叠的虚设栅极绝缘图案120、虚设栅电极130和虚设栅极掩模140。
25.在一些实施例中，虚设栅极绝缘图案120包括诸如氧化硅的氧化物，虚设栅电极130包括例如多晶硅，并且虚设栅极掩模140包括诸如氮化硅的氮化物。与虚设栅电极130和虚设栅极掩模140相比，虚设栅极绝缘图案120具有相对小的厚度。
26.在一些实施例中，虚设栅极结构150沿第二方向d2延伸，并且多个虚设栅极结构150在第一方向d1上彼此间隔开。
27.在一些实施例中，在虚设栅极结构150的上侧壁形成沿第一方向d1延伸的栅极间隔物160，并且在有源图案105的侧壁上形成沿第二方向d2延伸的鳍形间隔物170。
28.在一些实施例中，通过在衬底100上形成间隔物层并且各向异性地蚀刻间隔物层来形成栅极间隔物160和鳍形间隔物170。间隔物层包括氮化物，诸如氮化硅或碳氮氧化硅等。
29.参照图4至图6，在一些实施例中，使用虚设栅极结构150和栅极间隔物160作为蚀刻掩模蚀刻有源图案105的上部，以形成第一凹陷180。
30.图5示出了仅通过去除上有源图案105b的一部分来形成第一凹陷180，然而，本发明构思的实施例不限于此，并且在其他实施例中，可以通过去除上有源图案105b的一部分以及下有源图案105a的一部分来形成第一凹陷180。
31.在一些实施例中，可以原位执行形成第一凹陷180的蚀刻工艺和对间隔物层的各向异性蚀刻工艺。
32.在一些实施例中，对有源图案105的由第一凹陷180暴露的上表面执行选择性外延生长(seg)工艺，以在有源图案105上形成源极/漏极层190。
33.在一些实施例中，使用诸如二氯甲硅烷(sih2cl2)气体、锗烷(geh4)气体等的源气体执行seg工艺，因此，形成单晶硅锗层。还使用诸如二硼烷(b2h6)气体的p型杂质源气体，从而形成掺杂有p型杂质的单晶硅锗层。因此，源极/漏极层190可以用作pmos晶体管的源极/漏极区。
34.在其他实施例中，使用诸如二硅烷(si2h6)气体、sih3ch3气体等的源气体执行seg工艺，因此，形成单晶碳化硅层。还使用诸如磷化氢(ph3)气体的n型杂质源气体，从而形成掺杂有n型杂质的单晶碳化硅层。因此，源极/漏极层190可以用作nmos晶体管的源极/漏极区。或者，在其他实施例中，使用诸如二硅烷(si2h6)气体的源气体和诸如磷化氢(ph3)气体的n型杂质源气体执行seg工艺，从而形成掺杂有n型杂质的单晶硅层。因此，源极/漏极层190可以用作nmos晶体管的源极/漏极区。
35.在一些实施例中，源极/漏极层190填充第一凹陷180，并且接触栅极间隔物160的下侧壁。源极/漏极层190不仅在垂直方向上而且在水平方向上生长，并且沿着第二方向d2截取的源极/漏极层190的截面具有类似五边形的形状。当相邻的有源图案105之间的在第二方向d2上的距离小时，有源图案105上的源极/漏极层190彼此合并。
36.在一些实施例中，在衬底100上形成第一绝缘中间层200。第一绝缘中间层200包括诸如氧化硅的氧化物。
37.参照图7和图8，在一些实施例中，在第一绝缘中间层200上形成具有第一开口220的第一蚀刻掩模210，并且执行干蚀刻工艺以部分地蚀刻第一绝缘中间层200和虚设栅极结构150，从而将虚设栅极结构150分离成在第二方向d2上彼此间隔开的部分。
38.在一些实施例中，通过在第一绝缘中间层200上形成第一蚀刻掩模层并且使用光刻胶图案作为蚀刻掩模执行蚀刻工艺来形成第一蚀刻掩模210。第一蚀刻掩模包括例如原硅酸四乙酯(teos)。
39.在一些实施例中，第一开口220沿第一方向d1延伸，并且在第三方向d3上与虚设栅
极结构150、栅极间隔物160和隔离图案110部分地交叠。图7示出了第一开口220在第三方向d3上与在第一方向d1上相邻的两个虚设栅极结构150交叠，然而，本发明构思的实施例不限于此，并且在其他实施例中，第一开口220与一个或两个以上虚设栅极结构150交叠。
40.在干蚀刻工艺期间，在一些实施例中，去除第一绝缘中间层200的被第一开口220暴露的部分，然后部分地去除在第三方向d3上与第一开口220交叠的虚设栅极掩模140、栅极间隔物160和虚设栅电极130。在干蚀刻工艺期间，虚设栅极绝缘图案120可以被部分地去除或可以保留。
41.因此，在一些实施例中，形成了延伸穿过第一绝缘中间层200、虚设栅极结构150和栅极间隔物160的上部的第二开口225以暴露隔离图案110的上表面，并且第一绝缘中间层200保留在其中未形成有虚设栅极结构150和栅极间隔物160的区域中。第二开口225可以被视为第一开口220的延伸或连续，从而第一开口220和第二开口225形成穿过第一蚀刻掩模210、第一绝缘中间层200、虚设栅极结构150和栅极间隔物160并且延伸到隔离图案110的单个开口。然而，通过干蚀刻工艺部分地去除第一绝缘中间层200的在第三方向d3上与第一开口220交叠的部分，因此，第一绝缘中间层200的该部分的上表面的高度低于第一绝缘中间层200的其他部分的高度。在干蚀刻工艺之后，第一绝缘中间层200的与第一开口220交叠的部分的上表面的高度与虚设栅极结构150的上表面的高度相等或相近。
42.参照图9，在一些实施例中，在隔离图案110和第一绝缘中间层200上形成填充第一开口220和第二开口225的第一绝缘层，并且对第一绝缘层执行例如回蚀工艺以在第二开口225的下部形成第一绝缘图案230。
43.在一些实施例中，第一绝缘层未完全地填充第二开口225，因此在第一绝缘层中形成空隙或接缝。因此，通过部分地蚀刻第一绝缘层所形成的第一绝缘图案230的上表面具有凹形。
44.在一些实施例中，在第一绝缘图案230和第一绝缘中间层200上形成填充第一开口220和第二开口225的第二绝缘层，并且对第二绝缘层执行例如回蚀工艺以在第二开口225的中部形成第二绝缘图案240。第二绝缘图案240的上表面也具有凹形。在一些实施例中，通过原子层沉积(ald)工艺形成第二绝缘层。
45.在一些实施例中，第一绝缘图案230和第二绝缘图案240均包括诸如氮化硅的氮化物。
46.参照图10至图12，在一些实施例中，在第二绝缘图案240和第一绝缘中间层200上形成填充第一开口220和第二开口225的第三绝缘层，并且对第三绝缘层执行例如平坦化工艺以在第二开口225的上部处形成第三绝缘图案250。
47.在一些实施例中，通过例如化学气相沉积(cvd)工艺执行平坦化工艺，执行平坦化工艺直到第一绝缘中间层200的上表面被暴露。因此，在平坦化工艺期间，去除了第一蚀刻掩模210，并且第三绝缘图案250不仅填充第二开口225的上部而且还填充在形成第二开口225期间通过去除第一绝缘中间层200的上部所形成的空间。即，第三绝缘图案250可以包括填充第二开口225的上部的垂直延伸部分250a和在垂直延伸部分250a上沿第一方向d1延伸的水平延伸部分250b。尽管附图示出了在第一方向d1上彼此间隔开的与一个水平延伸部分250b的下表面接触的两个垂直延伸部分250a，但是本发明构思的实施例不限于此。
48.在一些实施例中，第三绝缘图案250的上表面是平坦的，并且第三绝缘图案250包
括氮化物，诸如东燃硅氮烷(tosz)。
49.在一些实施例中，第一至第三绝缘图案230、240和250形成第一分离图案结构260。第一分离图案结构260包括与第一绝缘中间层200的材料不同的材料。
50.参照图13至图15，在一些实施例中，通过平坦化工艺去除第一绝缘中间层200的上部，因此虚设栅极结构150的上表面被暴露。
51.在平坦化工艺期间，在一些实施例中，第一分离图案结构260的上部未被去除，因此，在平坦化工艺之后，第一分离图案结构260的上表面的高度高于第一绝缘中间层200的上表面的高度。即，第一分离图案结构260从第一绝缘中间层200的上表面突出。
52.在一些实施例中，去除被暴露的虚设栅极结构150中的虚设栅极掩模140、虚设栅电极130和虚设栅极绝缘图案120，以形成暴露有源图案105的上表面和隔离图案110的上表面的第三开口。
53.在一些实施例中，通过顺序地执行干蚀刻工艺和湿蚀刻工艺来去除虚设栅极结构150。可以使用例如氢氟酸作为蚀刻溶液来执行湿蚀刻工艺。
54.在一些实施例中，形成填充第三开口的栅极结构300。
55.具体地，在一些实施例中，对有源图案105的被第三开口暴露的上表面执行热氧化工艺，以形成界面图案。然后，在界面图案的上表面、隔离图案110的被第三开口暴露的上表面、第三开口的侧壁、第一分离图案结构260的侧壁、栅极间隔物160的上表面和第一绝缘中间层200的上表面上顺序地形成栅极绝缘层和栅极阻挡层，之后在栅极阻挡层上形成栅电极层以填充第三开口的其余部分。
56.在一些实施例中，栅极绝缘层包括具有高介电常数的金属氧化物，诸如氧化铪、氧化钽、氧化锆等。栅极阻挡层包括金属氮化物，诸如氮化钛、氮化钛铝、氮化钽或氮化钽铝等。
57.在实施例中，栅电极层包括顺序地堆叠的第一电极层和第二电极层，然而，本发明构思的实施例不限于此。第一电极层包括诸如钛铝、碳化钛铝、氮氧化钛铝、碳氮化钛铝或碳氮氧化钛铝等的金属合金、金属碳化物、金属氮氧化物、金属碳氮化物或金属碳氮氧化物中的至少一种，并且第二电极层包括低电阻金属，诸如钨、铝、铜或钽等。
58.在一些实施例中，将栅电极层、栅极阻挡层和栅极绝缘层平坦化，直到第一绝缘中间层200的上表面被暴露，从而在第三开口中形成栅极结构300。栅极结构300包括顺序地堆叠的栅极绝缘图案270、栅极阻挡物280和栅电极290，并且界面图案形成在有源图案105和栅极结构300之间。栅电极290包括顺序地堆叠的第一电极和第二电极。栅极绝缘图案270包括绝缘材料，并且栅极阻挡物280和栅电极290包括金属。
59.在平坦化工艺期间，在一些实施例中，第一分离图案结构260的上部几乎不被去除，因此，栅极绝缘图案270、栅极阻挡物280和栅电极290的位于第一分离图案结构260的上侧壁上的部分的上表面高于栅电极290的远离第一分离图案结构260的侧壁延伸的部分的上表面。即，栅极绝缘图案270、栅极阻挡物280和栅电极290的一部分从栅电极290的上表面向上突出。
60.参照图16至图19，在一些实施例中，去除栅极结构300的上部，以形成第二凹陷。然后，在第一绝缘中间层200、栅极间隔物160和第一分离图案结构260上形成覆盖层，之后将覆盖层平坦化，直到第一分离图案结构260的上表面被暴露。
61.因此，在一些实施例中，在栅极结构300、栅极间隔物160和第一绝缘中间层200上形成覆盖图案310。覆盖图案310包括诸如氮化硅的氮化物。
62.在形成第二凹陷期间，在一些实施例中，部分地去除栅极绝缘图案270、栅极阻挡物280和栅电极290的位于第一分离图案结构260的上侧壁上的部分，然而，其上表面仍从栅电极290的远离第一分离图案结构260的侧壁延伸的部分的上表面向上突出。
63.参照图20和图21，在一些实施例中，在覆盖图案310和第三绝缘图案250的水平延伸部分250b上形成第二蚀刻掩模320。第二蚀刻掩模320具有在第三方向d3上与第一分离图案结构260的第一绝缘图案230和第二绝缘图案240交叠的第四开口，并且包括例如teos。执行干蚀刻工艺，以部分地蚀刻第一分离图案结构260。
64.因此，在一些实施例中，去除位于第二开口225中的第一绝缘图案230和第二绝缘图案240以及第三绝缘图案250的垂直延伸部分250a以及水平延伸部分250b的直接位于垂直延伸部分250a上的部分，以形成暴露隔离图案110的上表面的第五开口335。第四开口330和第五开口335形成穿过第二蚀刻掩模320和覆盖图案310的单个开口，并且向下延伸到隔离图案110。在干蚀刻工艺期间，栅极绝缘图案270的位于第一分离图案结构260的侧壁上的部分被去除，而栅极阻挡物280和栅电极290未被去除。因此，栅极阻挡物280和栅电极290的位于第一分离图案结构260的在第二方向d2上相对的侧壁上的部分从栅电极290的其他部分向上突出。
65.在一些实施例中，第一分离图案结构260中的第三绝缘图案250的水平延伸部分250b部分地保留在第一绝缘中间层200上。
66.参照图22和图23，在一些实施例中，使用第二蚀刻掩模320另外地执行干蚀刻工艺，以去除栅极阻挡物280和栅电极290的位于第五开口335的侧壁上的部分。
67.因此，在一些实施例中，第五开口335水平地扩大，并且栅极结构300即使在相邻于第五开口335的区域处也具有平坦的上表面。第五开口335延伸到隔离图案110中，从而第五开口335的下表面低于隔离图案110的上表面。
68.参照图24至图26，在一些实施例中，在第五开口335中形成第二分离图案340。
69.在一些实施例中，通过在隔离图案110和第二蚀刻掩模320上形成分离层以填充第四开口330和第五开口335、将分离层平坦化直到覆盖图案310的上表面和第三绝缘图案250的水平延伸部分250b的上表面被暴露并且去除第二蚀刻掩模320来形成第二分离图案340。
70.因此，在一些实施例中，形成第二分离图案结构350，其包括位于第五开口335中的第二分离图案340以及第三绝缘图案250的在第一方向d1上与第二分离图案340的侧壁接触的水平延伸部分250b。
71.在一些实施例中，第二分离图案340包括诸如氮化硅的氮化物。
72.参照图27至图31，在一些实施例中，在覆盖图案310和第二分离图案结构350上形成第二绝缘中间层360，形成延伸穿过第二绝缘中间层360、覆盖图案310和第一绝缘中间层200以接触源极/漏极层190的上表面的第一接触插塞370，并且形成延伸穿过第二绝缘中间层360和覆盖图案310以接触栅电极290的上表面的第二接触插塞380，从而完成半导体器件的制造。
73.在一些实施例中，第二绝缘中间层360包括氧化物，诸如氧化硅。第一接触插塞370和第二接触插塞380均包括例如金属、金属氮化物、金属硅化物或掺杂的多晶硅等。
74.如上面示出的，在一些实施例中，在第二开口225中形成第一分离图案结构260以将虚设栅极结构150分离开，将虚设栅极结构替换为栅极结构300，并且执行蚀刻工艺以去除第一分离图案结构260。蚀刻工艺还去除栅极结构300的位于第一分离图案结构260的侧壁上并从其其他部分向上突出的部分，因此，栅极结构300具有与第一分离图案结构260相邻的平坦的上表面。
75.如果栅极结构300包括诸如金属的导电材料并且不具有与第一分离图案结构260相邻的平坦的上表面而是突出的上表面，则在栅极结构300与包括导电材料的第一接触插塞370和第二接触插塞380之间可能发生电短路或干扰。然而，在实施例中，通过附加的蚀刻工艺去除栅极结构300的突出部分，从而可以防止电短路或干扰。
76.如果执行将栅极结构300分离开的蚀刻工艺来代替在形成栅极结构300之后将虚设栅极结构150分离开，则可能需要去除大量的金属，使得栅极结构300中的金属的表面可能氧化，这会增大栅极结构300的电阻。
77.然而，在一些实施例中，形成将虚设栅极结构150分离开的第一分离图案结构260，将虚设栅极结构150替换为栅极结构300，并且去除第一分离图案结构260和栅极结构300的相邻部分。因此，用于将栅极结构300分离开的将被去除的金属的量少，因此，栅极结构300中的金属的表面氧化的可能性较小。因此，在根据一些实施例的制造半导体器件的方法中，包括金属的栅极结构300易于被分离开，并且通过以上方法分离开的栅极结构300具有改进的电特性，例如低电阻。
78.通过以上方法制造的半导体器件可以具有这些结构特性。
79.具体地，根据一些实施例的半导体器件包括在第二方向d2上彼此间隔开、从衬底100突出并且沿第一方向d1延伸的有源图案105，并且有源图案105具有被隔离图案110覆盖的下侧壁。栅极结构300在第一方向d1上彼此间隔开，并且在有源图案105和隔离图案110上沿第二方向d2延伸。第二分离图案340延伸穿过一个栅极结构300以将位于隔离图案110上的栅极结构300分离开，并且接触被分离开的栅极结构300的在第二方向d2上彼此面对的相对侧壁。源极/漏极层190与每个栅极结构300相邻地设置在有源图案105上。第一接触插塞370设置在源极/漏极层190上并且电连接到源极/漏极层190，并且第二接触插塞380设置在每个栅极结构300上并且电连接到每个栅极结构300。
80.在一些实施例中，每个栅极结构300包括顺序地堆叠的栅极绝缘图案270、栅极阻挡物280和栅电极290。栅极绝缘图案270和栅极阻挡物280不形成在第二分离图案340的在第二方向d2上的侧壁上，因此，栅电极290接触第二分离图案340的侧壁。栅极绝缘图案270、栅极阻挡物280和栅电极290顺序地堆叠在隔离图案110的与第二分离图案340相邻的部分上，并且栅极绝缘图案270接触隔离图案110的该部分的上表面。
81.在一些实施例中，每个栅极结构300具有基本上平坦的上表面。因此，每个栅极结构300的一部分的高度不高于每个栅极结构300的其他部分的高度。
82.在一些实施例中，第二分离图案结构340的高度高于每个栅极结构300的高度。
83.图32至图34是根据一些实施例的半导体器件的俯视图和截面图。具体地，图32是俯视图，图33是沿着图32的线e-e'截取的截面图，并且图34是沿着图32的线f-f'截取的截面图。
84.在一些实施例中，除了参照图27至图31示出的第二分离图案结构350之外，半导体
器件还包括参照图16至图19示出的第一分离图案结构260。
85.参照图32至图34，在一些实施例中，衬底100包括第一区域i和第二区域ii。在衬底100的第一区域i上的有源图案105和栅极结构300可以分别被称为第一有源图案和第一栅极结构，并且在衬底100的第二区域ii上的有源图案105和栅极结构300可以分别被称为第二有源图案和第二栅极结构。
86.在一些实施例中，在图27至图31中示出的半导体器件形成在衬底100的第二区域ii上。在衬底100的第一区域i上的每个第一栅极结构300被第一分离图案结构260在第二方向d2上分离开，并且第一分离图案结构260未通过参照图20至图26示出的工艺替换为第二分离图案结构350。因此，每个第一栅极结构300的位于第一分离图案结构260的侧壁上的部分的最上表面高于每个第二栅极结构的位于第二分离图案结构350的侧壁上的部分的最上表面。
87.在一些实施例中，在衬底100的其中每个第一栅极结构300被第一分离图案结构260分离开的第一区域i中，每个第一栅极结构300与第一接触插塞370之间的距离相对大，从而它们之间的电短路或干扰不易发生。因此，即使每个第一栅极结构的位于第一分离图案结构260的侧壁上的部分向上突出，也不发生电短路或干扰。
88.在一些实施例中，在衬底100的其中每个第二栅极结构300被第二分离图案结构350分离开的第二区域ii中，每个第二栅极结构300与第一接触插塞370之间的距离相对小，从而它们之间的电短路或干扰可能容易发生。然而，根据实施例，每个第二栅极结构300的位于第二分离图案结构350的侧壁上的部分不向上突出，并且每个第二栅极结构具有平坦的上表面。因此，每个第二栅极结构与第一接触插塞370之间不发生电短路或干扰。
89.在一些实施例中，衬底100的第一区域i是其中形成有逻辑器件的逻辑区域，并且衬底100的第二区域ii是其中形成有sram器件的sram区域。
90.根据一些实施例的半导体器件可以并入到包括接触插塞的各种类型的存储装置和/或系统中。例如，半导体器件可以与接触插塞一起用在诸如中央处理单元(cpu)、应用处理器(ap)等的逻辑器件中。或者，半导体器件可以与接触插塞一起用在用于诸如dram器件、sram器件等的易失性存储器件或者诸如闪存器件、pram器件、mram器件或rram器件等的非易失性存储器件中的外围电路区域或单元区域中。
91.前述是实施例的举例说明，并不解释为对实施例进行限制。虽然已经描述了一些实施例，但是本领域技术人员将容易地理解，在本质上不脱离本发明构思的新颖的教导和优点的情况下，能够在实施例中做出许多修改。因此，意图将所有这样的修改包括在如权利要求中限定的本发明构思的范围之内。因此，应该理解，前述是各种实施例的举例说明，并且不解释为局限于所公开的具体实施例，并且对所公开的实施例的修改以及其他实施例意图被包括在所附权利要求的范围之内。