1.本发明涉及一种封装基板，且特别涉及一种封装基板、应用此封装基板的芯片封装体以及对应安装在此封装基板上的集成电路芯片。
背景技术：2.在集成电路(integrated circuit，简称ic)设计领域中，双倍数据率同步动态随机存取存储器(double data rate synchronous dynamic random access memory，以下简称ddr)是一种ic芯片(chip)。用于ddr的多个通道(channel)所分属的多个字节区排通常会排列在ic芯片的有源面(active surface)上。因此，当这些字节区排的数量增加时，需要优化这些字节区排在ic芯片的有源面上的排列，以提高ic芯片的面积利用率。
技术实现要素：3.本发明提供一种封装基板，用于安装集成电路芯片，以提高集成电路芯片的面积利用率。
4.本发明提供一种芯片封装体，用于封装集成电路芯片，以提高集成电路芯片的面积利用率。
5.本发明提供一种集成电路芯片，以提高集成电路芯片的面积利用率。
6.本发明的封装基板适于以倒装接合方式安装一集成电路芯片，并具有一基板面及位于基板面的一芯片区。封装基板包括多个线路层、多个导电孔道及多个字节区排。这些线路层依序间隔地配置在基板面的下方。这些线路层的每一个具有多个走线。这些导电孔道的每一个连接这些线路层的至少两个。这些字节区排从芯片区的边缘朝向芯片区的中央依序并排。这些字节区排的每一个包括多个排成一排的字节区，这些字节区的每一个包括多个接垫，且这些接垫由最靠近基板面的线路层所构成。越靠近芯片区的边缘的字节区排的这些字节区的这些接垫经由越靠近基板面的线路层的这些走线从芯片区的正下方延伸至芯片区外的正下方。
7.本发明的芯片封装体包括上述的封装基板及一集成电路芯片。集成电路芯片以倒装接合方式安装在封装基板的芯片区。
8.本发明的集成电路芯片适于以倒装接合方式安装在上述的封装基板的芯片区。
9.基于上述，在本发明中，越靠近芯片区的边缘的字节区排的这些字节区的这些接垫是经由越靠近基板面的线路层的这些走线从芯片区的正下方延伸至芯片区外的正下方。因此，可以提高字节区排的并排数量。
附图说明
10.图1a及图1b分别是本发明的一实施例的一种芯片封装体的俯视图及侧视图；
11.图2是图1a的封装基板的芯片区底侧附近的局部俯视图；
12.图3是图1a的封装基板的多个字节区及多个线路层的立体示意图；
13.图4是图3的多个字节区的平面示意图；
14.图5是图3的第一线路层100(l1)的平面示意图；
15.图6是图3的第二线路层100(l2)的平面示意图；
16.图7是图3的第四线路层100(l4)的平面示意图；
17.图8是本发明的另一实施例的一种芯片封装体的俯视图；
18.图9是本发明的又一实施例的一种芯片封装体的俯视图。
19.符号说明
20.50:芯片封装体
21.52:芯片
22.52a:有源面
23.52b:芯片垫
24.54:导电凸块
25.100:封装基板
26.100a:基板面
27.100b:芯片区
28.110:线路层
29.120:导电孔道
30.b:字节区
31.p:接垫
32.r1、r2、r3、r3、r5、r6、r7、r8:字节区排(r)
33.t、t2、t4:走线
34.d:外径
35.g:间距
36.h:高度
37.pmin:最小间距
38.lmax:最大长度
39.s1:间距
40.t1:宽度
41.t2:宽度
42.w:宽度
具体实施方式
43.请参考图1a及图1b，在本实施例中，芯片封装体50包括一芯片52(即集成电路芯片52)及一封装基板100。芯片52适于以倒装接合方式安装在封装基板100上。具体而言，芯片52具有一有源面52a及位于有源面52a上的多个芯片垫52b，而封装基板100具有一基板面100a、位于基板面100a上的一芯片区100b及位于芯片区100b的多个接垫p(也可见于图2的接垫p)。芯片52的这些芯片垫52b可经由多个导电凸块54安装至位于芯片区100b的这些接垫p。在本实施例中，位于芯片52下方投影区域的这些接垫p，其信号分布与芯片52的有源面52a上的这些芯片垫52b呈现镜像关系。
44.请参考图1b及图2至图7，在本实施例中，图1b的封装基板100包括多个线路层110(也可见于图3的线路层100(l1-l9))及多个导电孔道120(conductive via)。图5、图6和图7分别是图3的第一线路层110(l1)、第二线路层110(l2)和第四线路层110(l4)的平面示意图。这些线路层110依序间隔地配置在基板面100a的下方。这些线路层110的每一个具有多个走线t(如图2所示，也可见于图6与图7)。这些导电孔道120的每一个连接这些线路层110的至少两个。换言之，这些线路层110的任两个可经由这些导电通孔120彼此电连接。
45.在本实施例中，在ddr或类似的并行信号的应用下，封装基板100包括多个字节区排。在图2中，以三个字节区排r1、r2、r3为例，而在图3至图7中，以四个字节区排r1、r2、r3、r4为例。图2为封装基板100的芯片区100b的底侧附近的局部俯视图，其由多个线路层110所构成，由图2可知，在一正投影面上，这些字节区排r1、r2、r3从芯片区100b的边缘朝向芯片区100b的中央依序并排。这里所述的并排是指这些字节区排r1、r2、r3是以其长度方向彼此平行的方式依序相邻地排列。换言之，这些字节区排r1、r2、r3全都排列在第一方向(例如:y方向)上。因此，可以减少第二方向(例如:x方向)上的边缘长度，且对应于芯片52的第二方向(例如:x方向)上的边缘长度也可以减少。这些字节区排r1、r2、r3的每一个(例如r1或r2或r3)包括多个排成一排的字节区b。换言之，在第二方向(例如:x方向)上，排在同一排的这些字节区b构成同一个字节区排(例如r1或r2或r3)，其支持同一通道的信号传递。另外，对应于芯片52的每一个字节区排，其芯片垫52b的排列方式为彼此相同，或是为镜像排列。例如:构成字节区排r1的芯片垫52b和构成字节区排r2的芯片垫52b的排列方式相同。或者，构成字节区排r1的芯片垫52b和构成字节区排r2的芯片垫52b的排列方式沿着一对称线具有镜像关系。
46.为了便于简化图形，在图2中，同一个字节区排的这些字节区b的数量以两个为例，在图4至图7中，同一个字节区排的这些字节区b的数量以四个为例，但不以这些数量为限。这些字节区b的每一个包括多个接垫p(即图1b中连接导电凸块54的接垫p)。这些接垫p的排列方式可以平行排列(如图2所示)或交错排列(未绘示)。这些接垫p由最靠近基板面100a的线路层110(即图3之线路层110(l1))所构成。
47.在本实施例中，越靠近芯片区100b的边缘的字节区排r的这些字节区b的这些接垫p经由越靠近基板面100a的线路层110的这些走线t从芯片区100b的正下方延伸至芯片区100b外的正下方。例如：如图6的第二线路层110(l2)所示，靠近芯片区100b的边缘的字节区排r1的这些字节区b的这些接垫p经由靠近基板面100a的线路层110(l2)的这些走线t2从芯片区100b的正下方延伸至芯片区100b外的正下方。另一方面，越远离芯片区100b的边缘的字节区排r的这些字节区b的这些接垫p经由越远离基板面100a的线路层110的这些走线t从芯片区100b的正下方延伸至芯片区100b外的正下方。例如：如图7的第四线路层110(l4)所示，远离芯片区100b的边缘的字节区排r2的这些字节区b的这些接垫p经由远离基板面100a的线路层110(l4)的这些走线t4从芯片区100b的正下方延伸至芯片区100b外的正下方。
48.在本实施例中，在ddr或类似的并行信号的应用下，在这些线路层100中，包含信号传递的线路层与提供电源/接地的线路层，两线路层之间以导电孔道120电连接。而且，以信号传递功能为主的线路层(l2、l4、l6及l8)可分别位于以电源/接地功能为主的两线路层(l1及l3、l3及l5、l5及l7或l7及l9)之间。在一未绘示的实施例中，以电源/接地功能为主的线路层(l2、l4、l6及l8)可分别位于以信号传递功能为主的两线路层(l1及l3、l3及l5、l5及
l7或l7及l9)之间。由图3至图7可知，在本实施例中，假设有四个字节区排r1、r2、r3、r4在第一方向(例如:图2的y方向)上由靠近芯片区100b的边缘逐渐往远离芯片区100的方式排列，这些字节区排r1、r2、r3、r4中的接垫p将分别通过基板面100a的线路层110(l2、l4、l6、l8)的这些走线t从芯片区100b的正下方延伸至芯片区100b外的正下方，其中线路层110(l2)、线路层110(l4)、线路层110(l6)、线路层110(l8)逐渐远离基板面100a。虽然附图仅绘示线路层110(l2)及线路层110(l4)，但是可以推论字节区排r3也会在线路层110(l6)配置走线，以将信号由芯片区100b的正下方延伸至芯片区100b外的正下方，这未绘示在附图中。另外，字节区排r4会在线路层110(l8)配置走线，以将信号由芯片区100b的正下方延伸至芯片区100b外的正下方，这也未绘示在附图中。
49.由上可知，相较于现有技术会将多个字节区排r，接续排列在芯片或是封装基板的x方向，本发明会将多个字节排r以其长度方向彼此平行的方式依序相邻地排列，如此可以减少芯片或是封装基板的在x方向的边缘长度。另外，本发明的多个字节排r是以其宽度沿着芯片或是封装基板的y方向接续排列，所以多个字节排也不会造成芯片或是封装基板的y方向的边缘长度过长的问题。特别是，在芯片52的有源面52a上的多个芯片垫52b，其所对应的这些字节区排r1、r2、r3、r4从芯片区100b的边缘朝向芯片区100b的中央依序并排，因此，可以减少芯片52在第二方向(例如:x方向)上的边缘长度。
50.请再参考图2，在本实施例中，pmin表示(凸块)两个接垫p的最小间距。w表示功能单元(function unit)(即字节区b)的宽度。h表示功能单元(即字节区b)的高度。d表示(凸块54)接垫p的外径。g表示功能单元(即两个字节区b)的相邻边缘的两个(凸块54)接垫p的间距。t1表示信号走线t在芯片区100b内的宽度。s1表示两个的信号走线t的间距。t2表示信号走线t在芯片区100b外的宽度。lmax表示信号走线t在芯片区100b内的最大长度。n1表示在两个(凸块54)接垫p之间的信号走线t的数量。n2表示在两个功能单元(即字节区b)之间的信号走线t数量。
51.在本实施例中，pmin＝n1t1+(n1+1)s1+d。换句话说，属于单一字节区排(例如：图2中的r1)的这些字节区b的一个的这些接垫p的相邻两个之间的最小间距pmin等于位于这些相邻接垫p之间的这些走线t的数量n1乘以走线t在芯片区100b正下方的部分的宽度t1、这些相邻接垫p之间的这些走线t的数量加一后乘以这些走线t的间距s1、这些接垫p的任一个的外径d的总和。
52.在本实施例中，g＝n2t1+(n2+1)s1+d。换句话说，属于单一字节区排(例如：图2中的r3)的这些字节区b的相邻两个之间的最小间距等于位于这些相邻字节区b之间的这些走线t的数量n2乘以走线t在芯片区100b正下方的部分的宽度、这些相邻字节区b之间的这些走线t的数量n2加一后乘以这些走线t的间距、这些接垫p的任一个的外径d的总和。
53.在本实施例中，s1≥2
×
t1。换句话说，这些走线t的相邻的两个之间的间距s1大于等于芯片区100b内的这些走线t的线宽t1的两倍。
54.在本实施例中，t1的较细的走线t阻抗(trace impedance)等于t2的较粗的走线t阻抗
±
30％。换句话说，这些较细走线t的每一个在芯片区100b内的正下方的部分的阻抗为较粗走线t在芯片区100b外的正下方的部分的阻抗的0.7至1.3倍。芯片区内外的走线阻抗与走线宽度有关。
55.在本实施例中，lmax大于2毫米(mm)。换句话说，以图2的r3为例，这些走线t的每一
个在芯片区100b内的正下方的部分的距离大于2毫米。
56.在本实施例中，g大于pmin。换句话说，属于单一字节区排(例如：图2的r3)的这些字节区b的一个的这些接垫p之一与属于相同单一字节区排(例如:图2的r3)这些字节区b的这些接垫p的最相邻的之间的距离大于属于单一字节区排(例如：图2的r3)的这些字节区b的一个的这些接垫p的相邻两个之间的最小间距pmin。
57.在本实施例中，w≤4
×
pmin。换句话说，这些字节区b的每一个位于一字节区b内，且字节区b的宽度小于等于字节区b的这些接垫p的相邻两个之间的最小间距pmin的四倍。
58.在本实施例中，较远离芯片区100b的边缘的这些字节区排(例如：相对于r1的r2、r3、r4)的这些接垫p所连接的这些走线t在基板面100a上的正投影与较接近芯片区100b的边缘的这些字节区排(例如:r1)的这些接垫p在基板面100a上的正投影重叠。在一些实施例中，不同的字节区排的这些接垫p所连接的这些走线t在基板面100a上的正投影未完全重叠。
59.请参考图8，在本实施例中，封装基板100包括多个字节区排r1、r2、r3。这些字节区排r1、r2、r3从芯片区100b的一边缘朝向芯片区100b的中央依序并排。此外，封装基板100还包括多个字节区排r4、r5、r6。这些字节区排r4、r5、r6从芯片区100b的另一边缘朝向芯片区100b的中央依序并排。相较于现有技术会将多个字节区排r，接续排列在芯片或是封装基板的x方向，本发明会将多个字节排r以其长度方向彼此平行的方式依序相邻地排列，如此可以减少芯片或是封装基板的在x方向的边缘长度。另外，本发明的多个字节排r是以其宽度沿着芯片或是封装基板的y方向接续排列，所以多个字节排也不会造成芯片或是封装基板的y方向的边缘长度过长的问题。
60.请参考图9，在本实施例中，封装基板100包括多个字节区排r1、r2、r3、r4。这些字节区排r1、r2、r3、r4从芯片区100b的一边缘朝向芯片区100b的中央依序并排。此外，封装基板100还包括多个字节区排r5、r6、r7、r8。这些字节区排r5、r6、r7、r8从芯片区100b的另一边缘朝向芯片区100b的中央依序并排。相较于现有技术会将多个字节区排r，接续排列在芯片或是封装基板的x方向，本发明会将多个字节排r以其长度方向彼此平行的方式依序相邻地排列，如此可以减少芯片或是封装基板的在x方向的边缘长度。另外，本发明的多个字节排r是以其宽度沿着芯片或是封装基板的y方向接续排列，所以多个字节排也不会造成芯片或是封装基板的y方向的边缘长度过长的问题。
61.综上所述，在本发明中，除了多个字节区排的排列方式之外，越靠近芯片区的边缘的字节区排的这些字节区的这些接垫是经由越靠近基板面的线路层的这些走线从芯片区的正下方延伸至芯片区外的正下方。因此，可以提高字节区排的并排数量，且减少芯片的有源面的边缘的所需长度，以提高集成电路芯片的面积利用率，避免芯片尺寸过大。