图案化方法和半导体结构的制备方法与流程

1.本发明涉及半导体技术领域，特别是涉及一种图案化方法和半导体结构的制备方法。


背景技术：

2.特征尺寸缩小一直是dram技术发展的趋势，当特征尺寸缩小到光刻机的极限之后，必须使用辅助的技术对图案密度进行增加，例如自对准双图案工艺(sadp,self-aligned double patterning)、双重图形工艺(lele，lithography-etch-lithography-etch)和自对准四重图案技术(saqp,self-aligned quadruple patterning)。然而，lele需要执行两次光刻工艺，两次光刻需要高精度的对准，因此，lele对精确度要求极高，且无法持续进行密度倍增。而传统的sadp在制作精细图案的过程中，需要进行多次的刻蚀才能形成图案化的掩模结构，整体工艺较为繁杂。


技术实现要素：

3.基于此，有必要针对上述问题，提供一种图案化方法和半导体结构的制备方法。
4.本技术公开了一种图案化方法，包括：提供基底；于基底表面形成第一图形化掩膜层，第一图形化掩膜层包括多个沿第一方向延伸的第一掩膜结构，第一掩膜结构间隔排布；于第一图形化掩膜层上形成第一介质层，第一介质层填满第一掩膜结构之间的间隔区域且覆盖第一图形化掩膜层的上表面，刻蚀第一介质层，形成多个沿第二方向延伸的第二掩膜结构，第二掩膜结构间隔排布；第二方向与第一方向相交；选择性刻蚀第一掩膜结构和第二掩膜结构，以于基底表面形成网状掩膜层。
5.在上述图案化方法中，使用交叉的两个线型光罩，结合刻蚀工艺和沉积工艺，在基底表面形成网状掩膜层，可以对掩膜图案中的网孔密度实现加倍。相比于传统的lele工艺，降低了工艺过程中的精度要求，工艺难度更低；相比于传统的sadp和saqp工艺，步骤更加简化；并且可以在不同的技术节点与sadp和saqp工艺择优使用，降低工艺成本。
6.在一些实施例中，于基底表面形成第一图形化掩膜层，包括：于基底表面形成第一掩膜层；提供第一光罩，第一光罩包括多个沿第一方向延伸的第一直线光罩，第一直线光罩间隔排布；采用自对准工艺将第一光罩与第一掩膜层对准，去除第一光罩遮挡区域外的第一掩膜层，形成包括第一掩膜结构的第一图形化掩膜层。
7.在一些实施例中，刻蚀第一介质层，形成多个沿第二方向延伸的第二掩膜结构，包括：提供第二光罩，第二光罩包括多个沿第二方向延伸的第二直线光罩，第二直线光罩间隔排布；采用自对准工艺将第二光罩与第一介质层对准，去除第二光罩遮挡区域外的第一介质层，形成第二掩膜结构，第二掩膜结构之间的间隔区域暴露出第一图形化掩膜层和基底。
8.在上述图案化方法中，采用自对准工艺实现光罩与掩膜层的对准，操作难度低，成本低，易于量产。
9.在一些实施例中，采用自对准双重图形工艺或自对准四重图案化工艺对第一掩膜
结构和第二掩膜结构的密度进行加倍。
10.上述图案化方法，可以灵活地与自对准双重图形工艺或自对准四重图案化工艺相结合，能够进一步提高掩膜图案中的网孔密度，与传统工艺具有良好的兼容性。
11.在一些实施例中，选择性刻蚀第一掩膜结构和第二掩膜结构，以于基底表面形成网状掩膜层，包括：形成第二介质层，第二介质层填满第二掩膜结构之间的间隔区域且覆盖第二掩膜结构的上表面；刻蚀第二介质层，直至暴露出第二掩膜结构的上表面；选择性刻蚀第二掩膜结构，直至暴露出第一掩膜结构的上表面；选择性刻蚀暴露出的第一掩膜结构，直至暴露出基底的表面；去除剩余的第二介质层，形成网状掩膜层。
12.在一些实施例中，第一掩膜结构之间的间隔宽度与第一掩膜结构的宽度相等；第二掩膜结构之间的间隔宽度与第二掩膜结构的宽度相等。
13.在上述图案化方法中，通过控制掩膜结构的宽度以及掩膜结构之间的间隔宽度，可以灵活调节所需网孔的大小。
14.在一些实施例中，第一图形化掩膜层包括氮化硅层，第一介质层包括碳层，第二介质层包括氧化硅层。
15.本技术还公开了一种半导体结构的制备方法，包括：于基底上形成图案转移层；采用上述任一实施例中的图案化方法，于图案转移层的上表面形成网状掩膜层，网状掩膜层暴露出图案转移层；基于网状掩膜层刻蚀图案转移层；去除网状掩膜层。
16.在上述半导体结构的制备方法中，采用前述实施例中的图案化方法，于图案转移层表面形成网状掩膜层，并基于该网状掩膜层刻蚀图案转移层，在图案转移层中形成具有网孔的网状掩膜结构，用步骤更加简单、成本更低的方式实现了网孔密度的加倍。
17.在一些实施例中，形成图案转移层之前还包括：于基底表面形成具有线形结构的图形化硬掩膜层，线形结构之间具有沟槽；形成硬掩膜层，硬掩膜层填满沟槽，且覆盖图形化硬掩膜层的上表面。
18.在一些实施例中，形成图案转移层之前还包括：于基底上方形成金属层；于金属层的上表面形成硬掩膜层。
19.在一些实施例中，半导体结构包括dram结构，第一方向与dram结构中的位线方向平行，第二方向与dram结构中的字线方向平行。
20.在一些实施例中，去除网状掩膜层之后，还包括：缩小图案转移层中的网孔尺寸；基于图案转移层刻蚀硬掩膜层和图形化硬掩膜层，以切断图形化硬掩膜层中的线形结构；去除剩余的硬掩膜层，基于刻蚀后的图形化硬掩膜层刻蚀基底，以于基底中形成呈阵列排布的有源区。
21.上述半导体结构的制备方法，基于前述实施例中的图案化方法形成具有网孔密度加倍的网状掩膜结构，并通过沉积工艺缩小网孔尺寸，可以实现对线性结构的精准切断，得到所需要的有源区阵列。
22.在一些实施例中，缩小图案转移层中的网孔尺寸，包括采用沉积工艺方法。
23.在一些实施例中，去除网状掩膜层之后，还包括：刻蚀图案转移层，形成阵列排布的柱状结构；基于柱状结构刻蚀硬掩膜层和金属层，并去除残余的硬掩膜层，以形成金属焊盘。
24.上述半导体结构的制备方法，通过形成具有网孔密度加倍的网状掩膜结构，对网
状掩膜结构进行刻蚀以形成阵列排布的柱状结构；基于柱状结构刻蚀金属层，可以得到阵列排布的金属焊盘。
25.在一些实施例中，对网状掩膜结构进行刻蚀以形成阵列排布的柱状结构，包括湿法刻蚀工艺。
附图说明
26.图1为本技术一实施例中图案化方法的流程框图。
27.图2为本技术一实施例中于基底表面形成第一掩膜层后得到的半导体结构的截面结构示意图。
28.图3a为本技术一实施例中于第一掩膜层上方设置第一光罩后的俯视图；图3b为沿图3a中aa’方向截取得到的截面结构示意图。
29.图4a为本技术一实施例中形成第一掩膜结构后的俯视图；图4b为沿图4a中aa’方向截取得到的截面结构示意图。
30.图5a为本技术一实施例中形成第一介质层后的俯视图；图5b为沿图5a中aa’方向截取得到的截面结构示意图。
31.图6a为本技术一实施例中于第一介质层上方设置第二光罩后的俯视图；图6b为沿图6a中aa’方向截取得到的截面结构示意图。
32.图7a为本技术一实施例中形成第二掩膜结构后的俯视图；图7b为沿图7a中aa’方向截取得到的截面结构示意图。
33.图8a为本技术一实施例中刻蚀第二介质层至暴露出第二掩模结构后的俯视图；图8b为沿图8a中aa’方向截取得到的截面结构示意图。
34.图9a为本技术一实施例中基于第二介质层去除部分第二掩膜结构后的俯视图；图9b为沿图9a中aa’方向截取得到的截面结构示意图。
35.图10a为本技术一实施例中基于第二介质层去除部分第一掩膜结构后的俯视图；图10b为沿图10a中aa’方向截取得到的截面结构示意图。
36.图11a为本技术一实施例中形成网状掩膜层后的俯视图；图11b为沿图11a中的aa’方向截取得到的截面结构示意图；图11c为沿11a中的bb’方向截取得到的截面结构示意图；图11d为沿11a中的cc’方向截取得到的截面结构示意图。
37.图12为本技术一实施例中于基底表面形成图案转移层后得到的半导体结构的截面示意图。
38.图13a为本技术一实施例中于图案转移层表面形成网状掩膜层后的俯视图；
39.图13b为沿图13a中bb’方向截取得到的截面结构示意图。
40.图14a为本技术一实施例中基于网状掩膜层刻蚀图案转移层后的俯视图；
41.图14b为沿图14a中bb’方向截取得到的截面结构示意图。
42.图15a为本技术一实施例中去除网状掩膜层后的俯视图；图15b为沿图15a中bb’方向截取得到的截面结构示意图。
43.图16a为本技术一实施例中于基底表面形成图形化硬掩膜层后的俯视图；
44.图16b为沿图16a中bb’方向截取得到的截面结构示意图。
45.图17为本技术一实施例中形成硬掩膜层后得到的半导体结构的截面结构示意图。
46.图18为本技术一实施例中于硬掩膜层的上方形成图案转移层后得到的半导体结构的截面结构示意图。
47.图19a为本技术一实施例中于硬掩膜层表面形成网状掩膜结构后的俯视图；
48.图19b为沿图19a中bb’方向截取得到的截面结构示意图。
49.图20-图21为本技术一实施例中调整网状掩膜结构中网孔大小的流程示意图。
50.图22a为本技术一实施例中图形化硬掩膜层中的线性结构被断开后的俯视图；图22b为沿图22a中bb’方向截取得到的截面结构示意图。
51.图23为本技术一实施例中于基底中形成有源区后的半导体结构的截面结构示意图。
52.图24为本技术一实施例中于基底表面形成金属层和硬掩膜层后的半导体结构的截面结构示意图。
53.图25为本技术一实施例中于硬掩膜层表面形成图案转移层后的半导体结构的截面结构示意图。
54.图26a为本技术一实施例中于图案转移层中形成网状掩膜结构后的半导体结构的俯视图；图26b为沿图26a中bb’方向截取得到的截面结构示意图。
55.图27a为本技术一实施例中将网状掩膜结构刻蚀形成柱状结构后的俯视图；
56.图27b为沿图27a中bb’方向截取得到的截面结构示意图。
57.图28a为本技术一实施例中基于柱状结构刻蚀金属层形成金属焊盘后的俯视图；图28b为沿图28a中bb’方向截取得到的截面结构示意图。
58.附图标号说明：
59.100、基底；101、第一掩膜层；102、第一光罩；103、第一掩膜结构；104、第一介质层；105、第二光罩；106、第二掩膜结构；107、第二介质层；108、网状掩膜层；109、图案转移层；110、网状掩膜结构；111、图形化硬掩膜层；112、硬掩膜层；113、有源区；114、金属层；115、柱状结构；116、金属焊盘。
具体实施方式
60.为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的较佳的实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容的理解更加透彻全面。
61.除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
62.在描述位置关系时，除非另有规定，否则当一元件例如层.膜或基板被指为在另一膜层“上”时，其能直接在其他膜层上或亦可存在中间膜层。进一步说，当层被指为在另一层“下”时，其可直接在下方，亦可存在一或多个中间层。亦可以理解的是，当层被指为在两层“之间”时，其可为两层之间的唯一层，或亦可存在一或多个中间层。
63.在使用本文中描述的“包括”、“具有”、和“包含”的情况下，除非使用了明确的限定
用语，例如“仅”、“由
……
组成”等，否则还可以添加另一部件。除非相反地提及，否则单数形式的术语可以包括复数形式，并不能理解为其数量为一个。
64.如图1所示，本技术的一个实施例公开了一种图案化方法，包括：
65.s10：提供基底；
66.s20：于所述基底表面形成第一图形化掩膜层，所述第一图形化掩膜层包括多个沿第一方向延伸的第一掩膜结构，所述第一掩膜结构间隔排布；
67.s30：于所述第一图形化掩膜层上形成第一介质层，所述第一介质层填满所述第一掩膜结构之间的间隔区域且覆盖所述第一图形化掩膜层的上表面，刻蚀所述第一介质层，形成多个沿第二方向延伸的第二掩膜结构，所述第二掩膜结构间隔排布；所述第二方向与所述第一方向相交；
68.s40：选择性刻蚀所述第一掩膜结构和所述第二掩膜结构，以于所述基底表面形成网状掩膜层。
69.在步骤s10中，示例地，基底可以包括但不限于硅基底。
70.在步骤s20中，示例地，于所述基底表面形成第一图形化掩膜层的步骤包括：
71.s21：于基底100表面形成第一掩膜层101，如图2所示。
72.第一掩膜层101可以包括但不限于氮化硅层。示例地，可以采用原子层沉积工艺、化学气相沉积工艺或等离子蒸汽沉积工艺形成第一掩膜层101。
73.s22：提供第一光罩102，第一光罩102包括多个沿第一方向延伸的第一直线光罩，第一直线光罩间隔排布，如图3a和图3b所示。
74.可选地，第一直线光罩之间的间隔宽度可以与第一直线光罩的宽度相等。在一些其他实施方式中，第一直线光罩之间的间隔宽度与第一直线光罩的宽度不等。
75.s23：采用自对准工艺将第一光罩102与第一掩膜层101对准，去除第一光罩102遮挡区域外的第一掩膜层101，形成包括第一掩膜结构103的第一图形化掩膜层，如图4a和图4b所示。
76.采用自对准工艺可以快速、准确地对准第一光罩102和第一掩膜层101，对精度要求不高，易于操作。示例地，将第一光罩102与第一掩膜层101对准之后，可以采用光刻工艺去除第一光罩102遮挡区域外的第一掩膜层101，形成若干条状的第一掩膜结构103，所有第一掩模结构共同组成第一图形化掩膜层。其中，第一掩膜结构103间隔排布，相邻的第一掩模结构之间的沟槽暴露出基底100的上表面。第一掩膜结构103沿第一方向延伸。
77.在步骤s30中，如图5a和图5b所示，于第一图形化掩膜层上形成第一介质层104，第一介质层104填满第一掩膜结构103之间的间隔区域且覆盖第一图形化掩膜层的上表面。示例地，第一介质层104可以包括但不限于碳层。可以采用原子层沉积工艺、化学气相沉积工艺或等离子蒸汽沉积工艺形成第一介质层104。
78.示例地，刻蚀第一介质层104，形成多个沿第二方向延伸的第二掩膜结构106的步骤包括：
79.s31：提供第二光罩105，第二光罩105包括多个沿第二方向延伸的第二直线光罩，第二直线光罩间隔排布，如图6a和图6b所示。
80.示例地，第二方向与第一方向相交。可选地，第二方向垂直于第一方向。可选地，第二直线光罩之间的间隔宽度与第二直线光罩的宽度相同。
81.s32：采用自对准工艺将第二光罩105与第一介质层104对准，去除第二光罩105遮挡区域外的第一介质层104，形成第二掩膜结构106，第二掩膜结构106之间的间隔区域暴露出第一图形化掩膜层和基底100，如图7a和图7b所示。
82.示例地，将第二光罩105与第一介质层104对准之后，可以采用光刻工艺去除第二光罩105遮挡区域外的第一介质层104，直至暴露出第一图形化掩膜层和基底100，形成间隔排布的第二掩膜结构106，第二掩膜结构106沿第二方向延伸。其中，第二掩膜结构106可以分为两部分，第一部分位于第一掩膜结构103之间的沟槽内部，与第一图形化掩膜层的上表面相齐平；第二部分为沿第二方向延伸的条状结构，位于第一部分和第一掩膜结构103的上方。
83.在步骤s40中，选择性刻蚀第一掩膜结构103和第二掩膜结构106，以于基底100表面形成网状掩膜层的步骤包括：
84.s41：形成第二介质层107，第二介质层107填满第二掩膜结构106之间的间隔区域且覆盖第二掩膜结构106的上表面。
85.其中，第二介质层107可以包括但不限于氧化硅层。示例地，可以采用原子层沉积工艺、化学气相沉积工艺或等离子蒸汽沉积工艺形成第二介质层107。
86.s42：刻蚀第二介质层107，直至暴露出第二掩膜结构106的上表面，如图图8a和图8b所示。
87.s43：选择性刻蚀第二掩膜结构106，直至暴露出第一掩膜结构103的上表面，如图9a和图9b所示。
88.示例地，选择只对第二掩膜结构106有选择比的气体，以第二介质层107为掩膜版，刻蚀去除第二掩膜结构106的第二部分，暴露出第一掩膜结构103和第二掩膜结构106的第一部分。
89.s44：选择性刻蚀暴露出的第一掩膜结构103，直至暴露出基底100的表面，如图10a和图10b所示。
90.示例地，选择只对第一掩膜结构103有选择比的气体，以第二介质层107和第二掩膜结构106的第一部分为掩膜版，刻蚀第一掩膜结构103，直至暴露出基底100的上表面。
91.s45：去除第二介质层107的剩余部分，形成网状掩膜层108，如图11a-图11d所示。
92.去除第二介质层107的剩余部分之后可以看出，原本沿第一方向延伸的第一掩膜结构103经过刻蚀，已经被切割为间隔排布长方体结构，如图11a所示。第二掩膜结构106的第一部分和第一掩膜结构103的剩余部分，在基底100表面形成网状掩膜层108。网状掩膜层108中的网孔暴露出基底100的部分上表面。
93.在上述图案化方法中，使用交叉的两个线型光罩，结合刻蚀工艺和沉积工艺，在基底100表面形成网状掩膜层108，可以将掩膜图案中网孔的密度增加两倍。相比于传统的lele工艺，降低了工艺过程中的精度要求，工艺难度更低；相比于传统的sadp和saqp工艺，步骤更加简化，可以在不同的技术节点与sadp和saqp工艺择优使用，降低工艺成本。
94.在一些实施例中，第一掩膜结构103之间的间隔宽度与第一掩膜结构103的宽度相等；第二掩膜结构106之间的间隔宽度与第二掩膜结构106的宽度相等。可选地，第一掩膜结构103的宽度和第二掩膜结构106的宽度可以相等或不等。
95.在上述图案化方法中，通过控制掩膜结构的宽度以及掩膜结构之间的间隔宽度，
可以灵活调节所需网孔的大小。进一步地，在一些实施方式中，还可以调整第一方向和第二方向的夹角，以改变网孔的形状。
96.在一些实施例中，为了能够进一步提高网状掩膜层108中的网孔密度，可以在前述图案化方法的基础上，采用自对准双重图形工艺或自对准四重图案化工艺对第一掩膜结构103和/或第二掩膜结构106的密度进行加倍。
97.例如，可以采用自对准双重图形工艺(sadp)或自对准四重图案化工艺(sqdp)对第一掩膜结构103的密度进行加倍，使得第一掩膜结构103的宽度以及第一掩膜结构103之间的间隔宽度更小。可选地，可以采用自对准双重图形工艺或自对准四重图案化工艺对第二掩膜结构106的密度进行加倍，使得第二掩膜结构106的宽度以及第二掩膜结构106之间的间隔宽度更小。可选地，还可以采用自对准双重图形工艺或自对准四重图案化工艺对第一掩膜结构103和第二掩膜结构106的密度都进行加倍，从而形成网孔更加密集的网状掩膜层108。
98.上述图案化方法，可以灵活地与自对准双重图形工艺或自对准四重图案化工艺相结合，对掩膜图案中的网孔密度进行进一步的加倍，与传统工艺具有良好的兼容性。
99.本技术的一个实施例还公开了一种半导体结构的制备方法，包括：
100.s100：于基底100上形成图案转移层109，如图12所示。
101.s200：采用上述任一实施例中的图案化方法，于图案转移层109的上表面形成网状掩膜层108，网状掩膜层108暴露出图案转移层109，如图13a和图13b所示。
102.s300：基于网状掩膜层108刻蚀图案转移层109，于图案转移层109中形成网状掩膜结构110，如图14a和图14b所示。
103.s400：去除网状掩膜层108，得到如图15a和图15b所示的半导体结构。
104.示例地，基底100可以包括但不限于硅基底100，图案转移层109具有与第一掩膜结构103和第二掩膜结构106不同的材质。示例地，第一掩膜结构103为氮化硅层，第二掩膜结构106为碳层，图案转移层109为氧化硅层。
105.上述半导体结构的制备方法，通过采用前述实施例中的图案化方法，于图案转移层109表面形成网孔更加密集的网状掩膜层108，并基于该网状掩膜层108刻蚀图案转移层109，将网状掩模层108中的网孔图案转移至图案转移层109，形成具有网孔密度加倍的网状掩膜结构110，简化了工艺步骤且成本更低。
106.在一些实施例中，得到如图15a和图15b所示的半导体结构之后，还可以通过沉积工艺，调小图案转移层109中网孔的面积。或者通过湿法刻蚀工艺刻蚀图案转移层109，将图案转移层109中的网状结构转化为阵列排布的柱状结构。
107.在一些实施例中，如图16a、图16b和图17所示，在基底100上形成图案转移层109之前还包括：于基底100表面形成具有线形结构的图形化硬掩膜层111，线形结构之间具有沟槽；形成硬掩膜层112，硬掩膜层112填满沟槽，且覆盖图形化硬掩膜层111的上表面。
108.示例地，本实施例中制备的半导体结构可以是dram结构。可以将具有线性结构的图形化硬掩膜层111转移至基底100上，或者于基底100上形成图形化硬掩膜层111，得到如图16a和图16b所示的结构。图形化硬掩膜层111中的线性结构可以通过saqp工艺形成。可选地，基底100与图形化硬掩膜层111之间还可以形成有多晶硅层。通过在后续工艺中对线性结构进行隔断，可以基于隔断后的线性结构刻蚀基底100或多晶硅层，从而形成有源阵列
区。
109.在图形化硬掩膜层111的上方形成有硬掩膜层112，如图17所示，硬掩膜层112填满沟槽，且覆盖图形化硬掩膜层111的上表面。在一些实施方式中，硬掩膜层112可以由上下叠置的碳层和氮氧化硅层组成。其中，碳层填满线性结构之间的沟槽，且覆盖各个条形结构的上表面；氮氧化硅层位于碳层的上表面。
110.于硬掩膜层112的上表面形成图案转移层109，如图18所示。示例地，图案转移层109可以是氧化硅层。
111.在本实施例中，可以根据前述实施例中描述的半导体结构的制备方法，例如步骤s200至s400，在图案转移层109中形成网状掩膜结构110，得到如图19a和图19b所示的半导体结构。
112.示例里，在步骤s200中，可以采用上述任一实施例中的图案化方法，于图案转移层109的上表面形成网状掩膜层108，网状掩膜层108暴露出图案转移层109。
113.具体地，可以先在图案转移层109的上表面形成氮化硅层，以作为第一掩膜层101。然后，提供第一光罩102，对第一掩膜层101进行刻蚀，直至暴露出图案转移层109的上表面，形成包括多个第一掩膜结构103的第一图形化掩膜层。其中，第一直线光罩的延伸方向可以与dram结构中的位线平行，且第一直线光罩的pitch尺寸是位线的pitch的两倍，pitch表示相邻两个同样的结构间中心线之间的距离。可选地，第一直线光罩之间的间隔宽度与第一直线光罩的宽度相同。
114.可选地，为了提高第一掩膜结构103的质量，还可以在氮化硅层的上表面形成依次叠置的碳层和氮氧化硅层作为辅助掩膜层。在形成第一掩膜结构103之后，去除残余的碳层和氮氧化硅层。
115.形成第一掩膜结构103之后，在第一掩膜结构103的基础上制备第二掩膜结构106。具体地，可以在第一掩膜结构103的上表面形成依次叠置的碳层和氮氧化硅层，其中，碳层填满第一掩膜结构103之间的沟槽，且覆盖第一掩膜结构103的上表面，氮氧化硅层覆盖于碳层的上表面。然后提供第二光罩105，基于第二光罩105刻蚀碳层和氮氧化硅层。其中，第二光罩105中的第二直线光罩与字线平行，且第二直线光罩的pitch是字线pitch的两倍。基于第二光罩105，刻蚀去除第二光罩105暴露出的氮氧化硅层，然后使用只对碳层有选择比的气体刻蚀碳层，直到暴露出图案转移层109和第一掩膜结构103，最后去除碳层上方残留的氮氧化硅层，得到间隔排布的第二掩膜结构106。
116.为了形成网状掩膜层108，还需要对第一掩膜结构103和第二掩膜结构106进行选择性刻蚀。具体地，可以在第二掩膜结构106之间的间隔区域和第二掩膜结构106的上表面形成氧化硅层，作为第二介质层107，然后刻蚀氧化硅层，直至暴露出第二掩膜结构106的上表面。
117.进一步地，由于第二掩膜结构106为碳层，可以使用只对碳有选择比的气体刻蚀第二掩膜结构106，直至暴露出第一掩膜结构103(氮化硅层)；然后使用只对氮化硅层有选择比的气体刻蚀第一掩膜结构103，直至暴露出图案转移层109(氧化硅层)。
118.去除剩余的第二介质层107之后，即可在图案转移层109的上方形成网状掩膜结构110。在本实施例中，由于第二介质层107和图案转移层109均为氧化硅层，因此，也可以使用只对氧化硅有选择比的气体对氧化硅层进行刻蚀，既可以去除剩余的第二介质层107，也可
以基于网状掩膜层108刻蚀图案转移层109，在图案转移层109中形成网状掩膜结构110，暴露出硬掩膜层112的部分上表面。
119.去除由碳层和氮化硅层组成的网状掩膜层108，即可得到如图19a和图19b所示的半导体结构。
120.进一步地，在一些实施例中，去除网状掩膜层108之后，还包括：
121.s500：缩小图案转移层109中的网孔尺寸，如图20和图21所示。
122.例如，可以采用沉积工艺方法在图案转移层109的表面沉积氧化硅。沉积工艺方法可以包括但不限于原子层沉积工艺(ald)。如图20所示，可以通过ald工艺在图案转移层109的表面沉积氧化硅。然后，刻蚀去除一定厚度的氧化硅层，以暴露出硬掩膜层112的上表面，如图21所示。
123.s600：基于图案转移层109刻蚀硬掩膜层112和图形化硬掩膜层111，以切断图形化硬掩膜层111中的线形结构，如图22a和图22b所示。
124.s700：去除剩余的硬掩膜层112，基于刻蚀后的图形化硬掩膜层111刻蚀基底100，以于基底100中形成呈阵列排布的有源区113，如图23所示。
125.上述半导体结构的制备方法，基于前述实施例中的图案化方法形成具有网孔密度加倍的网状掩膜结构110，进一步地，通过沉积工艺缩小网孔尺寸，可以实现对线性结构的精准切断，得到所需要的有源区113阵列。
126.在一些实施例中，形成图案转移层109之前还包括：于基底100上方形成金属层114；于金属层114的上表面形成硬掩膜层112，如图24所示。
127.在本实施例中，半导体结构可以是dram结构，基底100中形成有字线和位线。图案转移层109形成于硬掩膜层112的上表面，如图25所示。类似地，可以采用前述实施例中半导体结构的制备方法，例如步骤s200至s400，在图案转移层109中形成网状掩膜结构110，得到如图26a和图26b所示的半导体结构。于图案转移层109中形成网状掩膜结构110的步骤在前述实施例中有详细的描述，在此不再赘述。
128.进一步地，去除网状掩膜层108之后，还包括：
129.s500’：刻蚀图案转移层，形成阵列排布的柱状结构115，如图27a和图27b所示。
130.示例地，可以采用湿法刻蚀工艺，刻蚀去除图案转移层中的部分氧化硅，形成相互独立、阵列排布的柱状结构115，如图27a所示。
131.s600’：基于柱状结构115刻蚀硬掩膜层112和金属层114，并去除残余的硬掩膜层112，以形成金属焊盘116，如图28a和图28b所示。
132.上述半导体结构的制备方法，基于前述实施例中的图案化方法形成网孔密度加倍的网状掩膜结构110，进一步地，对网状掩膜结构110进行刻蚀以形成阵列排布的柱状结构115，实现了对柱状结构115的微缩；基于柱状结构115刻蚀金属层114，可以得到特征尺寸微缩后的金属焊盘116。
133.以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
134.以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来
说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。