用于超导电子电路的沟槽电容器装置和超导量子位装置的制作方法

1.本公开涉及用于超导电子电路的沟槽电容器装置和超导量子位装置。


背景技术：

2.超导量子位(qubits)代表了构建大型量子计算机的最有前途的平台之一。超导量子位的前景可归因于为电信行业开发的高性能微波仪器的进步、已建立的微电子集成电路制造技术以及由于宏观量子效应而降低了对原子缺陷的敏感性。由于这些优势，超导量子位相干时间在过去二十年中呈指数增长，类似于电子集成电路的摩尔定律。
3.超导量子位装置结构可以包括电容器和提供非线性电感器功能的约瑟夫森结。约瑟夫森结可以由被薄(例如1-2nm)氧化物隧道势垒隔开的两个超导体形成，这导致非线性电压-电流关系并表现出最小(理想情况下为零)耗散。为了避免量子位装置的导电部分和外围电路的欧姆损耗，由超导材料制成，例如nb或al。约瑟夫森结允许将量子位限定为非线性谐振器，其具有有限的非谐性α，等于基态到第一激发态和第一到第二激发态能量分裂之间的能量差。非谐性参数α(例如，大约300mhz)可以设计为远大于量子位退相干率/谱线宽度(《0.1mhz)，从而允许高保真度的单能级激发。
4.有用的量子计算机将包括数千个甚至数百万个量子位，具有非常长的相干时间或极低的微波损耗。基于超导量子位的现有技术的量子计算机包含近100个量子位，相干时间高达约100微秒(μs)。为了实现如此大的相干时间，量子位的大小在过去十年中急剧增加，侧向尺寸达到近1mm。现有技术的量子位的大尺寸是在芯片上将它们扩展到数百万的障碍，而这是构建有用的量子计算机所必需的。
5.量子位相干时间受到低功率和低温状态下的微波损耗的限制。这些主要来自量子位装置结构周围的氧化物和其它非晶界面。微波损耗的主要来源是所谓的两能级系统(tls)缺陷，它们经由电场联接到量子位。tls缺陷可以在非晶区域中发现。由于电场倾向于最强地联接到电容器中的tls，因此增加电容器尺寸允许降低电场密度，从而减少通过tls的能量损失。现有技术的量子位装置的电容器可能具有由一个或两个被平面接地平面包围的超导平面电极组成的平面设计。这种相对简单的设计是成功的，因为其简单的制造过程，其允许对金属-空气和基底-空气界面进行仔细的后处理。然而，平面设计要求电容器比诸如平行板电容器之类的其它设计大得多。


技术实现要素：

6.鉴于上述情况，目的是提供一种适用于超导电子电路的沟槽电容器装置，例如通过形成超导量子位装置的一部分，并采用能够减少覆盖区的设计。另一目的是提供一种超导量子位装置，该装置包括这样的沟槽电容器装置，以使超导量子位装置具有减小的覆盖区。另一目的是在装置界面处保持低微波损耗的同时减少覆盖区。
7.根据一方面，提供了一种用于超导电子电路的沟槽电容器装置，包括：
8.基底；以及
9.第一电容器电极和第二电容器电极，每一个都是超导体并延伸到基底中，第一电极被第二电极周向包围，使得第二电极的面向内的表面面对第一电极的面向外的表面。
10.本发明的沟槽电容器装置实现了竖直电容器设计(即，相对于基底)，实现了减少覆盖区的电容器，其适用于超导电子电路，比如超导量子位装置。通过使第一电容器电极和第二电容器电极(下文简称为第一电极和第二电极)延伸到基底中并布置成使得第一电极被第二电极周向包围，可以采用竖直尺寸，以允许增加的电极减少对覆盖区的影响。
11.通过使第一电极和第二电极布置成使得第一电极被第二电极周向地包围(即、使得第二电极围绕第一电极)，电场可以位于电极之间，即在第二(外)电极内部，从而限制了沟槽电容器电极外部的杂散电场线。这进而能够减少相邻电路之间的串扰，比如相邻的超导量子位装置，从而促进高密度电路的实现。
12.如本文将进一步描述的，可以通过在蚀刻在基底中的相应沟槽中形成第一电极和第二电极来制造这样的电极构造。沟槽电容器的设计因此能够在电极超导体沉积之前，使沟槽侧壁表面清洁和/或平滑以去除氧化物。因此可以减少在沟槽电容器装置的超导体-电介质界面处存在的非晶材料。
13.第一电极和第二电极延伸到基底中在此意指电极延伸到基底的厚度部分中。因此，第一电极和第二电极可以嵌入基底中。
14.第一电极可以布置在基底中的第一沟槽中，并且第二电极可以布置在基底中的第二沟槽中，第一沟槽被第二沟槽周向地包围。
15.超导体在此意指在临界温度以下表现出超导性(例如，消失电阻)的任何材料。
16.沟槽电容器装置适合用作超导量子位装置中的电容器。超导量子位装置在此意指电容器(例如沟槽电容器装置)和连接在电容器电极之间的一个或多个约瑟夫森结的组合。约瑟夫森结可以形成量子位装置的非线性电感器。
17.约瑟夫森结(jj)可以包括由绝缘隧穿势垒层隔开的超导体(例如，与电容器的电极的超导体相同或不同)的两个电极层的堆叠。
18.沟槽电容器电极可以形成为具有至少1:10的宽高比。“宽度”在此是指第二电极的水平尺寸(沿基底的平面)，而“高度”是指电容器电极的最顶部和最底部之间的竖直距离(沿基底的法线方向)。这使得电容器具有较大的电极表面积和在基底上的有限的覆盖区。
19.根据实施例，第二电极的面向内的表面和第一电极的面向外的表面可以通过基底的介电材料或者通过气隙或真空来隔开。在电介质基底材料的情况下，电介质材料可以是“超低损耗电介质”(即损耗正切tanδ≤10-6
的电介质)。第一电极和第二电极因此可以由超低损耗电介质隔开。
20.根据实施例，基底可以是晶体硅基底，其中第一电极和第二电极可以被晶体硅隔开。晶体硅基底允许电容器电极被晶体硅隔开。沟槽电容器装置的电极-电介质界面因此可以形成为超导体-晶体硅界面。晶体硅基底可以实现为高电阻率基底。例如，晶体硅基底可以具有1kω
·
cm或更大的电阻率，例如3kω
·
cm或更大的电阻率。高电阻率意味着硅中的少量缺陷，使得硅可以在电极之间形成超低损耗的电介质。
21.可以使用用于在硅中精确蚀刻具有高纵横比的沟槽的现有技术(例如反应离子蚀刻，rie)，从而有助于形成具有良好受控尺寸的沟槽电容器。硅基底的使用进一步使来自cmos技术的现有处理技术可用，其允许高密度电路制造，并且在紧密公差内形成多层结构。
22.根据实施例，第一电极可以具有圆形的横截面形状(如在平行于基底的平面中所见)，并且第二电极可具有圆形的管状横截面形状(如在平行于基底的平面中所见)。具有圆形形状的电极可能会降低电极-电介质界面处的峰值电场强度，从而减少与tls的联接，并增加相干时间。第一电极可以具有圆环形横截面形状并且第二电极可以具有中空圆环管状横截面形状。这可以使锐边的存在最小化。
23.第一电极和第二电极可以同轴布置。这实现了第一电极和第二电极的对称布置，其连同圆形的形状可以导致降低电极界面处的电场强度并限制电容器电极内部的电场强度。
24.根据实施例，第一电极的横截面形状沿着从基底的第一侧朝向基底的第二侧的方向可以呈现减小的径向尺寸，并且第二电极的管状横截面形状沿着从基底的第二侧朝向第一侧的方向可以呈现减小的壁厚。换言之，第一电极的径向尺寸随着进入基底的深度增加而减小(如从第一侧看到的)，而第二电极的壁厚随着进入基底的深度增加(如从第二侧看到的)而减小。
25.高纵横比结构的形成可能导致侧壁偏离严格的竖直方向。例如，深蚀刻的沟槽通常可以是渐缩的。将电极形成为沿相反方向(分别为第一侧到第二侧以及第二侧到第一侧)渐缩，使得能够补偿这些工艺特性，从而进一步减小电容器覆盖区。
26.根据实施例，第一电极可以布置在从基底的第一侧朝向第二侧延伸到基底中的第一沟槽中，并且第二电极可以布置在从第二侧朝向第一侧延伸到基底中的第二沟槽中。这可以通过允许从基底的不同侧分别处理第一电极和第二电极来促进制造。这种构造可以进一步促进第一电极和第二电极的单独接触。
27.第一沟槽可以被第二沟槽周向地包围。
28.第一沟槽和第二沟槽可以相对于彼此同轴布置。
29.第一沟槽可以沿着从基底的第一侧朝向第二侧的方向呈现渐缩，使得第一沟槽宽度随着第一沟槽的深度增加而减小。第二沟槽可以沿着从基底的第二侧朝向第一侧的方向呈现渐缩，使得第二沟槽宽度随着第二沟槽的深度增加而减小。
30.第一电极可以从布置在基底的第一侧上的第一超导体层朝向基底的第二侧延伸，并且第二电极可以从布置在基底的第二侧上的第二超导体层朝向第一侧延伸。电极因此可以连接到外围电路，而电极的相对侧布置和相应的超导体层可以促进信号路由和布局。第一和/或第二超导体层可以形成沟槽电容器装置的接地平面。
31.根据另一方面，提供了一种超导量子位装置，包括：
32.如上所述的沟槽电容器装置，以及
33.约瑟夫森结(jj)，约瑟夫森结连接在沟槽电容器装置的第一电极和第二电极之间。
34.这使得能够实现减少覆盖区的超导量子位装置，其具有与上述沟槽电容器装置相关的额外优势。
35.根据实施例，量子位装置还可以包括布置在基底的第一侧上的第一接地平面和布置在基底的第二侧上的第二接地平面，其中，jj的下电极层可以邻接第一接地平面，沟槽电容器装置的第二电极可以邻接第二接地平面，并且第一电极可以连接到jj的上电极层。
36.jj因此可以形成在第一接地平面的顶部上。除了有助于jj的制造(例如，通过在第
一接地平面的顶部上沉积和图案化层堆叠)，这种构造使得能够提高面积效率。由于jj的覆盖区通常可以显著小于沟槽电容器的第二(外)电极的覆盖区，所以jj可以至少部分地容纳在第二电极的覆盖区内。jj和沟槽电容器装置的并联联接还可以通过使第一和第二接地平面简单地互连来实现。
37.第二电极可以包括完全延伸穿过基底以邻接第一接地平面的(第一)部分。第一和第二接地平面因此可以在不添加另外的导电结构的情况下互连。这种构造进一步使接地电流能够在电容器电极附近闭合。
38.附加地或替代地，量子位装置还可以包括布置成延伸穿过基底以使第一和第二接地平面互连的超导体的通路。如果补充由第二电极的(第一)部分提供的接地平面互连，则通路还可以有助于两个接地平面的相等接地电位。如果使用代替由第二电极的(第一)部分提供的接地平面互连，则可以促进沟槽电容器的制造，因为第二电极/沟槽可以沿其周缘形成有均匀的高度。
39.根据实施例，量子位装置还可以包括馈线，馈线布置在第一侧上并且电容联接到沟槽电容器装置，更具体地，联接到(至少)第一电极。馈线可以延伸以覆盖第二电极的第二部分。这可以有助于在馈线和第一沟槽电容器电极之间获得足够的电容联接，而没有任何明显的面积损失。
40.根据另一方面，提供了一种量子位装置的阵列，每个量子位装置是根据上述的，其包括布置在基底的相对侧上的第一接地平面和第二接地平面，其中，每个量子位装置的约瑟夫森结布置在第一接地平面，并且每个量子位装置的沟槽电容器装置的第二电极邻接第二接地平面。如从上述讨论中可以理解的，这实现了面积有效、可扩展且均匀的超导量子位装置的阵列。
41.根据另一方面，提供了一种用于形成用于超导电子电路的沟槽电容器装置的方法，该方法包括：
42.在硅基底中形成第一沟槽和第二沟槽，使得第一沟槽被第二沟槽周向包围；以及
43.沉积超导体以在第一沟槽中形成沟槽电容器装置的第一电极并且在第二沟槽中形成沟槽电容器装置的第二电极，第一电极被第二电极周向包围，使得第二电极的面向内的表面面对第一电极的面向外的表面。
44.适用于超导电子电路的沟槽电容器装置，例如超导量子位装置，因此可以使用沟槽蚀刻和超导体沉积步骤的组合在晶体硅基底(例如高电阻/超低损耗基底)上制造。如上所述，沟槽侧壁表面易于接近以清洁和/或平滑。因此，该方法还可以包括在将超导体分别沉积在第一沟槽和第二沟槽中之前，对第一沟槽和第二沟槽的侧壁表面应用清洁和/或平滑步骤(例如，使用湿法蚀刻)。因此可以在电极超导体沉积之前去除氧化物，其中，可以减少在沟槽电容器电极的电极-电介质界面处存在的非晶材料。
45.该方法还可以包括在第一沟槽中沉积超导体之前，在第一沟槽的侧壁表面上沉积势垒材料，以及在第二沟槽中沉积超导体之前，在第二沟槽的侧壁表面上沉积势垒材料。势垒材料可以共形地沉积在第一和第二沟槽的侧壁表面上。因此可以在沉积超导体之前在沟槽中形成势垒层(例如在其中形成衬里)。应当理解，势垒材料也由超导体形成。
46.根据实施例，可以从基底的第一侧蚀刻第一沟槽，并且可以从基底的第二侧蚀刻第二沟槽。
47.第一沟槽可以形成为具有圆形的横截面形状(如在平行于基底的平面中所见)。第二沟槽可以形成为具有圆形的管状横截面形状(如在平行于基底的平面中所见)。
48.第一沟槽和第二沟槽可以相对于彼此同轴地形成。
49.第一沟槽可以被蚀刻成沿着第一沟槽的深度方向渐缩，并且第二沟槽可以被蚀刻成沿着第二沟槽的深度方向渐缩。因此，第一沟槽可以形成为宽度随着第一沟槽的深度增加而减小，并且第二沟槽可以形成为宽度随着第二沟槽的深度增加而减小。
50.根据另一方面，提供了一种用于形成量子位装置的方法，该方法包括根据上述方法形成沟槽电容器，以及通过沉积包括两个超导体层和其间的隧道势垒层的叠层来形成jj。
51.该方法可以包括在基底的第一侧和第二侧中的每一个上沉积超导体，以在第一侧上形成第一接地平面并且在第二侧上形成第二接地平面。
52.jj可以形成在第一接地平面上。
附图说明
53.参考附图，通过以下说明性且非限制性的具体实施方式，将更好地理解上述以及另外的目的、特征和优点。在附图中，除非另有说明，否则相同的附图标记将用于相同的元件。
54.图1是根据一实施例的沟槽电容器装置的示意性剖视图。
55.图2是根据一实施例的超导量子位装置的示意性剖视图。
56.图3是图2的超导量子位装置的示意性俯视图。
57.图4是量子位装置阵列的示意性立体图。
具体实施方式
58.图1以示意性剖视图示出了沟槽电容器装置的实施例。如本文将进一步公开的，沟槽电容器与jj适当地组合以在超导量子位装置中使用。然而，要注意的是，根据本发明的沟槽电容器也适用于其它类型的超导电子电路，这可能受益于允许低介电损耗和串扰的面积有效电容器，比如在微波动力学电感探测器、量子限制放大器、单通量量子逻辑和低温cmos电子件中。
59.轴x和y分别表示相互横向的第一和第二水平方向，其平行于基底102的主平面，而轴z表示正交于基底102的竖直方向。平行于xy平面的平面可以在下面称为沟槽电容器100的径向平面。
60.沟槽电容器装置100包括基底102和延伸到基底102中的第一电极104和第二电极108。第一电极104和第二电极108构造成形成沟槽电容器装置100的电容器电极，例如，在使用中构造成存储等量级的相反极性电荷。如在径向平面中所见，第一电极104被第二电极108周向地包围，使得第二电极108的面向内的表面108a面向第一电极104的面向外的表面104a。第一电极104被布置在形成在基底102中的第一沟槽106中，并且第二电极被布置在形成在基底102中的第二沟槽110中，使得第一沟槽106被第二沟槽110周向地包围。
61.第一电极104和第二电极108各自为超导体，比如tin、al、nb、nbtin，或它们中的两种或更多种的组合。然而，其它低温或高温超导体也是可能的。第一电极104和第二电极108
可以例如包括(第一)超导体的势垒材料，其形成包围超导体的外部势垒层，例如，ald tin，其中可以随后沉积第二超导体以形成电极104、108的内部体积。
62.根据本实施例，基底102是晶体硅基底，其中第一电极104和第二电极108，即其面向内和面向外的表面104a、108a被晶体硅隔开。因此，沟槽电容器100的电介质由晶体硅形成，晶体硅是一种高电阻和超低损耗的电介质材料。根据一些实施例，基底102可以替代地由蓝宝石形成，其中电极104、108可以被蓝宝石隔开。根据其它实施例，电容器电介质可以由气隙或真空形成，例如，在沟槽电容器100的制造期间，可以在电极104、108之间的区域中去除(例如通过蚀刻)基底材料。
63.如虚线c所示，第二电极108具有圆环管状的横截面形状。第一电极104具有相应的圆环横截面形状。术语“横截面形状”在此应被理解为表示在平行于基底102的主平面或等效地平行于xy平面的平面中看到的形状。第一电极104和第二电极108相对于彼此同轴布置，其中第一电极104径向位于第二电极108内部。圆环横截面形状和同轴构造可各自实现电极104、108之间的减小的峰值电场强度和减小的杂散场。然而，可以设想，例如，由于制造和/或电路布局的考虑，也可以使用其它电极构造，比如具有偏离圆环形的圆形横截面形状的电极104、108，例如椭圆形，甚至是非圆形的形状，比如例如有四个或更多边的多边形。如可以理解的，对电极104、108的横截面形状的讨论相应地适用于容纳电极104、108的第一沟槽106和第二沟槽110。
64.电极104、108可以各自形成为具有小于1的宽高比。例如，第一电极104可以形成为1:10的宽高比，例如1μm宽，10μm深。第二电极108可以由于其更大的径向尺寸而具有更大的宽高比，例如5μm宽(外宽)，10μm深。内电极表面104a和外电极表面108a之间的距离可以在1μm的量级，例如距离范围为0.2-10μm。
65.通过在径向平面中包围第一电极104的第二电极108的布置，电场e(由图1中的虚线箭头示意性地指示)可以位于电极104、108之间，即在由第二电极108包围的内部空间内。如图1所示，因此可以减少沟槽电容器100外部的杂散电场线。
66.仍然参考图1，第一沟槽106从第一基底侧102a在朝向第二基底侧102b的方向上(即，逆z方向)延伸到基底102中。第二沟槽110从第二侧102b朝向第一侧102a(沿z方向)延伸到基底102中。这对应地适用于分别布置在第一沟槽106和第二沟槽110中的第一电极104和第二电极108。
67.第一电极104和第一沟槽106各自具有沿从第一侧102a朝向第二侧102b的方向(即逆z方向)减小的径向尺寸或宽度尺寸r(如在径向平面中所见)。即，第一电极/沟槽104/106的径向尺寸r随着基底102中的深度增加而减小(从第一侧102a看的深度增加)。
68.第二电极108和第二沟槽110对应地各自具有沿从第二侧102b朝向第一侧102a的方向(即沿z方向)减小的壁厚w(如在径向平面中所见)。即，第二电极/沟槽108/110的壁厚w随着深度的增加而减小(从第二侧102b看的深度增加)。
69.如图1所示，由第二电极/沟槽108/110包围的内部空间的径向尺寸(如在径向平面中所见)可由此沿z方向增加，以适应第一电极/沟槽104/106沿z方向增加的径向尺寸r。
70.如图所示，尺寸w和r可以沿z方向变化，使得第一电极/沟槽104/106和第二电极沟槽108/110被厚度均匀或至少基本均匀的电介质(例如晶体硅)隔开，例如厚度在0.2-10μm的范围内，变化幅度最大为1％。
71.可以通过分别从第一侧102a和第二侧102b蚀刻形成第一沟槽106和第二沟槽108来获得所示电极和沟槽构造。例如，可以首先从一侧蚀刻沟槽中的一个沟槽，然后可以翻转基底102，其中可以从基底102的相对侧蚀刻另一个沟槽。蚀刻的沟槽通常可以随着蚀刻深度的增加而渐缩。现有技术的沟槽蚀刻技术可以允许精确控制渐缩角度(在取决于例如沟槽深度、基底材料和蚀刻工艺的一些角度间隔内)。因此，第一沟槽106的侧壁表面的渐缩角度可以与第二沟槽110的(内)侧壁表面的相应渐缩角度从相对侧相交。
72.图示的“相对侧”电极和沟槽构造能够减少第一电极104和第二电极108的覆盖区。作为示例，与电极和沟槽104、106和108、110的“同侧”构造相比，这种构造预计能够使具有1:10的纵横比(宽度与高度)的沟槽电容器的覆盖区减少约30％。
73.然而，设想例如，在一些情况下，制造和/或电路布局考虑可以激发电极和沟槽104、106和108、110的同侧构造。根据具有同侧电极的一些实施例，可以从基底100的第一侧102a同时蚀刻出第一沟槽106和第二沟槽110。如可以理解的，沟槽106、110的渐缩在这种情况下可以导致第一沟槽106和第二沟槽110之间的电介质厚度逐渐增加。通过仔细控制沟槽蚀刻，可以最小化这种电介质厚度变化(或甚至避免，至少对于较小的沟槽深度)。根据其它实施例，第一电极/沟槽104/106可以形成为具有圆柱形横截面形状(即，具有沿z方向的均匀或至少基本均匀的径向尺寸r)。相应地，第二电极/沟槽108/110可以形成为具有中空圆柱形横截面形状(即，具有沿z方向的均匀宽度尺寸w)。这可以通过控制沟槽蚀刻以最小化渐缩角度来实现。这对于较浅的沟槽，并因此对于更大纵横比的沟槽电容器可能更容易获得。
74.如图所示的沟槽电容器装置还包括布置在第一基底侧102a上的第一超导体层112和布置在第二基底侧102b上的第二超导体层114。第一电极104邻接第一超导体层112并从其向第二侧102b延伸。第二电极108邻接第二超导体层114并从其向第一侧102b延伸。电极104、108继而可以经由超导体层112、114电连接到其它任何电路元件。超导体层112、114中的一个或多个也可以布置为沟槽电容器装置的接地平面。
75.用于形成图1中的沟槽电容器100的方法可以包括分别从第一侧102a和第二侧102b在基底102中蚀刻第一沟槽106和第二沟槽110。“第一”和“第二”在此不应被解释为暗示任何特定的形成顺序，而仅用作侧部102a、102b/沟槽104、108的标记。如rie或其派生的蚀刻工艺，如博世(bosch)方法，可用于在晶体硅基底102中蚀刻沟槽。如可以理解的，如果期望相同侧的电极构造，沟槽106、108也可以从基底102的同一侧蚀刻，例如，从第一侧102a或第二侧102b蚀刻。如还可以理解的，不同的基底材料(例如mgo)可能需要其它类型的沟槽形成技术。
76.随后可以通过分别在第一沟槽106和第二沟槽108中沉积一个或多个超导体来形成第一电极104和第二电极108(例如，如果多于一个超导体，则首先在沟槽中形成势垒层)。可以使用任何合适的常规沉积技术来沉积超导体(例如任何上述材料)，例如物理气相沉积(pvd)、化学气相沉积(cvd)、原子层沉积(ald)或基于蒸发的技术。每个沟槽104、108中的沉积可以仅在已经形成两个沟槽104、108之后或者与沟槽形成交错进行，例如，在形成第一沟槽104之后在其中沉积材料，然后形成第二沟槽108并在其中沉积材料。
77.超导体在第一沟槽104和第二沟槽108中的沉积可以导致分别在第一侧102a和第二侧102b上形成超导体层。这些超导体层可以用于限定接地平面112、114。图案化步骤可以
应用于一个或两个超导体层，例如，在接地平面中产生不连续性并形成导电迹线和其它外围电路。
78.尽管以上仅参考了一个沟槽电容器100，但应当理解，多个这样的装置100可以并行制造，例如，通过在基底102中同时蚀刻多对第一沟槽106和第二沟槽108并在其中形成多对第一电极104和第二电极106。
79.图2以示意性剖视图示出了超导量子位装置200的实施例。量子位装置200包括沟槽电容器100和jj 202。
80.所示的jj 202形成为三层或四层堆叠，包括下电极层、绝缘隧穿势垒层(例如1-2nm厚的氧化物层)和上电极层。作为示例，jj 202可以包括al-alo
x-al、nbn-aln-nbn、(reti)
12-alo
x-al或nb-asi-nb的堆叠。jj的替代构造包括四层堆叠，比如超导量子干涉器件(squid)构造中的jj或nb-al-alo
x-nb。
81.jj 202连接在第一电极104和第二电极108之间，使得jj 202在适当的操作条件下可以用作与沟槽电容器装置100并联的非线性电感器，如在本领域中已知的。
82.在所示实施例中，第一超导体层112在第一基底侧102a上形成第一接地平面，并且超导体层114在第二基底侧102b上形成第二接地平面。jj 202的下电极层邻接(并因此连接到)第一接地平面112，而jj 202的上电极层连接到沟槽电容器装置100的第一电极104。上电极层和第一电极104通过水平互连件204(例如导电层或线)和竖直互连件206(例如接触件或通路)连接。然而，促进上电极层和第一电极104之间的互连的其它方式也是可能的。根据其它实施例，可以通过使上电极层水平延伸以邻接形成为在第一基底侧104上方突出的第一电极104的一部分来提供互连。
83.为了完成沟槽电容器装置100和jj 202之间的连接，第一接地平面112可以连接到第二接地平面114。在所示实施例中，这通过这样的第二电极108来实现，该第二电极包括完全延伸穿过基底102以邻接第一接地平面112的部分108b，即从下方。该部分108b形成第二电极108b的远端或末端。根据其它实施例，第一接地平面112和第二接地平面114可以附加地或替代地借助竖直互连结构互连，例如，邻近电极104、108设置或设置在基底102的周边区域中的一个或多个贯穿基底的通路。
84.根据替代实施例，量子位装置可以包括并联连接在电容器电极104、108之间的两个jj 202。
85.量子位装置200还包括馈线208，其布置在第一基底侧102a上并构造成电容联接到第一电极104和第二电极108中的至少一个。馈线208延伸以覆盖第二电极108的第二部分108c，如在径向平面中看到的。换言之，馈线208可以延伸以水平重叠第二部分108c。然而，在其它实施例中，馈线208可以在距第一电极104更大距离处终止，从而不形成与第二电极108的重叠。馈线208可以联接到谐振器，例如，其形成在基底102上形成的外围电路的部分。
86.图3是量子位装置200的示意性俯视图，省略了元件204和206以允许底层结构的无遮挡视图。图3还以虚线示出了第二电极202在图2中的虚线圆圈的竖直水平处的轮廓。
87.第一接地平面112形成为在一个区域中中断/不连续，以便为馈线208和第一电极104建立空间。在制造期间，不连续部以及馈线208可以在图案化步骤中形成，包括在其中不存在接地平面的区域中蚀刻掉超导体层。如可以从图3看出的，第二电极108的末端部分108b可以完全或部分地沿着接地平面112的周向边缘延伸。
88.图4是量子位装置200的阵列300的示意性立体图。每个量子位装置200包括沟槽电容器装置100和jj 202(或多于一个jj)。馈线208构造成电容联接到每个沟槽电容器装置100。第一接地平面112和第二接地平面114形成在基底102的第一侧102a和第二侧102b上。接地平面112、114通过多个竖直贯穿基底的通路302互连，这些通路302规则地分布在阵列300中。
89.馈线208可以将每个量子位装置200连接到读出谐振器，例如包括本身在本领域中是已知的电容器和电感器。量子位装置200可以通过量子位联接器互连，例如由构造成联接器的附加量子位装置或谐振器形成。
90.在上文中，主要参考有限数量的示例描述了本发明构思。然而，如本领域技术人员容易理解的，在由所附权利要求书限定的本发明构思的范围内，除了上面公开的示例之外的其它示例同样是可能的。