显示装置的制作方法

1.实施例涉及一种显示装置，并且更具体地，涉及一种包括具有多个驱动晶体管的像素的显示装置。


背景技术：

2.显示装置可以包括多个像素。所述多个像素中的每一个可以包括包含驱动晶体管的多个晶体管、电容器或发光元件等。
3.当驱动晶体管的沟道短时，驱动晶体管的导通电流增加，使得可以以高速驱动显示装置。然而，由于当驱动晶体管的沟道短时，驱动晶体管的驱动范围变窄，因此由显示装置表现的灰度级可能被限制。
4.由于当驱动晶体管的沟道长时，驱动晶体管的驱动范围变宽，因此显示装置可以表现各种灰度级。然而，由于当驱动晶体管的沟道长时，驱动晶体管的导通电流减小，因此显示装置的驱动速度可能被限制。


技术实现要素：

5.实施例提供了一种能够高速驱动和表现各种灰度级的显示装置。
6.根据实施例的显示装置包括多个像素。所述多个像素各自包括：第一驱动晶体管，包括连接到第一节点的第一电极、连接到第二节点的第二电极和连接到第三节点的栅极电极；第二驱动晶体管，包括连接到第四节点的第一电极、连接到所述第一节点的第二电极、连接到所述第三节点的栅极电极和接收发射控制信号的下部栅极电极；第二晶体管，包括接收数据电压的第一电极、连接到所述第一节点的第二电极和接收写入栅极信号的栅极电极；以及第三晶体管，包括连接到所述第二节点的第一电极、连接到所述第三节点的第二电极和接收所述写入栅极信号或补偿栅极信号的栅极电极。
7.在实施例中，在补偿时段中，响应于所述写入栅极信号或者所述写入栅极信号和所述补偿栅极信号两者，所述数据电压可以沿着所述第二晶体管、所述第一驱动晶体管和所述第三晶体管被施加到所述第一驱动晶体管的所述栅极电极。
8.在实施例中，在所述补偿时段中，可以补偿所述第一驱动晶体管的阈值电压。
9.在实施例中，所述多个像素中的每一个还可以包括：第四晶体管，包括接收第一初始化电压的第一电极、连接到所述第三节点的第二电极和接收初始化栅极信号的栅极电极。
10.在实施例中，在初始化时段中，响应于所述初始化栅极信号，所述第一初始化电压可以使所述第一驱动晶体管的所述栅极电极和所述第二驱动晶体管的所述栅极电极初始化。
11.在实施例中，所述第三晶体管和所述第四晶体管中的每一者可以是nmos晶体管。
12.在实施例中，所述第三晶体管和所述第四晶体管中的每一者可以是pmos晶体管。
13.在实施例中，所述多个像素中的每一个还可以包括：第五晶体管，包括接收驱动电
压的第一电极、连接到所述第四节点的第二电极和接收所述发射控制信号的栅极电极。
14.在实施例中，所述第五晶体管还可以包括接收所述发射控制信号的下部栅极电极。
15.在实施例中，所述多个像素中的每一个还可以包括：第六晶体管，包括连接到所述第二节点的第一电极、连接到第五节点的第二电极和接收所述发射控制信号的栅极电极。
16.在实施例中，所述多个像素中的每一个还可以包括：发光元件，包括连接到所述第五节点的第一电极和接收公共电压的第二电极。
17.在实施例中，在发射时段中，响应于所述发射控制信号，所述驱动电压可以沿着所述第五晶体管、所述第二驱动晶体管、所述第一驱动晶体管和所述第六晶体管被施加到所述发光元件的所述第一电极。
18.在实施例中，在所述发射时段中，所述第二驱动晶体管的阈值电压可以为大约0伏(v)。
19.在实施例中，所述多个像素中的每一个还可以包括：第七晶体管，包括连接到所述第五节点的第一电极、接收第二初始化电压的第二电极和接收旁路栅极信号的栅极电极。
20.在实施例中，所述第一驱动晶体管、所述第二驱动晶体管、所述第二晶体管、所述第五晶体管、所述第六晶体管和所述第七晶体管中的每一者可以是pmos晶体管。
21.在实施例中，所述多个像素中的每一个还可以包括：存储电容器，包括连接到所述第三节点的第一电极和接收驱动电压的第二电极。
22.根据实施例的显示装置包括多个像素。所述多个像素各自包括：基底；下部图案，设置在所述基底上；第一有源层，设置在所述下部图案上，其中，所述第一有源层包括第一驱动沟道和第二驱动沟道，并且在平面图中，所述第二驱动沟道与所述下部图案重叠且与所述第一驱动沟道间隔开；第一栅极图案，设置在所述第一有源层上，所述第一栅极图案与所述第一驱动沟道重叠；第二栅极图案，与所述第一栅极图案设置在同一层上，与所述第一栅极图案间隔开并与所述第二驱动沟道重叠；以及电容器图案，设置在所述第一栅极图案和所述第二栅极图案上，并且在所述平面图中与所述第一栅极图案和所述第二栅极图案重叠。
23.在实施例中，所述第一驱动沟道的最大长度可以大于所述第二驱动沟道的最大长度。
24.在实施例中，在所述平面图中，所述第一栅极图案的面积可以大于所述第二栅极图案的面积。
25.在实施例中，在所述平面图中，所述电容器图案的面积可以大于所述第一栅极图案的所述面积与所述第二栅极图案的所述面积之和。
26.在实施例中，所述多个像素中的每一个还可以包括：第一补偿栅极线，与所述电容器图案设置在同一层上；第二有源层，设置在所述第一补偿栅极线上且包括第三沟道，其中，在所述平面图中，所述第三沟道与所述第一补偿栅极线重叠；以及第二补偿栅极线，设置在所述第二有源层上，并且在所述平面图中与所述第一补偿栅极线重叠。
27.在实施例中，所述第一有源层还可以包括与所述第一驱动沟道和所述第二驱动沟道间隔开的第五沟道。所述多个像素中的每一个还可以包括：发射控制线，与所述第一栅极图案设置在同一层上，且在所述平面图中与所述第五沟道重叠。
28.在实施例中，所述下部图案可以包括在所述平面图中与所述第五沟道重叠的延伸部分。
29.在实施例中，所述基底可以包括至少一个有机绝缘层。
30.在实施例中，所述第一有源层的材料可以与所述第二有源层的材料不同。
31.在实施例中，所述第一有源层可以包括非晶硅和多晶硅中的至少一种。所述第二有源层可以包括氧化物半导体。
32.在根据实施例的显示装置的像素中，由于第一驱动晶体管的沟道短，因此第一驱动晶体管可以具有高的导通电流。因此，可以以高速驱动显示装置。
33.在根据实施例的显示装置的像素中，由于包括串联地连接的第一驱动晶体管和第二驱动晶体管的驱动晶体管的沟道长，因此驱动晶体管可以具有宽的驱动范围。因此，显示装置可以表现各种灰度级。
附图说明
34.根据以下结合附图作出的详细描述，将更清楚地理解说明性的、非限制性的实施例。
35.图1是示出根据实施例的显示装置的像素的电路图。
36.图2、图3和图4是用于说明图1中的像素的驱动的图。
37.图5是示出图1中的像素的平面图。
38.图6是示出图5中的下部图案的平面图。
39.图7是示出图5中的第一有源层的平面图。
40.图8是示出图5中的第一导电层的平面图。
41.图9是示出图5中的第二导电层的平面图。
42.图10是示出图5中的第二有源层的平面图。
43.图11是示出图5中的第三导电层的平面图。
44.图12是示出图5中的第四导电层的平面图。
45.图13是示出图5中的第五导电层的平面图。
46.图14是示出沿着图5中的线i-i'截取的像素的截面图。
47.图15是示出根据另一实施例的显示装置的像素的电路图。
48.图16是示出图15中的像素的平面图。
49.图17是示出图16中的下部图案的平面图。
50.图18是示出沿着图16中的线ii-ii'截取的像素的截面图。
51.图19是示出根据实施例的显示装置的像素的电路图。
具体实施方式
52.将理解的是，当元件被称为“在”另一元件“上”时，所述元件可以直接在所述另一元件上，或者在它们之间可以存在居间元件。相反，当元件被称为“直接在”另一元件“上”时，不存在居间元件。
53.将理解的是，尽管在本文中可以使用术语“第一”、“第二”、“第三”等来描述各种元件、组件、区、层和/或部分，但是这些元件、组件、区、层和/或部分不应受这些术语的限制。
这些术语仅用于将一个元件、组件、区、层或部分与另一元件、组件、区、层或部分区分开。因此，在不脱离本文中的教导的情况下，下面讨论的“第一元件”、“第一组件”、“第一区”、“第一层”或“第一部分”可以被命名为“第二元件”、“第二组件”、“第二区”、“第二层”或“第二部分”。
54.本文中使用的术语仅出于描述特定实施例的目的，而不旨在进行限制。如在本文中所使用的，除非上下文另外明确指示，否则单数形式“一个”、“一种”和“所述(该)”也旨在包括包含“至少一个(种)”的复数形式。“至少一个(种)”不应被解释为对“一个”或“一种”进行限制。“或”表示“和/或”。如本文中所使用的，术语“和/或”包括一个或多个相关所列项的任意组合和所有组合。还将理解的是，当在本说明书中使用时，术语“包括”和/或“包含”或者“含有”和/或“具有”说明存在所陈述的特征、区、整体、步骤、操作、元件和/或组件，但不排除存在或添加一个或多个其它特征、区、整体、步骤、操作、元件、组件和/或它们的组。
55.此外，在本文中可以使用诸如“下”或“底部”以及“上”或“顶部”的相对术语来描述如附图中所示的一个元件与另一元件的关系。将理解的是，除了附图中描绘的方位之外，相对术语还旨在涵盖装置的不同方位。例如，如果在一幅附图中装置被翻转，则描述为在其它元件的“下”侧上的元件随后将被定向为在所述其它元件的“上”侧上。因此，依据附图的具体方位，示例性术语“下”可以涵盖“下”和“上”两种方位。类似地，如果在一幅附图中装置被翻转，则描述为“在”其它元件“下方”或“之下”的元件随后将被定向为在所述其它元件“上方”。因此，示例性术语“在
……
下方”或“在
……
之下”可以涵盖上方和下方两种方位。
56.考虑到讨论中的测量和与特定量的测量相关的误差(即，测量系统的局限性)，如本文中所使用的“大约”或“近似”包括所陈述的值，并且意指在由本领域普通技术人员确定的特定值的可接受的偏差范围之内。例如，“大约”可以指在一个或多个标准偏差之内，或者在所陈述的值的
±
30％、
±
20％、
±
10％或
±
5％之内。
57.在下文中，将参照附图详细说明根据实施例的显示装置。
58.图1是示出根据实施例的显示装置的像素px的电路图。
59.参考图1，显示装置包括多个像素px。每个像素px可以表示通过在用于颜色显示的平面上划分显示区域而限定的单个区域，并且一个像素px可以显示一种预定的基本颜色。换句话说，一个像素px可以是能够独立于其它像素px显示颜色的最小单元。
60.像素px可以包括多个晶体管、存储电容器cst和发光元件el。在实施例中，多个晶体管可以包括第一驱动晶体管t1-1、第二驱动晶体管t1-2、第二晶体管t2、第三晶体管t3、第四晶体管t4、第五晶体管t5、第六晶体管t6和第七晶体管t7。然而，本发明不限于此，并且在另一实施例中，多个晶体管可以包括2个至7个或9个或更多个晶体管。
61.第一驱动晶体管t1-1可以包括连接到第一节点n1的第一电极、连接到第二节点n2的第二电极和连接到第三节点n3的栅极电极。
62.第二驱动晶体管t1-2可以包括连接到第四节点n4的第一电极、连接到第一节点n1的第二电极、连接到第三节点n3的栅极电极和接收发射控制信号em的下部栅极电极。因此，第二驱动晶体管t1-2可以是双栅极晶体管。
63.第二驱动晶体管t1-2的第二电极可以连接到第一驱动晶体管t1-1的第一电极，并且第二驱动晶体管t1-2的栅极电极可以连接到第一驱动晶体管t1-1的栅极电极。因此，第一驱动晶体管t1-1和第二驱动晶体管t1-2可以串联地连接。
64.第一驱动晶体管t1-1和第二驱动晶体管t1-2可以基于数据电压data与驱动电压elvdd之间的差产生驱动电流。因此，第一驱动晶体管t1-1和第二驱动晶体管t1-2可以一起形成驱动晶体管。
65.第二晶体管t2可以包括接收数据电压data的第一电极、连接到第一节点n1的第二电极和接收写入栅极信号gw的栅极电极。第二晶体管t2可以响应于写入栅极信号gw将数据电压data传输到第一节点n1。因此，第二晶体管t2可以是开关晶体管。
66.第三晶体管t3可以包括连接到第二节点n2的第一电极、连接到第三节点n3的第二电极和接收补偿栅极信号gc的栅极电极。第三晶体管t3可以响应于补偿栅极信号gc通过使第二节点n2与第三节点n3以二极管方式连接来补偿第一驱动晶体管t1-1的阈值电压。因此，第三晶体管t3可以是补偿晶体管。
67.第四晶体管t4可以包括接收第一初始化电压vint的第一电极、连接到第三节点n3的第二电极和接收初始化栅极信号gi的栅极电极。第四晶体管t4可以响应于初始化栅极信号gi使第一驱动晶体管t1-1的栅极电极和第二驱动晶体管t1-2的栅极电极初始化。因此，第四晶体管t4可以是初始化晶体管。
68.第五晶体管t5可以包括接收驱动电压elvdd的第一电极、连接到第四节点n4的第二电极和接收发射控制信号em的栅极电极。
69.第六晶体管t6可以包括连接到第二节点n2的第一电极、连接到第五节点n5的第二电极和接收发射控制信号em的栅极电极。第五晶体管t5和第六晶体管t6可以响应于发射控制信号em将由第一驱动晶体管t1-1和第二驱动晶体管t1-2产生的驱动电流传输到发光元件el。因此，第五晶体管t5和第六晶体管t6中的每一者可以是发射控制晶体管。
70.第七晶体管t7可以包括连接到第五节点n5的第一电极、接收第二初始化电压aint的第二电极和接收旁路栅极信号gb的栅极电极。在实施例中，当像素px被包括在第n像素行中时，旁路栅极信号gb可以是与施加到第(n+1)像素行的写入栅极信号gw相同的信号。第七晶体管t7可以响应于旁路栅极信号gb使发光元件el的第一电极初始化。因此，第七晶体管t7可以是初始化晶体管。
71.在实施例中，第一驱动晶体管t1-1、第二驱动晶体管t1-2、第二晶体管t2、第五晶体管t5、第六晶体管t6和第七晶体管t7中的每一者的有源层可以由非晶硅或多晶硅形成或者包括非晶硅或多晶硅。第三晶体管t3和第四晶体管t4中的每一者的有源层可以由氧化物半导体形成或者包括氧化物半导体。在实施例中，第一驱动晶体管t1-1、第二驱动晶体管t1-2、第二晶体管t2、第五晶体管t5、第六晶体管t6和第七晶体管t7中的每一者可以是pmos晶体管，并且第三晶体管t3和第四晶体管t4中的每一者可以是nmos晶体管。
72.在实施例中，第一驱动晶体管t1-1、第二驱动晶体管t1-2、第二晶体管t2、第三晶体管t3、第四晶体管t4、第五晶体管t5、第六晶体管t6和第七晶体管t7中的每一者的第一电极和第二电极中的一个电极可以是源极电极，并且第一驱动晶体管t1-1、第二驱动晶体管t1-2、第二晶体管t2、第三晶体管t3、第四晶体管t4、第五晶体管t5、第六晶体管t6和第七晶体管t7中的每一者的第一电极和第二电极中的另一个电极可以是漏极电极。
73.存储电容器cst可以包括连接到第三节点n3的第一电极和接收驱动电压elvdd的第二电极。即使当第二晶体管t2截止时，存储电容器cst也可以保持第三节点n3的电压，使得发光元件el可以发射光。
74.发光元件el可以包括连接到第五节点n5的第一电极和接收公共电压elvss的第二电极。在实施例中，公共电压elvss的电压电平可以低于驱动电压elvdd的电压电平。发光元件el可以基于驱动电流发射光。
75.图2、图3和图4是用于说明图1中的像素px的驱动的图。
76.参考图2，在初始化时段中，第一初始化电压vint可以响应于初始化栅极信号gi被施加到第一驱动晶体管t1-1的栅极电极和第二驱动晶体管t1-2的栅极电极。具体地，在初始化时段中，栅极导通电平的初始化栅极信号gi可以被施加到第四晶体管t4的栅极电极以使第四晶体管t4导通，并且第一初始化电压vint可以被施加到第三节点n3。因此，第一驱动晶体管t1-1的栅极电极和第二驱动晶体管t1-2的栅极电极可以被第一初始化电压vint初始化。
77.参考图3，在补偿时段中，数据电压data可以响应于写入栅极信号gw和补偿栅极信号gc沿着第二晶体管t2、第一驱动晶体管t1-1和第三晶体管t3被施加到第一驱动晶体管t1-1的栅极电极。具体地，在补偿时段中，栅极导通电平的写入栅极信号gw可以被施加到第二晶体管t2的栅极电极并且栅极导通电平的补偿栅极信号gc可以被施加到第三晶体管t3的栅极电极以分别使第二晶体管t2和第三晶体管t3导通，数据电压data可以被施加到第三节点n3，并且可以通过第三晶体管t3以二极管方式连接第一驱动晶体管t1-1。因此，可以补偿第一驱动晶体管t1-1的阈值电压，并且如下面的等式1中所示，第三节点n3的电压v(n3)可以对应于数据电压data与第一驱动晶体管t1-1的阈值电压vth(t1-1)的绝对值之间的差。
78.[等式1]
[0079]
v(n3)＝data-|vth(t1-i)|
[0080]
在现有技术中，通过在补偿时段中经由一个具有长的沟道长度的驱动晶体管来补偿驱动晶体管的阈值电压，驱动晶体管的导通电流可能相对低，并且因此，显示装置的高速驱动可能受到限制。这里，晶体管的“导通电流”是指在晶体管的导通状态期间流过晶体管的电流。然而，在本发明的实施例中，驱动晶体管可以被划分为第一驱动晶体管t1-1和第二驱动晶体管t1-2，并且在第一驱动晶体管t1-1和第二驱动晶体管t1-2之中，仅第一驱动晶体管t1-1的阈值电压vth(t1-1)可以通过第三晶体管t3被补偿，使得第一驱动晶体管t1-1的导通电流可以相对高，并且因此，可以以高速驱动显示装置。
[0081]
参考图4，在发射时段中，驱动电压elvdd可以响应于发射控制信号em沿着第五晶体管t5、第二驱动晶体管t1-2、第一驱动晶体管t1-1和第六晶体管t6被施加到发光元件el的第一电极。具体地，在发射时段中，栅极导通电平的发射控制信号em可以被施加到第五晶体管t5的栅极电极和第六晶体管t6的栅极电极以使第五晶体管t5和第六晶体管t6导通，并且驱动电压elvdd可以被施加到第五节点n5。
[0082]
在发射时段中，第一驱动晶体管t1-1的栅极电极和源极电极之间的电压vgs(t1-1)可以对应于第三节点n3的电压v(n3)与第一节点n1的电压v(n1)之间的差。在这种情况下，如下面的等式2中所示，第三节点n3的电压v(n3)可以对应于数据电压data与第一驱动晶体管t1-1的阈值电压vth(t1-1)的绝对值之间的差，并且第一节点n1的电压v(n1)可以对应于驱动电压elvdd与第二驱动晶体管t1-2的阈值电压vth(t1-2)的绝对值之间的差。
[0083]
[等式2]
[0084]
vgs(tl-1)＝{data-|vth(t1-1)|}-{elvdd-|vth(t1-2)|}≈data-|vth(t1-1)|-elvdd
[0085]
当在发射时段中栅极导通电平的发射控制信号em被施加到第二驱动晶体管t1-2的下部栅极电极时，第二驱动晶体管t1-2的阈值电压vth(t1-2)可以变为大约0伏(v)。因此，如上面的等式2中所示，第一驱动晶体管t1-1的栅极电极和源极电极之间的电压vgs(t1-1)可以对应于发射时段中的第三节点n3的电压v(n3)与驱动电压elvdd之间的差。
[0086]
如下面的等式3中所示，由第一驱动晶体管t1-1产生的驱动电流dc可以与第一驱动晶体管t1-1的栅极电极和源极电极之间的电压vgs(t1-1)和第一驱动晶体管t1-1的阈值电压vth(t1-1)之间的差成比例。也就是说，驱动电流dc可以与数据电压data和驱动电压elvdd之间的差成比例。因此，第一驱动晶体管t1-1和第二驱动晶体管t1-2可以将独立于第一驱动晶体管t1-1的阈值电压vth(t1-1)和第二驱动晶体管t1-2的阈值电压vth(t1-2)的驱动电流dc提供给发光元件el。
[0087]
[等式3]
[0088]
dc
∝
vgs(tl-1)-vth(t1-1)＝data-elvdd
[0089]
在本发明的实施例中，通过在发射时段中经由第一驱动晶体管t1-1和第二驱动晶体管t1-2产生驱动电流dc，可以使包括第一驱动晶体管t1-1和第二驱动晶体管t1-2的驱动晶体管的驱动范围变宽，并且因此，根据实施例的显示装置可以比根据现有技术的具有一个驱动晶体管的显示装置表现更多的各种灰度级。
[0090]
图5是示出图1中的像素px的平面图。图6是示出图5中的下部图案bml的平面图。图7是示出图5中的第一有源层act1的平面图。图8是示出图5中的第一导电层110的平面图。图9是示出图5中的第二导电层120的平面图。图10是示出图5中的第二有源层act2的平面图。图11是示出图5中的第三导电层130的平面图。图12是示出图5中的第四导电层140的平面图。图13是示出图5中的第五导电层150的平面图。图14是示出沿着图5中的线i-i'截取的像素px(参见图1)的截面图。如本文中所使用的，“平面图”是指从垂直于由第一方向dr1和第二方向dr2限定的平面的方向的视图。
[0091]
参考图5、图6、图7、图8、图9、图10、图11、图12、图13和图14，像素px(参见图1)可以包括基底sub、下部图案bml、第一有源层act1、第一导电层110、第二导电层120、第二有源层act2、第三导电层130、第四导电层140、第五导电层150、第一电极160、发射层170和第二电极180。
[0092]
基底sub可以是包括玻璃、石英或塑料等的绝缘基底。在实施例中，基底sub可以包括至少一个有机层。例如，基底sub可以包括第一有机层pi1、设置在第一有机层pi1上的第一阻挡层bar1和设置在第一阻挡层bar1上的第二有机层pi2。第一有机层pi1和第二有机层pi2中的每一者可以包括诸如聚酰亚胺(“pi”)等的有机绝缘材料。第一阻挡层bar1可以包括诸如氧化硅、氮化硅或非晶硅等的无机绝缘材料。
[0093]
下部图案bml可以设置在基底sub上。下部图案bml可以包括诸如钼(mo)、铜(cu)、铝(al)或钛(ti)等的导电材料。
[0094]
在实施例中，下部图案bml可以传输图1中的发射控制信号em。
[0095]
第二阻挡层bar2可以设置在下部图案bml上。第二阻挡层bar2可以阻挡诸如氧气、湿气等的杂质穿过基底sub在基底sub上方扩散。此外，第二阻挡层bar2可以在基底sub上提
供平坦的上表面。第二阻挡层bar2可以包括诸如氧化硅、氮化硅或氮氧化硅等的无机绝缘材料。
[0096]
缓冲层buf可以设置在第二阻挡层bar2上。缓冲层buf可以阻挡诸如氧气、湿气等的杂质穿过第二阻挡层bar2在第二阻挡层bar2上方扩散。此外，缓冲层buf可以在基底sub上提供平坦的上表面。缓冲层buf可以包括诸如氧化硅、氮化硅或氮氧化硅等的无机绝缘材料。
[0097]
第一有源层act1可以设置在缓冲层buf上。也就是说，第一有源层act1可以设置在下部图案bml上。第一有源层act1可以包括彼此间隔开的第一驱动沟道c1-1、第二驱动沟道c1-2、第二沟道c2、第五沟道c5、第六沟道c6和第七沟道c7。在平面图中，第二驱动沟道c1-2可以与下部图案bml重叠。在实施例中，在平面图(参见图7)中，第一驱动沟道c1-1的最大长度可以大于第二驱动沟道c1-2的最大长度、第二沟道c2的长度、第五沟道c5的长度、第六沟道c6的长度和第七沟道c7的长度中的每一者。
[0098]
第一绝缘层101可以设置在第一有源层act1上。第一绝缘层101可以包括诸如氧化硅、氮化硅或氮氧化硅等的无机绝缘材料。
[0099]
第一导电层110可以设置在第一绝缘层101上。第一导电层110可以包括诸如钼(mo)、铜(cu)、铝(al)或钛(ti)等的导电材料。
[0100]
第一导电层110可以包括写入栅极线111、发射控制线112、第一栅极图案113和第二栅极图案114。也就是说，第一栅极图案113可以设置在第一有源层act1上，并且发射控制线112和第二栅极图案114可以与第一栅极图案113设置在同一层上。写入栅极线111可以在第一方向dr1上延伸。发射控制线112可以在第二方向dr2上与写入栅极线111间隔开，并且可以在第一方向dr1上延伸。在平面图中，第一栅极图案113可以与第一有源层act1的第一驱动沟道c1-1重叠。在平面图中，第二栅极图案114可以(例如，在第一方向dr1上)与第一栅极图案113间隔开，并且可以与第一有源层act1的第二驱动沟道c1-2重叠。在实施例中，在平面图中，第一栅极图案113的面积可以大于第二栅极图案114的面积。
[0101]
写入栅极线111的在平面图中与第一有源层act1的第二沟道c2重叠的第一部分可以对应于第二晶体管t2的栅极电极。写入栅极线111的在平面图中与第一有源层act1的第七沟道c7重叠的第二部分可以对应于第七晶体管t7的栅极电极。在实施例中，当像素px被包括在第n像素行中时，写入栅极线111的第二部分可以对应于被包括在第(n+1)像素行中的像素的第七晶体管t7的栅极电极。因此，第一有源层act1和写入栅极线111的第一部分可以形成第二晶体管t2，并且第一有源层act1和写入栅极线111的第二部分可以形成第七晶体管t7。
[0102]
发射控制线112的在平面图中与第一有源层act1的第五沟道c5重叠的第一部分可以对应于第五晶体管t5的栅极电极。发射控制线112的在平面图中与第一有源层act1的第六沟道c6重叠的第二部分可以对应于第六晶体管t6的栅极电极。因此，第一有源层act1和发射控制线112的第一部分可以形成第五晶体管t5，并且第一有源层act1和发射控制线112的第二部分可以形成第六晶体管t6。
[0103]
第一栅极图案113的在平面图中与第一有源层act1的第一驱动沟道c1-1重叠的部分可以对应于第一驱动晶体管t1-1的栅极电极。因此，第一有源层act1和第一栅极图案113的所述部分可以形成第一驱动晶体管t1-1。
[0104]
第二栅极图案114的在平面图中与第一有源层act1的第二驱动沟道c1-2重叠的部分可以对应于第二驱动晶体管t1-2的栅极电极。此外，下部图案bml的在平面图中与第一有源层act1的第二驱动沟道c1-2重叠的第一部分可以对应于第二驱动晶体管t1-2的下部栅极电极。因此，下部图案bml的第一部分、第一有源层act1和第二栅极图案114的所述部分可以形成第二驱动晶体管t1-2。
[0105]
第二绝缘层102可以设置在第一导电层110上。第二绝缘层102可以包括诸如氧化硅、氮化硅或氮氧化硅等的无机绝缘材料。
[0106]
第二导电层120可以设置在第二绝缘层102上。第二导电层120可以包括诸如钼(mo)、铜(cu)、铝(al)或钛(ti)等的导电材料。
[0107]
第二导电层120可以包括第一补偿栅极线121、第一初始化栅极线122、电容器图案123和第一初始化电压线124。也就是说，电容器图案123可以设置在第一栅极图案113和第二栅极图案114上，并且第一补偿栅极线121可以与电容器图案123设置在同一层上。第一补偿栅极线121可以在第一方向dr1上延伸。第一初始化栅极线122可以在第二方向dr2上与第一补偿栅极线121间隔开，并且可以基本上在第一方向dr1上延伸。电容器图案123可以在第二方向dr2上与第一补偿栅极线121间隔开。第一初始化电压线124可以在第二方向dr2上与第一初始化栅极线122间隔开，并且可以在第一方向dr1上延伸。
[0108]
在平面图中，电容器图案123可以与第一栅极图案113和第二栅极图案114重叠。在平面图中，第一栅极图案113和电容器图案123可以在第一栅极图案113与电容器图案123重叠的区中形成存储电容器cst的一部分，并且第二栅极图案114和电容器图案123可以在第二栅极图案114与电容器图案123重叠的区中形成存储电容器cst的另一部分。在实施例中，在平面图中，电容器图案123的面积可以大于第一栅极图案113的面积和第二栅极图案114的面积之和。
[0109]
第三绝缘层103可以设置在第二导电层120上。第三绝缘层103可以包括诸如氧化硅、氮化硅或氮氧化硅等的无机绝缘材料。
[0110]
第二有源层act2可以设置在第三绝缘层103上。也就是说，第二有源层act2可以设置在第一补偿栅极线121上。在平面图中，第二有源层act2可以不与第一有源层act1重叠。第一有源层act1的材料可以与第二有源层act2的材料不同。在实施例中，第一有源层act1可以包括非晶硅和多晶硅中的至少一种，并且第二有源层act2可以包括氧化物半导体。然而，本发明不限于此，并且在另一实施例中，第一有源层act1可以包括氧化物半导体，并且第二有源层act2可以包括非晶硅和多晶硅中的至少一种。
[0111]
第二有源层act2可以包括在平面图中彼此间隔开的第三沟道c3和第四沟道c4。在平面图中，第三沟道c3可以与第一补偿栅极线121重叠，并且第四沟道c4可以与第一初始化栅极线122重叠。
[0112]
第四绝缘层104可以设置在第二有源层act2上。第四绝缘层104可以包括诸如氧化硅、氮化硅或氮氧化硅等的无机绝缘材料。
[0113]
第三导电层130可以设置在第四绝缘层104上。第三导电层130可以包括诸如钼(mo)、铜(cu)、铝(al)或钛(ti)等的导电材料。
[0114]
第三导电层130可以包括第二补偿栅极线131和第二初始化栅极线132。也就是说，第二补偿栅极线131可以设置在第二有源层act2上。第二补偿栅极线131可以在第一方向
dr1上延伸。第二初始化栅极线132可以在第二方向dr2上与第二补偿栅极线131间隔开，并且可以基本上在第一方向dr1上延伸。第二补偿栅极线131和第二初始化栅极线132可以分别与第一补偿栅极线121和第一初始化栅极线122重叠。
[0115]
第一补偿栅极线121的在平面图中与第二有源层act2的第三沟道c3重叠的部分可以对应于第三晶体管t3的下部栅极电极。第二补偿栅极线131的在平面图中与第二有源层act2的第三沟道c3重叠的部分可以对应于第三晶体管t3的上部栅极电极。因此，第一补偿栅极线121的所述部分、第二有源层act2和第二补偿栅极线131的所述部分可以形成第三晶体管t3。第三晶体管t3可以是具有双栅极结构的晶体管。
[0116]
第一初始化栅极线122的在平面图中与第二有源层act2的第四沟道c4重叠的部分可以对应于第四晶体管t4的下部栅极电极。第二初始化栅极线132的在平面图中与第二有源层act2的第四沟道c4重叠的部分可以对应于第四晶体管t4的上部栅极电极。因此，第一初始化栅极线122的所述部分、第二有源层act2和第二初始化栅极线132的所述部分可以形成第四晶体管t4。第四晶体管t4可以是具有双栅极结构的晶体管。
[0117]
第五绝缘层105可以设置在第三导电层130上。第五绝缘层105可以包括诸如氧化硅、氮化硅、氮氧化硅等的无机绝缘材料和/或诸如聚酰亚胺(pi)等的有机绝缘材料。
[0118]
第四导电层140可以设置在第五绝缘层105上。第四导电层140可以包括诸如铝(al)、钛(ti)或铜(cu)等的导电材料。在实施例中，第四导电层140可以具有包括堆叠的钛层、铝层和钛层的多层结构。
[0119]
第四导电层140可以包括第二初始化电压线141、栅极连接电极142、有源连接电极143、数据连接电极144、驱动电压连接电极145、第一发光元件连接电极146和第一初始化电压连接电极147。第二初始化电压线141可以基本上在第一方向dr1上延伸。第二初始化电压线141可以通过接触孔连接到第一有源层act1。具体地，第二初始化电压线141可以连接到第七晶体管t7的第二电极。
[0120]
栅极连接电极142可以与第二初始化电压线141间隔开。栅极连接电极142可以通过接触孔分别连接到第一栅极图案113、第二栅极图案114和第二有源层act2。具体地，栅极连接电极142可以连接到第一驱动晶体管t1-1的栅极电极、第二驱动晶体管t1-2的栅极电极、第三晶体管t3的第二电极和第四晶体管t4的第二电极。
[0121]
有源连接电极143可以与栅极连接电极142间隔开。有源连接电极143可以通过接触孔分别连接到第一有源层act1和第二有源层act2。具体地，有源连接电极143可以连接到第一驱动晶体管t1-1的第二电极、第三晶体管t3的第一电极和第六晶体管t6的第一电极。
[0122]
数据连接电极144可以与有源连接电极143间隔开。例如，数据连接电极144可以与第二初始化电压线141间隔开。数据连接电极144可以通过接触孔连接到第一有源层act1。具体地，数据连接电极144可以连接到第二晶体管t2的第一电极。
[0123]
驱动电压连接电极145可以与数据连接电极144间隔开。例如，驱动电压连接电极145可以与栅极连接电极142间隔开。驱动电压连接电极145可以通过接触孔分别连接到第一有源层act1和电容器图案123。具体地，驱动电压连接电极145可以连接到第五晶体管t5的第一电极和存储电容器cst的第二电极。
[0124]
第一发光元件连接电极146可以在第一方向dr1上与驱动电压连接电极145间隔开。第一发光元件连接电极146可以通过接触孔连接到第一有源层act1。具体地，第一发光
元件连接电极146可以连接到第六晶体管t6的第二电极。
[0125]
第一初始化电压连接电极147可以在第二方向dr2上与第一发光元件连接电极146间隔开。第一初始化电压连接电极147可以通过接触孔分别连接到第一初始化电压线124和第二有源层act2。具体地，第一初始化电压连接电极147可以连接到第四晶体管t4的第一电极。
[0126]
第六绝缘层106可以设置在第四导电层140上。第六绝缘层106可以包括诸如氧化硅、氮化硅、氮氧化硅等的无机绝缘材料和/或诸如聚酰亚胺(pi)等的有机绝缘材料。
[0127]
第五导电层150可以设置在第六绝缘层106上。第五导电层150可以包括诸如铝(al)、钛(ti)或铜(cu)等的导电材料。在实施例中，第五导电层150可以具有包括堆叠的钛层、铝层和钛层的多层结构。
[0128]
第五导电层150可以包括数据线151、驱动电压线152和第二发光元件连接电极153。数据线151可以在第二方向dr2上延伸。数据线151可以通过接触孔连接到数据连接电极144。因此，数据线151可以通过数据连接电极144连接到第二晶体管t2的第一电极。
[0129]
驱动电压线152可以在第一方向dr1上与数据线151间隔开，并且可以基本上在第二方向dr2上延伸。驱动电压线152可以通过接触孔连接到驱动电压连接电极145。因此，驱动电压线152可以通过驱动电压连接电极145连接到第五晶体管t5的第一电极和存储电容器cst的第二电极。
[0130]
第二发光元件连接电极153可以与驱动电压线152间隔开。第二发光元件连接电极153可以通过接触孔连接到第一发光元件连接电极146。
[0131]
第七绝缘层107可以设置在第五导电层150上。第七绝缘层107可以包括诸如氧化硅、氮化硅、氮氧化硅等的无机绝缘材料和/或诸如聚酰亚胺(pi)等的有机绝缘材料。
[0132]
第一电极160可以设置在第七绝缘层107上。第一电极160可以包括诸如金属、合金或透明导电氧化物等的导电材料。例如，第一电极160可以包括银(ag)或氧化铟锡(“ito”)等。在实施例中，第一电极160可以具有包括以此顺序堆叠的氧化铟锡层、银层和氧化铟锡层的多层结构。
[0133]
第一电极160可以通过接触孔连接到第二发光元件连接电极153。因此，第一电极160可以通过第一发光元件连接电极146和第二发光元件连接电极153连接到第六晶体管t6的第二电极。
[0134]
第八绝缘层108可以设置在第一电极160上。第八绝缘层108可以覆盖第一电极160，并且可以设置在第七绝缘层107上。第八绝缘层108可以限定暴露第一电极160的至少一部分的像素开口。在实施例中，像素开口可以暴露第一电极160的中央部分，并且第八绝缘层108可以覆盖第一电极160的外围部分。第八绝缘层108可以包括诸如聚酰亚胺(pi)等的有机绝缘材料。
[0135]
发射层170可以设置在第一电极160上。发射层170可以设置在由像素开口暴露的第一电极160上。发射层170可以包括有机发光材料和量子点中的至少一种。
[0136]
在实施例中，有机发光材料可以包括低分子量有机化合物或高分子量有机化合物。例如，低分子量有机化合物可以包括铜酞菁、n,n'-二苯基联苯胺或三-(8-羟基喹啉)铝等，并且高分子量有机化合物可以包括聚(3,4-乙撑二氧噻吩)、聚苯胺、聚苯撑乙烯或聚芴等。
[0137]
在实施例中，量子点可以包括包含ii-vi族化合物、iii-v族化合物、iv-vi族化合物、iv族元素、iv族化合物或它们的组合的核。在实施例中，量子点可以具有包括核和围绕核的壳的核-壳结构。壳可以用作用于通过防止核的化学改性来保持半导体特性的保护层和用于赋予量子点电泳特性的充电层。
[0138]
第二电极180可以设置在发射层170上。在实施例中，第二电极180也可以设置在第八绝缘层108上。第二电极180可以包括诸如金属、合金或透明导电氧化物等的导电材料。例如，第二电极180可以包括铝(al)、铂(pt)、银(ag)、镁(mg)、金(au)、铬(cr)、钨(w)或钛(ti)等。第一电极160、发射层170和第二电极180可以形成发光元件el。
[0139]
图15是示出根据另一实施例的显示装置的像素px的电路图。
[0140]
除了第五晶体管t5之外，参照图15描述的像素px可以与参照图1描述的像素px基本上相同或相似。因此，将省略对重复组件的描述。
[0141]
参考图15，第五晶体管t5可以包括接收驱动电压elvdd的第一电极、连接到第四节点n4的第二电极、接收发射控制信号em的栅极电极和接收发射控制信号em的下部栅极电极。因此，第五晶体管t5可以是双栅极晶体管。由于第五晶体管t5形成为双栅极晶体管，因此可以改善第五晶体管t5的特性。
[0142]
图16是示出图15中的像素px的平面图。图17是示出图16中的下部图案bml的平面图。图18是示出沿着图16中的线ii-ii'截取的像素px的截面图。
[0143]
除了下部图案bml之外，参照图16至图18描述的像素px(参见图15)与参照图5至图14描述的像素px(参见图1)基本上相同或相似。因此，将省略对重复组件的描述。
[0144]
参考图16、图17和图18，下部图案bml可以包括在平面图中与第一有源层act1的第五沟道c5重叠的延伸部分pp。下部图案bml的在平面图中与第一有源层act1的第五沟道c5重叠的延伸部分pp可以对应于第五晶体管t5的下部栅极电极。因此，下部图案bml的延伸部分pp、第一有源层act1、发射控制线112的在平面图中与第一有源层act1的第五沟道c5重叠的第一部分可以形成第五晶体管t5。
[0145]
当通过基底sub在第二驱动沟道c1-2和第五沟道c5与发射控制线112之间形成电场时，负电荷可能由于基底sub的第一有机层pi1和/或第二有机层pi2的极化而积聚在第二驱动沟道c1-2和第五沟道c5下面，并且因此，可能改变第二驱动晶体管t1-2和第五晶体管t5的特性(例如，驱动范围)，并且可能改变从发光元件el发射的光的亮度。当下部图案bml包括在平面图中与第一有源层act1的第五沟道c5重叠的延伸部分pp时，下部图案bml可以防止在第二驱动沟道c1-2和第五沟道c5与发射控制线112之间形成电场。因此，可以不改变第二驱动晶体管t1-2和第五晶体管t5的特性(例如，驱动范围)，并且可以恒定地保持从发光元件el发射的光的亮度。
[0146]
图19是示出根据实施例的显示装置的像素px的电路图。
[0147]
除了第三晶体管t3和第四晶体管t4之外，参照图19描述的像素px可以与参照图1描述的像素px基本上相同或相似。因此，将省略对重复组件的描述。
[0148]
参考图19，第三晶体管t3可以包括连接到第二节点n2的第一电极、连接到第三节点n3的第二电极和接收写入栅极信号gw的栅极电极。第三晶体管t3可以响应于写入栅极信号gw通过使第二节点n2和第三节点n3以二极管方式连接来补偿第一驱动晶体管t1-1的阈值电压。
[0149]
第四晶体管t4可以包括连接到第三节点n3的第一电极、接收第一初始化电压vint的第二电极和接收初始化栅极信号gi的栅极电极。第四晶体管t4可以响应于初始化栅极信号gi使第一驱动晶体管t1-1的栅极电极和第二驱动晶体管t1-2的栅极电极初始化。
[0150]
在实施例中，第一驱动晶体管t1-1、第二驱动晶体管t1-2、第二晶体管t2、第三晶体管t3、第四晶体管t4、第五晶体管t5、第六晶体管t6和第七晶体管t7中的每一者的有源层可以由非晶硅或多晶硅形成或者包括非晶硅或多晶硅。在实施例中，第一驱动晶体管t1-1、第二驱动晶体管t1-2、第二晶体管t2、第三晶体管t3、第四晶体管t4、第五晶体管t5、第六晶体管t6和第七晶体管t7中的每一者可以是pmos晶体管。
[0151]
在补偿时段中，数据电压data可以响应于写入栅极信号gw沿着第二晶体管t2、第一驱动晶体管t1-1和第三晶体管t3被施加到第一驱动晶体管t1-1的栅极电极。具体地，在补偿时段中，栅极导通电平的写入栅极信号gw可以被施加到第二晶体管t2的栅极电极和第三晶体管t3的栅极电极，以使第二晶体管t2和第三晶体管t3导通，数据电压data可以被施加到第三节点n3，并且可以以二极管方式连接第一驱动晶体管t1-1。因此，可以补偿第一驱动晶体管t1-1的阈值电压。
[0152]
根据实施例的显示装置可以应用于被包括在移动电话、智能电话、智能平板计算机、笔记本计算机、其他种类的计算机、pmp、pda或mp3播放器等中的显示装置。
[0153]
尽管已经参照附图描述了根据实施例的显示装置，但是示出的实施例是示例，并且在不脱离所附权利要求中描述的技术精神的情况下可以由相关技术领域的普通技术人员修改和改变。