陶瓷电子部件、电路基板构造和制造陶瓷电子部件的方法与流程

1.本发明涉及陶瓷电子部件、电路基板构造和制造陶瓷电子部件的方法。


背景技术：

2.随着电子器件变得越来越小和越来越复杂，需要具有更高电容的更小多层陶瓷电容器。为了制造具有更高电容的更小多层陶瓷电容器，考虑使得陶瓷电介质层变薄并且增加陶瓷电介质层和内部电极层的数量。然而，在这样的方法中，可能会出现剥离，从而导致多层陶瓷电容器的特性和可靠性变差。
3.专利文献1公开了多层陶瓷电容器，其中电容器主体具有沿高度方向凹入地弯曲的侧面并且具有250mpa或更高的残余压缩应力。
4.专利文献2公开了芯片型电子部件，其中陶瓷体的堆叠方向上的至少一个表面是凸出地弯曲的第一曲面，其中陶瓷体的堆叠方向上的膨胀系数的绝对值大于5％，并且其中第一曲面的曲率半径为5.2mm或更小。
5.专利文献1：jp-a-2007-123835
6.专利文献2：jp-a-2012-015543
7.专利文献3：jp-a-2015-65284


技术实现要素：

8.然而，在专利文献1和2中公开的配置中，存储电荷的堆叠内部电极周围的残余应力大。其结果是，当对多层陶瓷电容器施加外部冲击或电负载时，多层陶瓷电容器中可能会出现裂纹，从而导致绝缘电阻和可靠性变差。
9.因此，本发明的目的在于提供一种陶瓷电子部件，其可以减小电介质层的厚度，同时抑制可靠性的变差；提供一种具有该陶瓷电子部件的电路基板构造；以及提供一种制造该陶瓷电子部件的方法。
10.根据本发明的一个方面，提供一种陶瓷电子部件，其包括：素体，其包括电介质、至少一个第一内部电极，以及经由插置在第一内部电极和第二内部电极之间的电介质层叠在第一内部电极上的至少一个第二内部电极，该素体具有顶面、底面、一对侧面、第一端面和第二端面，使得素体具有大致长方体形状，素体的侧面沿纵向方向凹入地弯曲，使得素体的纵向中央部分处的宽度小于端面处的宽度；第一外部电极，其形成在第一端面上并与第一内部电极电连接；和第二外部电极，其形成在第二端面并与第二内部电极电连接。
11.素体的侧面可以沿高度方向凹入地弯曲，并且侧面中的每个侧面可以具有沿高度方向的曲率半径，其可以在纵向中央部分最小并且可以随着去往端面而增加。
12.素体可以满足0＜(w3-w1)/w3≤0.15，其中w1是在素体的高度方向上的中心处的纵向中央部分处的宽度，并且w3是在素体的高度方向上的中心处的端面处的宽度。
13.素体可以满足0.04《(w3-w1)/w3≤0.12。
14.素体的顶面和底面可以沿纵向方向凸入地弯曲，使得素体的纵向中央部分的厚度
可以大于端面处的厚度。
15.素体的顶面和底面可以沿宽度方向凸出地弯曲，使得素体的横向中央部分的厚度可以大于横向两侧的厚度。
16.素体可以满足3.5≤[(w2-w1)/w2]/[(t1-t2)/t2]≤30，其中w1是在素体的高度方向上的中心处的纵向中央部分的宽度，w2是在素体的纵向中央部分处的上边缘和/或下边缘处的宽度，t1是在素体的宽度方向上的中心处的纵向中央部分处的厚度，并且t2是素体的横向两侧处的纵向中央部分处的厚度。
[0017]
素体可以满足5.5≤[(w2-w1)/w2]/[(t1-t2)/t2]≤20。
[0018]
陶瓷电子部件还可以包括密封树脂层，其覆盖素体的顶面、第一和第二外部电极中的每个的顶面、素体的侧面的上部，以及第一和第二外部电极中的每个的侧面的上部。
[0019]
陶瓷电子部件可具有0.25mm至0.4mm范围内的长度、0.125mm至0.2mm范围内的宽度和0.125mm至0.2mm范围内的高度。
[0020]
第一内部电极和第二内部电极之间的电介质可以具有0.2微米至0.5微米范围内的厚度。
[0021]
素体的电介质的平均结晶粒径可以在80纳米至200纳米的范围内。
[0022]
第一内部电极和第二内部电极的厚度可以在0.2微米至0.8微米范围内。
[0023]
陶瓷电子部件的电容可以在10至1000μf的范围内。
[0024]
用于第一和第二外部电极的材料的主要成分可以是ni。
[0025]
根据本发明的另一方面，提供电路基板构造，包括：电路基板；以及安装在电路基板上的陶瓷电子部件，其经由附着到第一和第二外部电极的焊料层连接到电路基板，焊料层中的每个焊料层润湿至第一外部电极或第二外部电极的端面。
[0026]
根据本发明的另一方面，提供制造陶瓷电子部件的方法，该方法包括形成包括电介质、内部电极和覆盖层的素体，其具有顶面、底面、一对侧面和一对端面，使得素体具有大致长方体形状，内部电极中的每个内部电极在端面中的一个端面上暴露，覆盖层形成顶面和底面，覆盖层由收缩温度高于内部电极材料收缩温度的材料制成；烧结素体；形成位于素体的纵向端部的外部电极的基底层，外部电极中的每个外部电极的基底层覆盖素体的顶面、底面、侧面和对应的端面；和分别在基底层上形成镀层。
[0027]
内部电极的材料的收缩温度ta(摄氏度)和覆盖层的材料的收缩温度tx(摄氏度)可以满足1.20≤tx/ta≤1.85。
[0028]
内部电极的材料的收缩温度ta(摄氏度)和覆盖层的材料的收缩温度tx(摄氏度)可以满足1.30≤tx/ta≤1.60。
[0029]
内部电极的材料的收缩温度ta(摄氏度)和覆盖层的材料的收缩温度tx(摄氏度)可以满足1.30≤tx/ta≤1.40。
[0030]
根据本发明的各个方面，可以减小电介质层的厚度，同时限制可靠性的变差。
附图说明
[0031]
图1是示出根据本发明的第一实施例的多层陶瓷电容器的立体图。
[0032]
图2a是沿图1中的b1-b2线截取的多层陶瓷电容器的截面图。
[0033]
图2b是沿图1中的b3-b4线截取的多层陶瓷电容器的截面图。
[0034]
图3是沿图1中的c1-c2线截取的多层陶瓷电容器的截面图。
[0035]
图4是沿图1中的a1-a2线截取的多层陶瓷电容器的截面图。
[0036]
图5是示出根据第一实施例的多层陶瓷电容器的制造方法的流程图。
[0037]
图6a至图6i是用于描述根据第一实施例的多层陶瓷电容器的制造方法的截面图。
[0038]
图7是示出在升温时根据第一实施例的多层陶瓷电容器的每种材料的温度与变形之间关系的曲线图。
[0039]
图8a是与图2a中相同方式截取的根据本发明的第二实施例的多层陶瓷电容器的截面图。
[0040]
图8b是与图2b中相同方式截取的根据第二实施例的多层陶瓷电容器的截面图。
[0041]
图8c是与图4中相同方式截取的根据第二实施例的多层陶瓷电容器的截面图。
[0042]
图9是示出根据本发明的第三实施例的构造的截面图，其中多层陶瓷电容器安装在电路基板上。
[0043]
图10是示出根据本发明的第四实施例的陶瓷电子部件的立体图。
[0044]
图11是示出根据第一实施例的多层陶瓷电容器的不同样品的尺寸、裂纹产生和耐久性的关系的表。
[0045]
图12是示出根据第一实施例的多层陶瓷电容器的不同样品的尺寸、裂纹产生和耐久性的关系的表。
具体实施方式
[0046]
现在将参照附图描述本发明的实施例。以下实施例并非旨在限制本发明。在实施例中的每个实施例中描述的所有特征的组合对于本发明不是绝对必要的。可以根据应用本发明的设备和装置的设计、规格和各种条件(使用条件、使用环境等)来修改和/或改变每个实施例的配置。本发明的技术范围由所附权利要求限定并且不受以下实施例的限制。此外，为了更容易理解部件、组件和元件，结合以下描述使用的附图中示出的部件、组件和元件可在结构、比例和形状上与实际的部件、组件和元件不同。
[0047]
第一实施例
[0048]
图1是示出根据本发明的第一实施例的多层陶瓷电容器的立体图。图2a是沿图1中的b1-b2线截取的多层陶瓷电容器的截面图。图2b是沿图1中的b3-b4线截取的多层陶瓷电容器的截面图。图3是沿图1中的c1-c2线截取的多层陶瓷电容器的截面图。图4是沿图1中的a1-a2线截取的多层陶瓷电容器的截面图。
[0049]
如图1、图2a、图2b、图3、图4所示，多层陶瓷电容器1a包括素体(元件集合体，element body)2和外部电极(外电极)6a和6b。素体2具有层叠体(或堆叠体)2a、下覆盖层5a和上覆盖层5b。层叠体2a具有内部电极层(内电极层)3a、其他内部电极层3b以及夹在相邻内部电极层3a和3b之间的电介质层4。
[0050]
在图2a、图2b和图3中，下覆盖层5a和层叠体2a之间的边界以及上覆盖层5b和层叠体2a之间的边界用虚线表示，但是后面将描述的烧结后的边界不能确定。
[0051]
层叠体2a的下表面被下覆盖层5a覆盖，并且层叠体2a的上表面被上覆盖层5b覆盖。内部电极层3a和3b以电介质层4夹在其间的方式交替堆叠。虽然另外，图1、图2a、图2b和图3示出其中总共堆叠7层内部电极层3a和3b的实例，但堆叠的内部电极层3a和3b的数量没
有限制。
[0052]
在下面的描述中，垂直通过素体2的端面ma和mb的方向可以称为素体2的纵向方向dl，垂直于纵向方向dl并且平行于内部电极层3a和3b的方向可以称为素体2的宽度方向dw，与纵向方向dl和宽度方向dw垂直的方向可以称为素体2的堆叠方向(高度方向)dh。
[0053]
内部电极层3a和3b在高度方向dh上堆叠，使得电介质层4插置在其间。左端面ma在纵向方向dl上与右端面mb相反。
[0054]
多层陶瓷电容器1a安装在电路基板上并且用于包括消除施加到安装在电路基板上的半导体芯片的噪声的目的。
[0055]
素体2的与电路基板大致平行的一对相反表面可以称为顶面ts和底面bs。另外，可以将素体2的与电路基板大致垂直且不暴露内部电极层3a和3b的一对相反表面称为一对侧面sa和sb。宽度方向dw大致垂直地通过素体2的侧面sa和sb。
[0056]
在说明书中，术语“顶面”、“底面”、“侧面”、“高度”、“厚度”、“宽度”等是为了便于理解而使用的，并不旨在限制多层陶瓷电容器1a安装在电路基板上时的姿态。
[0057]
如图4所示，素体2的侧面sa和sb沿纵向方向dl凹入地弯曲，使得素体2具有纵向方向dl上的中央部分c1，该中央部分c1处的宽度w1小于端面ma和mb处的宽度w3。这意指与纵向方向dl上的其他部分相比，纵向方向dl上的中央部分c1的至少任何部分是最窄的，其中宽度是在相同高度水平上进行比较的。
[0058]
在所说明的实施例中，素体2的侧面sa和sb之间的间隔(素体2的宽度)从端面ma和mb朝向中央部分c1中的侧面sa和sb的点q1和q1’逐渐变小。每个侧面可以关于图4所示的素体2的中心线ce1轴对称，该中心线ce1位于素体2在纵向方向dl上的中心并且沿着宽度方向dw穿过。
[0059]
纵向中央部分c1例如定义为在将素体2在纵向方向dl上分割为(2n+1)等份的情况下的素体2在纵向方向dl上的中间部分，其中n为正整数。例如，在将素体2在纵向方向dl上分为三等份的情况下，纵向中央部分c1定义为素体2在纵向方向dl上的中间部分。
[0060]
如图2a和图2b所示，素体2的侧面sa和sb沿高度方向dh凹入地弯曲，使得素体2具有高度方向dh上的中央部分ca3和cb3，中央部分ca3和cb3处的宽度小于其他部分处的宽度。每个侧面可以关于图2a和2b所示的素体2的中心线ce2和ce3轴对称，该中心线ce2和ce3位于素体2在高度方向dh上的中心并且沿着宽度方向dw穿过。
[0061]
从图2a和图2b的比较可以理解，沿高度方向dh的每个侧面的曲率半径在纵向中央部分c1处最小并且可以随着去往素体2的纵向端部逐渐增加。图4中的前述点q1和q1’是沿高度方向dh的每个侧面的曲率半径最小并且位于中央部分c1内的点。侧面的凹入弯曲形状也可以关于图4所示的素体2的中心线ce1而轴对称。
[0062]
如图2b所示，素体2的中央部分c1处的宽度w1精确地定义为在高度方向dh的中心处的纵向中央部分c1处的宽度。如图2a所示，素体2的端面ma和mb处的宽度w3精确地定义为高度方向dh上的中心处的端面ma和mb处的宽度。
[0063]
如后文所述，优选的是0＜(w3-w1)/w3≤0.15，并且更优选的是0.04＜(w3-w1)/w3≤0.12。
[0064]
如图3所示，素体2的顶面ts和底面bs沿纵向方向dl凸出地弯曲，使得素体2具有纵向方向dl上的中央部分c2，中央部分c2处的厚度(高度)t1大于端面ma和mb处的厚度(高度)
t3。这意指，与纵向方向dl上的其他部分相比，纵向方向dl上的中央部分c2的至少任何部分是最厚的，其中厚度是在相同竖直平面上进行比较的。
[0065]
在所说明的实施例中，素体2的顶面ts与底面bs之间的间隔(素体2的厚度)从端面ma和mb朝向纵向中心逐渐增加。
[0066]
纵向中央部分c2例如定义为在将素体2在纵向方向dl上分割为(2n+1)等份的情况下的素体2的在纵向方向dl上的中间部分，其中n为正整数。例如，在将素体2在纵向方向dl上分为三等份的情况下，纵向中央部分c2定义为素体2在纵向方向dl上的中间部分。中央部分c2可以与中央部分c1重合或不重合。
[0067]
从上面可以看出，素体2具有沿纵向方向dl凸出地弯曲的顶面ts和底面bs，并且具有比端面ma和mb厚的中央部分c2。顶面和底面中的每个可以关于图3所示的素体2的中心线ce4轴对称，该中心线ce4位于素体2在纵向方向dl上的中心并且沿高度方向dh穿过。
[0068]
在图3中所示的截面中，素体2的最厚部分位于中央部分c2。
[0069]
在图2a和2b中，在素体2的与端面ma和mb平行的截面中，将素体2的纵向方向dl的端部处的高度方向dh上的中央部分称为中央部分ca3，且将素体2的纵向方向dl上的中心处的高度方向dh上的中央部分称为中央部分cb3。另外，在素体2的与端面ma和mb平行的截面中，将素体2的纵向方向dl的端部处的宽度方向dw上的中央部分称为中央部分ca4，且将素体2的纵向方向dl上的中心处的宽度方向dw上的中央部分称为中央部分cb4。
[0070]
因为素体2的侧面sa和sb沿纵向方向dl凹入地弯曲(因为素体2的纵向中央部分处的宽度w1小于纵向端部处的宽度w3)，所以在素体2的纵向中心处的高度方向中央部分cb3处的宽度小于素体2的纵向端部处的高度方向中央部分ca3的宽度。这意指，与纵向方向dl的其他部分相比，纵向中央部分中高度方向dh上的中央部分cb3的至少任何部分是最窄的，其中宽度是在相同高度水平上(例如在高度的中间水平上)进行比较的。
[0071]
高度方向中央部分cb3例如定义为将素体2在高度方向dh上分割为(2n+1)等份的情况下的素体2在高度方向dh上的中间部分，其中n为正整数。例如，在将素体2在高度方向dh上分为三等份的情况下，高度方向中央部分cb3定义为素体2在高度方向dh上的中间部分。
[0072]
因为素体2的顶面ts和底面bs沿纵向方向dl凸出地弯曲(因为素体2的纵向中央部分处的厚度t1大于纵向端部处的厚度t3)，所以在素体2的纵向中心处的横向中央部分cb4处的厚度大于素体2的纵向端部的横向中央部分ca4处的厚度。这意指，与纵向方向dl上的其他部分相比，纵向中央部分中宽度方向dw上的中央部分cb3的至少任何部分是最厚的，其中厚度是在相同横向位置处(例如在宽度方向dw上的中间处)进行比较的。
[0073]
横向中央部分cb4例如定义为在将素体2在宽度方向dw上分割为(2n+1)等份的情况下的素体2在宽度方向dw上的中间部分，其中n为正整数。例如，在将素体2在宽度方向dw上分为三等份的情况下，高度方向中央部分cb3定义为素体2在宽度方向dw上的中间部分。
[0074]
如图2a和2b所示，素体2具有沿宽度方向dw凸出地弯曲的顶面ts和底面bs，并且具有比素体2的横向侧厚的横向中央部分ca4和cb4。顶面和底面中的每个可以关于图2a和2b所示的素体2的中心线ce5和ce6轴对称，该中心线ce5和ce6位于素体2在宽度方向dw上的中心并且沿着高度方向dh穿过。
[0075]
从图2a和2b的比较可以理解，沿宽度方向dw的顶面和底面中的每个的曲率半径在
纵向中央部分c1或c2处最小并且可以随着去往素体2的纵向端部逐渐增加。图4中的前述点q1和q1’是沿宽度方向dw的顶面和底面中的每个的曲率半径最小并且位于中央部分c1或c2内的点。顶面和底面的凸出弯曲形状也可以关于图4所示的素体2的中心线ce1而轴对称。
[0076]
如图2b所示，素体2的纵向中央部分c1或c2处的厚度t1被精确地定义为素体2的纵向中央部分c1或c2处的截面中宽度方向dw上的中央部分cb4处的厚度。素体2的纵向中央部分c1或c2处的截面中的素体2在宽度方向dw上的横向侧处的厚度称为厚度t2。素体2的纵向中央部分c1或c2处的宽度w1被精确地定义为素体2的纵向中央部分c1或c2处的截面中在高度方向dh上的中央部分cb3处的宽度。素体2的纵向中央部分c1或c2处的截面中高度方向dh上的上边缘和下边缘处的宽度称为宽度w2。
[0077]
优选的是3.5≤[(w2-w1)/w2]/[(t1-t2)/t2]≤30，并且更优选的是5.5≤[(w2-w1)/w2]/[(t1-t2)/t2]≤20。在不等式中，w2可以是在素体2的纵向中央部分c1或c2处的截面中的上边缘和下边缘处的宽度，或者可以是在素体2的纵向中央部分c1或c2处的截面中的上边缘或下边缘处的宽度。
[0078]
图2a、图2b、图3和图4所示的素体2的轮廓可以通过观察通过沿图2a、图2b、图3和图4的截面剖切获得的剖切平面并通过抛光该剖切平面来确认。素体2的前述尺寸也可以通过在剖切平面上进行测量来确认。
[0079]
外部电极6a和6b分别位于素体2的两端部，使得外部电极6a和6b在纵向方向dl上彼此隔开(分开)。外部电极6a和6b分别连续地覆盖素体2的顶面ts、底面bs、侧面sa和sb以及对应的端面ma或mb。
[0080]
如图3所示，在纵向方向dl上，内部电极层3a和3b交替布置在层叠体2a中的不同位置。内部电极层3a可以比内部电极层3b更靠近素体2的左端面ma，而内部电极层3b可以比内部电极层3a更靠近素体2的右端面mb。
[0081]
内部电极层3a的左端部在左端面ma中在电介质层4的左端部暴露，且与外部电极6a连接。内部电极层3b的右端部在右端面mb中在电介质层4的右端部暴露，且与外部电极6b连接。
[0082]
另一方面，如图4所示，在宽度方向dw上，内部电极层3a和3b的侧面被形成电介质层4的电介质材料覆盖。在宽度方向dw上，内部电极层3a的两侧可以与内部电极层3b的两侧对齐。
[0083]
因此，素体2具有由电介质材料构成且在宽度方向dw上覆盖内部电极层3a和3b的侧缘部10。素体2可以沿着素体2的各个脊部成倒角。
[0084]
内部电极层3a和3b的厚度可以在0.2微米至0.8微米的范围内。
[0085]
内部电极层3a和3b的材料的主要成分可以是金属，例如cu(铜)、fe(铁)、zn(锌)、sn(锡)、ni(镍)、ti(钛)、ag(银)、au(金)、pt(铂)、pd(钯)、ta(钽)或w(钨)，或者可以是含有上述金属中的至少一种的合金。内部电极层3a和3b的材料的主要成分优选为ni或cu。
[0086]
电介质层4的厚度可以在从0.2微米到0.5微米的范围内。在电介质层4中含有的电介质的平均结晶粒径可以在从80纳米到200纳米的范围内。
[0087]
电介质层4的材料的主要成分例如可以是具有钙钛矿结构的陶瓷材料。可以以50％或更大的比例含有主要成分。电介质层4的陶瓷材料例如可以是钛酸钡、钛酸锶、钛酸钙、钛酸镁、钛酸锶钡、钛酸钡钙、锆酸钙、锆酸钡、锆钛酸钙、锆钛酸钡钙或氧化钛。
[0088]
下覆盖层5a和上覆盖层5b的材料的主要成分可以是例如陶瓷材料。下覆盖层5a和上覆盖层5b的陶瓷材料的主要成分可以与电介质层4的陶瓷材料的主要成分相同。
[0089]
素体2的顶面ts和底面bs的凸出弯曲形状和素体2的侧面sa和sb的凹入弯曲形状可以通过施加在素体2中的内部应力的分布而获得，这是由于将在下文中描述的烧结素体2的过程中层叠体2a(参见图2a和图3)的收缩温度与覆盖层5a和5b的收缩温度之间的差异而引起的。在该差异增加的情况下，施加在素体2中的内部应力也增加，使得凸形状和凹形状的曲率也增加。
[0090]
为了改变覆盖层5a和5b的收缩温度，可以改变覆盖层5a和5b中含有的电介质(陶瓷)材料的结晶粒径，可以改变覆盖层5a和5b的材料中玻璃相添加剂(例如，si)的量，并且可以改变混合到覆盖层5a和5b的材料中的粘合剂的量。
[0091]
外部电极6a和6b的材料的主要成分可以是金属，例如cu、fe、zn、al、ni、pt、pd、ag、au或sn，或者可以是含有上述金属中的至少一种的合金。考虑到与内部电极3a和3b的电连接性，外部电极6a和6b的材料的主要成分优选为ni。
[0092]
如图6i所示，外部电极6a和6b中的每个都具有形成在素体2上的作为导电层的基底层7和形成在基底层7上的镀层9。
[0093]
外部电极6a和6b的基底层7分别位于素体2的相反端部，使得外部电极6a和6b的基底层7在纵向方向dl上彼此隔开(分开)。外部电极6a和6b中的每个的基底层7连续地覆盖素体2的顶面ts、底面bs、侧面sa和sb以及对应的端面ma或mb。
[0094]
用于基底层7的导电材料可以是金属，例如cu、fe、zn、al、ni、pt、pd、ag、au和sn，或者可以是含有至少一种金属的合金。基底层7还可以包括分散在金属中的共材(co-material)颗粒。这里，术语“颗粒”意指不仅包括单个小颗粒，还包括多个小颗粒在将在后面描述的烧结过程后组合形成的块。在基底层7中以岛状分散的共材减小素体2和基底层7的热膨胀系数的差异，以减轻施加在基底层7中的热应力。共材例如是作为电介质层4的材料的主要成分的陶瓷成分。基底层7也可以含有玻璃成分。基底层7中的玻璃成分可以使基底层7致密化。玻璃成分可以是例如ba(钡)、sr(锶)、ca(钙)、zn、al、si(硅)、b(硼)等的氧化物。
[0095]
基底层7优选由含有金属的导电膏体的烧结体形成。由此，能够在确保素体2与基底层7的附着的同时使基底层7增厚，使得能够确保外部电极6a和6b的强度并且确保基底层7与内部电极层3a和3b的导电性。
[0096]
外部电极6a和6b中的每个的镀层9连续地覆盖对应的基底层7。镀层9通过对应的基底层7与内部电极层3a或3b电连接。此外，外部电极6a和6b中的每个的镀层9经由焊料与电路基板上的电极电连接。
[0097]
镀层9的材料可以是金属，例如cu、fe、zn、al、ni、pt、pd、ag、au、sn等，或者可以是含有上述金属中的至少一种的合金。镀层9可以是单一金属成分的单层或不同金属成分的多层。
[0098]
外部电极6a和6b中的每个的镀层9例如可以具有由形成在基底层7上的cu镀层、形成在cu镀层上的ni镀层以及形成在ni镀层上的sn镀层构成的三层结构。cu镀层可以改善镀层9与基底层7的粘合性，而ni镀层可以改善外部电极6a和6b在焊接期间的耐热性。sn镀层可以改善焊料对镀层9的润湿性。
[0099]
在实施例中，如图4所示，因为素体2的侧面sa和sb沿纵向方向dl凹入地弯曲，所以在层叠体2a(参见图2a和2b)中(特别地，在靠近下覆盖层5a和层叠体2a之间的边界以及上覆盖层5b和层叠体2a之间的边界的区域re(由图2a和2b中的虚线表示)中)存在的局部残留应力可以缓和。因此，覆盖层5a和5b难以与层叠体2a分开，这防止素体2的破裂、素体2的机械强度的变差、绝缘电阻的变差以及可靠性的变差。将其中覆盖层5a和5b与层叠体2a分开的情况称为剥离。
[0100]
此外，通过调整覆盖层5a和5b中含有的电介质(陶瓷)材料的结晶粒径，覆盖层5a和5b中含有的玻璃相添加剂的量和/或粘合剂的量，可以获得素体2的顶面ts和底面bs的凸出弯曲形状以及素体2的侧面sa和sb的凹入弯曲形状。这样不再需要对烧结后的素体2进行加工以获得凸出弯曲形状和凹入弯曲形状，从而抑制素体2的成本增加。
[0101]
多层陶瓷电容器1a的外形尺寸优选在根据日本工业标准(jis)的“0201”(长度＝0.25mm、宽度＝0.125mm、高度＝0.125mm)至根据jis的“3225”(长度＝3.2mm，宽度＝2.5mm，高度＝2.5mm)的范围内。外形尺寸更优选在根据jis的“0201”至“0402”(长度＝0.4mm、宽度＝0.2mm、高度＝0.2mm)的范围内。需要指出的是，上述尺寸值为设计值且实际产品的尺寸值可包括尺寸公差。在多层陶瓷电容器1a的外形尺寸在“0201”到“0402”的范围内的情况下，能够使多层陶瓷电容器1a小型化且容量大。
[0102]
多层陶瓷电容器1a的电容优选在10μf至1000μf的范围内。更优选的是多层陶瓷电容器1a的电容在470μf至1000μf的范围内。在多层陶瓷电容器1a的电容在470μf至1000μf的范围内的情况下，多层陶瓷电容器1a可以做得更小并且可以用于电源电路中的平滑电容器，并且可以有效降低纹波电流。
[0103]
图5是示出制造根据第一实施例的多层陶瓷电容器的方法的实例的流程图。图6a至图6i是示出制造根据第一实施例的多层陶瓷电容器的示例性方法的截面图。为了便于说明，图6c至图6i仅示出以电介质层4插入其间的方式交替层叠的三个内部电极层3a和三个内部电极层3b。
[0104]
在图5的步骤s1(混合步骤)中，将作为分散剂和成型助剂的有机粘合剂和有机溶剂添加到电介质材料粉末中，并粉碎和混合以制备浆料。电介质材料粉末包括例如陶瓷粉末。电介质材料粉末可以包括一种或多种添加剂。一种或多种添加剂可以是例如mg(镁)、mn(锰)、v(钒)、cr(铬)、y(钇)、sm(钐)、eu(铕)、gd(镉)、tb(铽)、dy(镝)、ho(钬)、er(铒)、tm(铥)、yb(镱)、co(钴)、ni、li(锂)、b、na(钠)、k(钾)或si的氧化物，或玻璃。有机粘合剂是例如聚乙烯醇缩丁醛树脂或聚乙烯醇缩醛树脂。有机溶剂是例如乙醇或甲苯。
[0105]
接下来，在图5的步骤s2(浆料涂布步骤)中，如图6a所示，制造生片24。具体而言，将含有陶瓷粉末的浆料涂布在片状的载体膜上并干燥以制造生片24。载体膜例如为pet(聚对苯二甲酸乙二醇酯)膜。浆料的涂布例如可以使用刮刀法、模涂法、凹版涂布法等进行。重复步骤s2以制备多个生片24。
[0106]
接下来，在图5的步骤s3(电极印刷步骤)中，如图6b所示，将导电膏体(其将成为内部电极层)以预定图案涂布到在步骤s1中制备的生片中的生片24中的每个生片上(图2b所示的内部电极层3a或3b将被放置在该生片上)以在生片24上形成内部电极图案23。在步骤s3中，可以形成在每个单片生片24上的多个内部电极图案23，使得内部电极图案23在生片24的纵向方向上彼此分开。
[0107]
用于内部电极层的导电膏体包括用作内部电极层3a和3b的材料的金属粉末。例如，如果用作内部电极层3a和3b的材料的金属是ni，则用于内部电极层的导电膏体包括ni的粉末。用于内部电极层的导电膏体还包括粘合剂、溶剂，和(如果需要的话)助剂。用于内部电极层的导电膏体可以包括作为共材的陶瓷材料，其主要成分具有与电介质层4的材料的主要成分相同的组成。
[0108]
可以使用丝网印刷法、喷墨印刷法或凹版印刷法来涂布用于内部电极层的导电膏体。因此，步骤s3可以称为电极印刷步骤。以此方式，制备在其上具有内部电极图案23的多个生片24。
[0109]
接下来，在图5的步骤s4(层叠步骤)中，如图6c所示，将形成有内部电极图案23的生片24和未形成有内部电极图案23的生片25a和25b以预定顺序层叠以形成生片的块30。其上未形成内部电极图案23的生片25a和25b用作外层(下覆盖层5a和上覆盖层5b)。
[0110]
其上具有内部电极图案23a或23b的生片24分为两组，即其上具有内部电极图案23a(其将形成内部电极层3a)的生片24和其上具有内部电极图案23b(其将形成内部电极层3b)的生片24。其上具有内部电极图案23a的生片24和其上具有内部电极图案23b的生片24在层叠方向上交替堆叠，使得生片24上的内部电极图案23a和下一个或相邻的生片24上的内部电极图案23b在生片24的纵向方向上交替变换。
[0111]
此外，在生片块30中定义三种类型的部分。具体地，生片块30包括其中仅内部电极图案23a在堆叠方向上堆叠的部分，其中内部电极图案23a和图23b在堆叠方向上交替堆叠的部分，以及其中仅内部电极图案23b在堆叠方向上堆叠的部分。
[0112]
用于下覆盖层5a和上覆盖层5b的生片25a和25b比其上形成有内部电极图案23的生片24厚。
[0113]
如上所述，为了改变覆盖层5a和5b的收缩温度，可以改变覆盖层5a和5b中含有的电介质(陶瓷)材料的结晶粒径，可以改变覆盖层5a和5b的材料中玻璃相添加剂的量(例如si)，并且可以改变混合到覆盖层5a和5b的材料中的粘合剂的量。
[0114]
如果生片25a和25b中含有的电介质粉末的平均结晶粒径大于生片24中含有的电介质粉末的平均结晶粒径，则可以在烧结期间将覆盖层5a和5b的收缩温度调节为高于层叠体2a的收缩温度。
[0115]
如果增加生片25a和25b中所含有的电介质粉末中的玻璃相添加剂的量，则可以在烧结期间将覆盖层5a和5b的收缩温度调节得更低。
[0116]
如果增加生片25a和25b中所含有的电介质粉末中的粘合剂的量，则烧结前生片25a和25b中的电介质颗粒之间的距离增加，使得烧结期间电介质颗粒的固溶(solid solution)可以减速。这引起烧结期间覆盖层5a和5b的收缩温度高于层叠体2a的收缩温度。
[0117]
接下来，在图5的步骤s5(压力粘结步骤)中，如图6d所示，将在图5的步骤s4的层叠步骤中获得的层叠块30压制，使得生片24、25a和25b被压力粘结。压制层叠块30可以通过例如流体静压制层叠块30来进行，该层叠块30可以被树脂膜包围。
[0118]
在图5的步骤s6(切割步骤)中，如图6e所示，压制层叠块30被切割，使得块30被分成多个素体，每个素体具有长方体形状。每个素体有六个表面。层叠块30的切割在其中堆叠方向上仅堆叠内部电极图案23a的部分和在堆叠方向上仅堆叠内部电极图案23b的部分进行，如多条竖直虚线27所指示。层叠块30的切割可以通过例如刀片切割或类似方法进行。
[0119]
在图6f中以放大的方式示出所得的素体2’。如图6f所示，在每个素体2’中，内部电极层3a和3b以电介质层4夹在它们之间的方式交替层叠。内部电极层3a在每个素体2’的一个端面ma暴露，并且内部电极层3b在每个素体2’的另一端面mb暴露。
[0120]
下覆盖层5a和上覆盖层5b形成在每个素体2’中。
[0121]
接下来，在图5的步骤s7(粘合剂去除步骤)中，去除在图5的步骤s6中分离的每个素体2’中含有的粘合剂。粘合剂的去除例如通过在约350摄氏度的n2气氛中加热素体2’来进行。
[0122]
接下来，在图5的步骤s8(涂布用于基底层的膏体的步骤)中，如图6g所示，将用于基底层(底层)7的导电膏体7’涂布到在步骤s7中从其中去除粘合剂的每个素体2的两端面ma和mb，且另外被涂布到素体2的与相应端面ma和mb相邻的剩余四个面(顶面、底面和侧面)。例如，可以使用浸渍法涂布用于基底层的导电膏体7’。然后，干燥导电膏体7’。
[0123]
用于导电膏体7’的基底层7含有金属的粉末或填料，其用作基底层7的导电材料。例如，当用作基底层7的导电材料的金属是ni时，则用于基底层的导电膏体7’含有ni的粉末或填料。用于基底层的导电膏体7’还含有例如作为共材的陶瓷成分，其是电介质层4的材料的主要成分。例如，主要由钛酸钡构成的氧化物陶瓷颗粒(例如，d50粒径为0.1微米至4微米)作为共材混合在用于基底层的导电膏体7’中。用于基底层的导电膏体7’还含有粘合剂和溶剂。
[0124]
然而，也可以在对素体2进行烧结(步骤s9)之后，涂布用于基底层的导电膏体7’并进行烧结。在此情况下，导电膏体7’可以在例如780摄氏度的n2气氛中烧结十分钟至三十分钟。
[0125]
接下来，在图5的步骤s9(烧结步骤)中，如图6h所示，使在步骤s8中涂布用于基底层7的导电膏体的素体2经历烧结过程，使得内部电极层3a和3b与每个素体2的电介质层4一体化并且基底层7与素体2一体化。素体2和导电膏体7’的烧结例如在1000摄氏度到1400摄氏度的温度范围内在烧结炉中进行，烧结十分钟到两小时。
[0126]
如果使用诸如ni或cu的贱金属作为内部电极层3a和3b的材料，则烧结过程可以在烧结炉中进行，同时将烧结炉的内部保持在还原气氛中以防止内部电极层3a和3b的氧化。
[0127]
如上所述，在烧结步骤中，由于层叠体2a的收缩温度与覆盖层5a和5b的收缩温度的差异，内部应力依据素体2中的位置而不同，从而形成素体2的顶面ts和底面bs的凸出弯曲形状和素体2的侧面sa和sb的凹入弯曲形状。
[0128]
在烧结步骤中，可以减少素体2中的电介质材料中的一些氧化物成分，使得在烧结步骤后进行再氧化步骤。再氧化步骤可以在n2气氛中在从600摄氏度到1000摄氏度的温度范围内进行。
[0129]
接下来，在图5的步骤s10(形成镀层的步骤)中，如图6i所示，镀层9形成在基底层7上。在形成镀层9时，例如，可以依次形成cu镀层、ni镀层和sn镀层。镀层可以通过将形成有基底层7的素体2收纳在筒内且浸渍在筒内的镀液中，且使筒旋转并通电而形成。
[0130]
图7示出当温度升高时根据第一实施例的多层陶瓷电容器1a的材料的温度和变形之间的关系。图7是通过对多层陶瓷电容器1a的材料进行热机械分析(tma)获得的。
[0131]
在该图中，曲线m1对应于层叠体2a中的内部电极层3a和3b的材料的热收缩行为，而曲线m2至m4对应于覆盖层5a和5b的不同材料的热收缩行为。
[0132]
如每条曲线所示，由于温度升高，收缩率显著增加。收缩开始的温度可以认为是收缩开始温度，且收缩结束的温度可以认为是收缩结束温度。
[0133]
相对于温度改变的收缩率最大的温度(曲线的倾斜角最大的温度)可以称为收缩温度。对于曲线m1，内部电极层3a和3b的材料的收缩温度是ta(摄氏度)。对于曲线m3，覆盖层5a和5b的材料的收缩温度是tx(摄氏度)。
[0134]
因为覆盖层5a和5b的收缩温度高于内部电极层3a和3b的收缩温度，所以内部电极层3a和3b在覆盖层5a和5b开始收缩之前开始收缩。因为内部电极层3a和3b的收缩主要发生在宽度方向dw上，所以如图2a和2b所示，素体2的侧面sa和sb沿高度方向dh变形成凹入地弯曲，使得层叠体2a的内部被显著压缩。压缩内应力使素体2的顶面ts和底面bs沿宽度方向dw凸出地弯曲以释放压缩内应力本身。
[0135]
如果覆盖层5a和5b的收缩温度与内部电极层3a和3b的收缩温度相比非常高，则内部电极层3a和3b与覆盖层5a和5b的变形相比更早地收缩，并且层叠体2a中的应力增加。结果，素体2的外表面的凹曲率和凸曲率增大。
[0136]
然而，如果素体2中的应力过高，则素体2对机械和/或电疲劳的耐久性降低，并且多层陶瓷电容器1a的可靠性将会变差。
[0137]
另一方面，如果覆盖层5a和5b的收缩温度过于接近内部电极层3a和3b的收缩温度，则容易在层叠体2a与覆盖层5a和5b之间发生剥离。
[0138]
为了确认多层陶瓷电容器1a的不同样品的剥离的发生和可靠性，发明人进行了实验。表1示出每个样品的内部电极层3a和3b的材料的收缩温度ta(摄氏度)和覆盖层5a和5b的材料的收缩温度tx(摄氏度)。样本有各种ta和各种tx。收缩温度ta和tx由tma获得。
[0139]
tma中的条件如下：升温速率为10摄氏度/分钟，且气氛为氮气(99％)和氢气(1％)的混合物。
[0140]
样品的可靠性通过测试样品的耐久性(halt(高度加速寿命测试))来确认。
[0141]
表1
[0142] 样品1样品2样品3样品4样品5样品6样品7样品8样品9ta(℃)650720760850900800800650900tx(℃)120012001095115011501100105012201050tx/ta1.851.671.441.351.281.381.311.881.17
[0143]
在样品1中，在烧结过程后发生剥离，但它处于没有问题的水平。生产后的耐久性测试示出良好结果。
[0144]
在样品2中，在烧结过程后发生剥离，但它处于没有问题的水平。生产后的耐久性测试示出良好结果。
[0145]
在样品3中，烧结过程后几乎没有发生剥离。生产后的耐久性测试示出良好结果。
[0146]
在样品4中，烧结过程后没有发生剥离。生产后的耐久性测试示出良好结果。
[0147]
在样品5中，烧结过程后几乎没有发生剥离。生产后的耐久性测试示出良好结果。
[0148]
在样品6中，烧结过程后没有发生剥离。生产后的耐久性测试示出良好结果。
[0149]
在样品7中，烧结过程后没有发生剥离。生产后的耐久性测试示出良好结果。
[0150]
在样品8中，烧结过程后发生问题性剥离。生产后的耐久性测试显示不足结果。
[0151]
在样品9中，烧结过程后发生问题性剥离。生产后的耐久性测试示出良好结果。
[0152]
通过上述实验结果，优选1.20≤tx/ta≤1.85，更优选1.30≤tx/ta≤1.60。更优选1.30≤tx/ta≤1.40。
[0153]
如上所述，如图4所示，素体2的侧面sa和sb沿纵向方向dl凹入地弯曲。如图3所示，素体2的顶面ts和底面bs沿纵向方向dl凸出地弯曲。如图2a和2b所示，侧面sa和sb沿高度方向dh凹入地弯曲，而顶面ts和底面bs沿宽度方向dw凸出地弯曲。
[0154]
素体2的顶面ts、底面bs、侧面sa和sb的优选形状可以通过调节以下中的至少一项来获得：(i)覆盖层5a和5b中含有的电介质(陶瓷)材料的结晶粒径，(ii)覆盖层5a和5b的材料中的玻璃相添加剂的量，以及(iii)混合到覆盖层5a和5b中含有的电介质粉末中的粘合剂的量。
[0155]
(i)如果覆盖层5a和5b中含有的电介质材料的结晶粒径增大，则可以提高烧结期间的覆盖层5a和5b的收缩开始温度，使得可以增加沿纵向方向dl凹入地弯曲的侧面sa和sb的凹曲率的量(参见图4)。
[0156]
(ii)如果添加到覆盖层5a和5b中含有的电介质材料粉末中的玻璃相添加剂的量增加，则可以降低烧结期间的覆盖层5a和5b的收缩开始温度和收缩温度，使得可以减小沿纵向方向dl凹入地弯曲的侧面sa和sb的凹曲率的量(参见图4)。
[0157]
(iii)如果混合到覆盖层5a和5b中含有的电介质粉末中的粘合剂的量增加，则可以提高烧结期间的覆盖层5a和5b的收缩开始温度，使得可以增加沿纵向方向dl凹入地弯曲的侧面sa和sb的凹曲率的量(参见图4)，并且可以增加沿纵向方向dl凸出地弯曲的顶面ts和底面bs的凸曲率的量(参见图3)。
[0158]
第二实施例
[0159]
图8a是与图2a相同方式截取的根据本发明的第二实施例的多层陶瓷电容器1b的截面图。图8b是与图2b相同方式截取的根据第二实施例的多层陶瓷电容器1b的截面图。图8c是与图4相同方式截取的根据第二实施例的多层陶瓷电容器1b的截面图。
[0160]
如图8a至8c所示，除了素体2和外部电极6a和6b之外，多层陶瓷电容器1b还具有密封树脂层8。除了密封树脂层8之外，多层陶瓷电容器1b与多层陶瓷电容器1a相同。
[0161]
密封树脂层8覆盖素体2的顶面ts，外部电极6a和6b中每个的顶面，素体2的侧面sa和sb的上部以及外部电极6a和6b中每个的侧面的上部。除了与电路基板上的电极电连接的外部电极6a和6b的底面以外，密封树脂层8也可以覆盖多层陶瓷电容器1b的整体。
[0162]
树脂层8可以由热塑性树脂、热固性树脂或uv固化树脂形成。树脂层8的材料可以通过喷涂或浸渍来涂布。
[0163]
通过用树脂层8涂覆素体2和外部电极6a和6b，可以防止湿气进入素体2内的电荷存储区域并提高抗冲击性，从而改善多层陶瓷电容器1b的可靠性。另外，在使用将外部电极6a和6b与电路基板上的电极连接的焊料将多层陶瓷电容器1b安装在电路基板上时，密封树脂层8能够防止焊料润湿至外部电极6a和6b中的每个的顶面。这使得可以防止多层陶瓷电容器1b在安装到基板上之后高度增加。
[0164]
如图8a和8b所示，素体2的侧面sa和sb沿高度方向dh凹入地弯曲。因此，能够防止固化前的树脂沿着侧面sa和sb落下。另外，能够使素体2的侧面sa和sb中的每个的高度方向中心处的密封树脂层8变厚，以便防止水分侵入素体2内的电荷蓄积区域。因此，可以确保多层陶瓷电容器1b的可靠性。
[0165]
第三实施例
[0166]
图9是示出其中多层陶瓷电容器安装在电路基板上的根据本发明的第三实施例的构造的截面图。
[0167]
如图9所示，在电路基板11上，焊盘电极12a和12b形成在电路基板11上。电路基板11可以是由例如si制成的印刷电路板或半导体板。多层陶瓷电容器1a分别经由附接到外部电极6a和6b的镀层9的焊料层13a和13b与焊盘电极12a和12b连接。
[0168]
焊料层13a和13b中的每个润湿至对应的外部电极6a或6b的端面。如果多层陶瓷电容器1a的高度较小，则焊料层13a和13b中的每个可润湿至对应的外部电极6a或6b的顶面。
[0169]
但是，因为素体2的顶面ts沿纵向方向dl凸出地弯曲，所以外部电极6a和6b的高度朝向素体2的端面ma和mb逐渐减小。因此，即使焊料层13a和13b润湿至外部电极6a和6b的顶面，焊料层13a和13b也难以到达素体2的顶面ts。结果是，防止多层陶瓷电容器1a在安装时高度增加。
[0170]
第四实施例
[0171]
图10是示出根据本发明的第四实施例的陶瓷电子部件的立体图。在图10中，以片式电感器作为陶瓷电子部件的实例。
[0172]
片式电感器61包括素体62和两个外部电极66a和66b。素体62包括线圈图案63和磁性材料64，该线圈图案63包括形成在其两端的两个端子段63a和63b。
[0173]
包括端子段63a和63b的线圈图案63的部分形成为薄平板，并且整个线圈图案63形成为螺旋形。
[0174]
磁性材料64用作电介质以使由线圈图案63形成的内部电极层绝缘。
[0175]
与下覆盖层5a类似的下覆盖层65a设置在素体62的底部并且类似于上覆盖层5b的上覆盖层65b设置在素体62的顶部。
[0176]
覆盖层65a和65b的收缩温度高于线圈图案63的收缩温度。
[0177]
素体62的形状可以是大致长方体形状。
[0178]
然而，素体62的侧面sa和sb沿纵向方向dl凹入地弯曲，使得素体62具有宽度小于纵向端部的宽度的纵向中央部分。
[0179]
素体62的顶面ts和底面bs沿纵向方向dl凸出地弯曲，使得素体62具有厚度大于纵向端部的厚度的纵向中央部分。
[0180]
素体62的侧面sa和sb也沿高度方向dh凹入地弯曲，使得素体62具有宽度小于高度方向端部的宽度的高度方向中央部分。沿高度方向dh的每个侧面的曲率半径在纵向中央部分处最小并且可以随着去往素体62的纵向端部逐渐增大(类似于图2a和2b的上述比较)。
[0181]
素体62的顶面ts和底面bs沿宽度方向dw凸出地弯曲，使得素体62具有厚度大于横向两侧的厚度的横向中央部分。沿宽度方向dw的顶面和底面中的每个的曲率半径在纵向中央部分处最小并且可以随着去往素体62的纵向端部逐渐增大(类似于上述图2a和2b的比较)。
[0182]
线圈图案63嵌入在磁性材料64中。然而，端子段63a在素体62的一个端面ma上从磁性材料64暴露并与外部电极66a连接，而端子段63b在素体62的另一端面mb上从磁性材料64暴露并且与外部电极66b连接。
[0183]
线圈图案63和端子段63a和63b的材料可以是例如金属，例如cu、fe、zn、al、sn、ni、
ti、ag、au、pt、pd、ta和w，或含有这些金属中的至少一种的合金。磁性材料64例如是铁氧体。
[0184]
外部电极66a和66b分别位于素体62的相反侧面，使得外部电极66a和66b在纵向方向dl上彼此隔开(分开)。外部电极66a和66b中的每个从素体62的对应端面ma或mb连续地延伸到素体62的侧面以及顶面和底面。
[0185]
实验
[0186]
为了确认多层陶瓷电容器1a的不同样品的裂纹产生和耐久性，发明人进行了实验。
[0187]
图11和图12示出根据第一实施例的多层陶瓷电容器的不同样品的尺寸、裂纹产生和耐久性(halt的结果)之间的关系。
[0188]
图11中的样品对应于jis的“3225”，其中电介质层4的材料为钛酸钡，并且内部电极层3a和3b之间的每个电介质层4的厚度为1.5微米。内部电极层3a和3b的材料为镍，而内部电极层3a和3b中的每个的厚度分别为1.0微米。内部电极层3a和3b的总数量为200。
[0189]
图12中的样品对应于jis的“1608”(长度＝1.6mm、宽度＝0.8mm、高度＝0.8mm)，其中电介质层4的材料为钛酸钡，并且在内部电极层3a和3b之间的每个电介质4的厚度为0.8微米。内部电极层3a和3b的材料为镍，并且内部电极层3a和3b中每个的厚度分别为0.6微米。内部电极层3a和3b的总数量为200。
[0190]
实验中使用的样品具有各种尺寸(w1、w2、w3、t1、t2和t3)。此外，样品满足1.20≤tx/ta≤1.85。
[0191]
图11和图12中的“halt的结果”指示在halt中50％的样品断裂的寿命。
[0192]
根据裂纹的发生情况和halt的结果，将样品分为质量好和质量差。
[0193]
样品a到i和l到t好，而样品j、k、u和v差。
[0194]
随着素体2的侧面sa和sb上的宽度方向dw上的凹曲率增大，上述比率[(w2-w1)/w2]/[(t1-t2)/t2]增大(参见图2b)，因为宽度w2和w1之间的差异增加。另外，随着素体2的侧面sa和sb上的纵向方向dl上的凹曲率增大，上述比率(w3-w1)/w3增大(参见图2a)，因为宽度w3和w1之间的差异增加。
[0195]
随着素体2的侧面sa和sb上的宽度方向dw上的凹曲率增大，并且随着素体2的侧面sa和sb上的纵向方向dl上的凹曲率增大，可以减少裂纹产生且可以延长多层陶瓷电容器1a的寿命，使得可以确保多层陶瓷电容器1a的可靠性。
[0196]
然而，如果素体2的侧面sa和sb上的宽度方向dw上的凹曲率过大，则多层陶瓷电容器1a的耐久性会降低。因此，优选的是3.5≤[(w2-w1)/w2]/[(t1-t2)/t2]≤30，并且更优选的是5.5≤[(w2-w1)/w2]/[(t1-t2)/t2]≤20。
[0197]
另外，如果素体2的侧面sa和sb上的宽度方向dw上的凹曲率过大，则多层陶瓷电容器1a的耐久性会降低。因此，优选的是0＜(w3-w1)/w3≤0.15，并且更优选的是0.04＜(w3-w1)/w3≤0.12。
[0198]
在上述实施例中，以多层陶瓷电容器和片式电感器作为陶瓷电子部件的实例，但是根据本发明的陶瓷电子部件可以是片式电阻器或传感器芯片。在上述实施例中，陶瓷电子部件中的每个包括两个外部电极，但是陶瓷电子部件可以包括三个或更多个外部电极。
[0199]
对于本领域的技术人员来说显而易见的是，在不脱离本发明的精神或范围的情况下，可以对本发明进行各种修改和变化。因此，本发明旨在涵盖落入所附权利要求及其等同
物范围内的修改和变化。具体地，可以明确地考虑到上述实施例中的任何两个或多个实施例及其修改形式的任何部分或全部可以组合并被认为在本发明的范围内。