互连结构的制作方法

1.本发明实施例涉及一种半导体制造技术，尤其涉及一种互连结构及其形成方法。


背景技术：

2.随着半导体产业引入具有更高性能及更多功能的新世代集成电路(integrated circuits，ic)，形成集成电路的元件的密度增加，组件或元件之间的尺寸、大小和间距则缩小。在过去，这种缩小仅受到光光刻定义结构的能力的限制，但具有更小尺寸的装置几何产生了新的限制因素。举例来说，随着装置的尺寸越来越小，局部加热可能对装置性能和可靠性产生负面影响。因此，需要一种改良的互连结构及其形成方法。


技术实现要素：

3.本公开一些实施例提供一种互连结构，包括一第一介电层、一第一导电特征、一第二介电层、一第二导电特征以及一散热层。第一介电层设置于一或多个装置之上。第一导电特征设置于第一介电层中。第二介电层设置于第一介电层及第一导电特征之上。第二导电特征设置于第二介电层中，其中第二导电特征电性连接到第一导电特征。散热层设置于第一介电层与第二介电层之间，其中散热层部分地围绕第二导电特征并与第一导电特征及第二导电特征电性隔离。
4.本公开一些实施例提供一种互连结构，包括一第一介电层、一第一导电特征、一第一蚀刻停止层、一散热层、第二蚀刻停止层、一第二介电层以及一第二导电特征。第一介电层设置于一或多个装置之上。第一导电特征设置于第一介电层中。第一蚀刻停止层设置于第一导电特征及第一介电层上。散热层设置于第一蚀刻停止层上。第二蚀刻停止层设置于散热层上。第二介电层设置于第二蚀刻停止层上。第二导电特征设置于第二介电层中，其中第二导电特征电性连接到第一导电特征，且散热层与第一导电特征及第二导电特征电性隔离。
5.本公开一些实施例提供一种互连结构的形成方法。所述方法包括形成一第一介电层。所述方法也包括在第一介电层中形成一第一导电特征。所述方法也包括在第一介电层及第一导电特征之上形成一散热层。所述方法也包括在散热层中形成一第一开口。所述方法还包括在第一开口中形成一第二介电层。此外，所述方法包括在第二介电层中形成一第二导电特征，其中第二导电特征电性连接到第一导电特征，且散热层与第一导电特征及第二导电特征电性隔离。
附图说明
6.根据以下的详细说明并配合所附附图做完整公开。须强调的是，根据本产业的一般作业，图示并未必按照比例绘制。事实上，可能任意的放大或缩小元件的尺寸，以做清楚的说明。
7.图1a为根据一些实施例的制造一半导体装置结构的各个阶段之一的立体图。
8.图1b为根据一些实施例的沿图1a的线a-a截取的半导体装置结构的制造阶段的横截面侧视图。
9.图2为根据一些实施例的制造半导体装置结构的一阶段的横截面侧视图。
10.图3a至图3k为根据一些实施例的制造一互连结构的各个阶段的横截面侧视图。
11.图4a及图4b为根据一些实施例的沿图3k中所示的横截面a-a的互连结构的横截面俯视图。
12.附图标记如下：
13.100:半导体装置结构
14.102:基板
15.108:通道区域
16.114:隔离区域
17.122:栅极间隔物
18.123:鳍片侧壁间隔物
19.124:源极/漏极区域
20.126:接触蚀刻停止层
21.128:层间介电层
22.136:栅极介电层
23.138:栅极电极层
24.140:栅极堆叠
25.200:装置
26.300:互连结构
27.302:金属间介电层
28.304:(第一)导电特征
29.306:(第二)导电特征
30.310:介电层
31.312:导电特征
32.314:蚀刻停止层
33.316:介电层
34.318:导电特征
35.320:蚀刻停止层
36.324:散热层
37.326:多层结构
38.328:硬掩模层
39.330:光刻胶剂层
40.332:开口
41.334:蚀刻停止层
42.336:介电层
43.338:开口
44.340:底部部分
45.342:顶部部分
46.344:导电材料
47.346:底部部分
48.348:顶部部分
49.350:蚀刻停止层
50.402:导电特征
51.d1:距离
52.h1,h2:高度
53.l1,l2:长度
54.w1,w2,w3,w4:宽度
具体实施方式
55.以下的公开内容提供许多不同的实施例或范例以实施本案的不同特征。以下描述具体的构件及其排列方式的实施例以阐述本公开。当然，这些实施例仅作为范例，而不该以此限定本公开的范围。例如，在说明书中叙述了一第一特征形成于一第二特征之上或上方，其可能包含第一特征与第二特征是直接接触的实施例，亦可能包含了有附加特征形成于第一特征与第二特征之间，而使得第一特征与第二特征可能未直接接触的实施例。另外，在本公开不同范例中可能使用重复的参考符号及/或标记，此重复为了简化与清晰的目的，并非用以限定所讨论的各个实施例及/或结构之间有特定的关系。
56.再者，空间相关用语，例如“在
…
下方”、“下方”、“较低的”、“在
…
上方”、“上方”、“之上”、“顶部”、“较高的”及类似的用语，是为了便于描述附图中一个元件或特征与另一个(些)元件或特征之间的关系。除了在附图中示出的方位外，这些空间相关用语意欲包含使用中或操作中的装置的不同方位。设备可能被转向不同方位(旋转90度或其他方位)，则在此使用的空间相关词也可依此相同解释。
57.图1a及图1b显示制造一半导体装置结构100的一阶段。如图1a及图1b所示，半导体装置结构100包括一基板102以及形成在基板102上的一或多个装置200。基板102可以是一半导体基板。在一些实施例中，基板102包括至少在基板102的表面上的一单晶半导体层。基板102可以包括一晶体半导体材料，例如但不限于硅(si)、锗(ge)、硅锗(sige)、砷化镓(gaas)、锑化铟(insb)、磷化镓(gap)、锑化镓(gasb)、砷化铟铝(inalas)、砷化铟镓(ingaas)、磷化镓锑(gasbp)、锑砷化镓(gaassb)以及磷化铟(inp)。举例来说，基板102由硅制成。在一些实施例中，基板102是一绝缘层上覆硅(silicon-on-insulator，soi)基板，其包括设置于两个硅层之间的一绝缘层(未示出)。在一例子中，绝缘层是一含氧材料，例如氧化物。
58.基板102可以包括在基板102的表面上的一或多个缓冲层(未示出)。缓冲层可用于将晶格常数逐渐从基板的晶格常数改变为源极/漏极区域的晶格常数。缓冲层可由外延成长的晶体半导体材料形成，例如但不限于si、ge、锗锡(gesn)、sige、gaas、insb、gap、gasb、inalas、ingaas、gasbp、gaassb、氮化镓(gan)以及inp。在一实施例中，基板102包括外延成长在硅基板102上的sige缓冲层。sige缓冲层的锗浓度可以从最底部缓冲层30原子百分比的锗增加到最顶部缓冲层70原子百分比的锗。
59.基板102可以包括已适当掺杂杂质(例如p型或n型杂质)的各种区域。掺杂物例如是用于n型鳍式场效应晶体管(fin field effect transistor，finfet)的磷和用于p型鳍式场效应晶体管的硼。
60.如上所述，装置200可以是任何合适的装置，例如晶体管、二极管、图像感测器、电阻器、电容器、电感器、存储器单元或其组合。在一些实施例中，装置200是晶体管，例如平面场效应晶体管(field effect transistors，fets)、鳍式场效应晶体管、纳米结构晶体管或其他合适的晶体管。纳米结构晶体管可以包括纳米片晶体管、纳米线晶体管、环绕栅极(gate-all-around，gaa)晶体管、多桥通道(multi-bridge channel，mbc)晶体管或具有围绕通道的栅极电极的任何晶体管。形成在基板102上的装置200的一范例为鳍式场效应晶体管，其在图1a及图1b中被示出。装置200包括源极/漏极(s/d)区域124以及栅极堆叠140(图1a中仅示出一个)。每个栅极堆叠140可以设置于用作源极区域的源极/漏极区域124与用作漏极区域的源极/漏极区域124之间。举例来说，每个栅极堆叠140可以在用作源极区域的一或多个源极/漏极区域124与用作漏极区域的一或多个源极/漏极区域124之间沿着y轴延伸。如图1b所示，两个栅极堆叠140形成在基板102上。在一些实施例中，两个以上的栅极堆叠140形成在基板102上。通道区域108形成在用作源极区域的源极/漏极区域124与用作漏极区域的源极/漏极区域124之间。
61.源极/漏极区域124可以包括一半导体材料，例如硅或锗、iii-v族化合物半导体、ii-vi族化合物半导体或其他合适的半导体材料。范例性的源极/漏极区域124可以包括但不限于ge、sige、砷化铝镓(algaas)、磷砷化镓(gaasp)、磷化硅(sip)、砷化铟(inas)、砷化铝(alas)、inp、gan、ingaas、inalas、gasb、磷化铝(alp)、gap等。源极/漏极区域124可以包括p型掺杂物(例如硼)、n型掺杂物(例如磷或砷)及/或其他合适的掺杂物，包括它们的组合。源极/漏极区域124可以通过使用化学气相沉积(chemical vapor deposition，cvd)、原子层沉积(atomic layer deposition，ald)或分子束外延(molecular beam epitaxy，mbe)的外延成长方法形成。通道区域108可以包括一或多种半导体材料，例如si、ge、gesn、sige、gaas、insb、gap、gasb、inalas、ingaas、gasbp、gaassb、gan或inp。在一些实施例中，通道区域108包括与基板102相同的半导体材料。在一些实施例中，装置200是鳍式场效应晶体管，且通道区域108是设置于栅极堆叠140下方的多个鳍片。在一些实施例中，装置200是纳米结构晶体管，且通道区域108被栅极堆叠140围绕。
62.如图1a及图1b所示，每个栅极堆叠140包括设置在通过区域108之上(或围绕纳米结构晶体管的通道区域108)的一栅极电极层138。栅极电极层138可以是一含金属材料，例如钨、钴、铝、钌、铜、其多层等，并可以通过原子层沉积、等离子体辅助化学气相沉积(plasma enhanced chemical vapor deposition，pecvd)、分子束沉积(mbd)、物理气相沉积(physical vapor deposition，pvd)或任何合适的沉积技术进行沉积。每个栅极堆叠140可以进一步包括设置于通道区域108之上的一栅极介电层136。栅极电极层138可以设置于栅极介电层136之上。在一些实施例中，在通道区域108与栅极介电层136之间可以设置一界面层(未示出)，并可以在栅极介电层136与栅极电极层138之间形成一或多个功函数层(未示出)。界面层可以包括一介电材料，例如含氧材料或含氮材料、或其多层，并可以通过任何合适的沉积方法形成，例如化学气相沉积、等离子体辅助化学气相沉积或原子层沉积。栅极介电层136可以包括一介电材料，例如含氧材料或含氮材料、高介电常数(k)的介电材料(介
电常数值大于二氧化硅的介电常数值)、或其多层。栅极介电层136可以通过任何合适的方法形成，例如化学气相沉积、等离子体辅助化学气相沉积或原子层沉积。在一些实施例中，栅极介电层136可以是一共形(conformal)层。在本文中，术语“共形”可用于简单描述在不同区域上具有实质上相同厚度的一层。一或多个功函数层可以包括碳化铝钛、氧化铝钛、氮化铝钛等。
63.栅极间隔物122沿着栅极堆叠140的侧壁(例如栅极介电层136的侧壁)形成。栅极间隔物122可以包括碳氧化硅、氮化硅、氮氧化硅、氮碳化硅、碳氮化硅(silicon carbon nitride)等、其多层或其组合，并可以通过化学气相沉积、原子层沉积或其他合适的沉积技术进行沉积。
64.如图1a所示，鳍片侧壁间隔物123可以设置于每个源极/漏极区域124的相对侧上，且鳍片侧壁间隔物123可以包括与栅极间隔物122相同的材料。部分的栅极堆叠140、栅极间隔物122以及鳍片侧壁间隔物123可以设置于隔离区域114上。隔离区域114设置于基板102上。隔离区域114可以包括一绝缘材料，例如含氧材料、含氮材料、或其组合。在一些实施例中，隔离区域114是浅沟槽隔离(shallow trench isolation，sti)。绝缘材料可以通过高密度等离子体化学气相沉积(high-density plasma chemical vapor deposition，hdp-cvd)、可流动化学气相沉积(flowable chemical vapor deposition，fcvd)或其他合适的沉积工艺形成。在一例子中，隔离区域114包括通过可流动化学气相沉积工艺形成的氧化硅。
65.如图1a及图1b所示，一接触蚀刻停止层(contact etch stop layer，cesl)126形成在源极/漏极区域124及隔离区域114上，且一层间介电(interlayer dielectric，ild)层128形成在接触蚀刻停止层126上。接触蚀刻停止层126可提供在层间介电层128中形成开口时停止蚀刻工艺的机制。接触蚀刻停止层126可以共形地沉积在源极/漏极区域124及隔离区域114的表面上。接触蚀刻停止层126可以包括一含氧材料或一含氮材料，例如氮化硅、碳氮化硅、氮氧化硅、氮化碳、氧化硅、氧化硅碳等、或其组合，并可以通过化学气相沉积、等离子体辅助化学气相沉积、原子层沉积或任何合适的沉积技术进行沉积。层间介电层128可以包括由四乙氧基硅烷(tetraethylorthosilicate，teos)形成的氧化物、未掺杂的硅酸盐玻璃、掺杂的氧化硅(例如硼磷硅玻璃(borophosphosilicate glass，bpsg)、熔融石英玻璃(fused silica glass，fsg)、磷硅玻璃(phosphosilicate glass，psg)、硼掺杂的硅玻璃(boron doped silicon glass，bsg)、有机硅玻璃(organosilicate glas，osg)、碳氧化硅(sioc))及/或任何合适的低介电常数的介电材料(例如介电常数低于二氧化硅的材料)，并可以通过旋涂、化学气相沉积、可流动化学气相沉积、等离子体辅助化学气相沉积、物理气相沉积或任何合适的沉积技术进行沉积。
66.一导电接点(未示出)可以设置于层间介电层128中及源极/漏极区域124之上。导电接点可以是导电的并包括具有钌、钼、钴、镍、钨、钛、钽、铜、铝、氮化钛或氮化钽中的一或多种的材料，且导电接点可以通过任何合适的方法形成，例如电化学镀(electro-chemical plating，ecp)或物理气相沉积。一硅化物层(未示出)可以设置于导电接点与源极/漏极区域124之间。
67.半导体装置结构100还可以包括设置于装置200及基板102之上的一互连结构300，如图2所示。互连结构300包括各种导电特征，例如多个第一导电特征304及多个第二导电特
征306，以及将导电特征304及306分离和隔离个一金属间介电(intermetal dielectric，imd)层302。为清楚起见，省略了蚀刻停止层。图3a至图3k中将再详细描述蚀刻停止层。在一些实施例中，第一导电特征304是导电线路，第二导电特征306是导电通孔。互连结构300包括多层第一导电特征304，且第一导电特征304布置在每一层中以提供通往设置在下方的各个装置200的电路径。第二导电特征306提供从装置200到第一导电特征304以及介于第一导电特征304之间的垂直电路由(routing)。举例来说，互连结构300的最底部第二导电特征306可以电性连接到设置于源极/漏极区域124(图1b)及栅极电极层138(图1b)之上的导电接点。第一导电特征304及第二导电特征306可以由一或多种导电材料制成，例如金属、金属合金、金属氮化物或硅化物。举例来说，第一导电特征304及第二导电特征306由铜、铝、铝铜合金、钛、氮化钛、钽、氮化钽、氮化钛硅、锆、金、银、钴、镍、钨、氮化钨、氮化硅钨、铂、铬、钼、铪、其他合适的导电材料或其组合制成。
68.金属间介电层302包括一或多种介电材料，以向各种导电特征304及306提供隔离功能。金属间介电层302可以包括内埋多层导电特征304及306的多个介电层。金属间介电层302由一介电材料制成，例如sio
x
、sio
xcyhz
或sio
xcy
，其中x、y和z为整数或非整数。在一些实施例中，金属间介电层302包括介电常数值介于约1至约5之间的一介电材料。
69.在一些实施例中，一或多个散热层324设置于互连结构300中以减少局部加热。金属间介电层302包括导热率低的材料，例如小于1瓦/米-度(w/m-k)。因此，由装置200产生的热量经由导电特征304及306扩散，导电特征304及306包括与金属间介电层302的导热率相比具有实质上(substantially)更高导热率的材料。在一些实施例中，导电特征304及306包括铜，其具有大于350w/m-k的导热率。随着导电特征304及306的尺寸变小，局部加热可能发生在至少一些导电特征304及306中。导电特征304及306的局部加热可导致导电特征304及306的电迁移寿命减少。散热层324用于互连结构300中可帮助分散互连结构300中的热量，以防止导电特征304及306的局部加热。散热层324在图3a至图3k中会详细描述。
70.图3a至图3k为根据一些实施例的制造互连结构300的各个阶段的横截面侧视图。如图3a所示，互连结构300包括一介电层310，其可以是一层间介电层或一金属间介电层。举例来说，介电层310可以是层间介电层128(图1a及图1b)或金属间介电层302(图2)。介电层310可以包括与层间介电层128或金属间介电层302相同的材料。在一些实施例中，介电层310包括一低介电常数的介电材料，例如硅烷氧化合物(sioch)。介电层310可以通过化学气相沉积、可流动化学气相沉积、原子层沉积、旋转涂布或其他合适的工艺形成。介电层310包括设置于介电层310中的一或多个导电特征312(仅示出一个)。导电特征312可以包括一导电材料，例如铜、钴、钌、钼、铬、钨、锰、铑、铱、镍、钯、铂、银、金、铝、其合金或其他合适的材料。在一些实施例中，导电特征312包括一金属。导电特征312可以通过物理气相沉积、化学气相沉积、原子层沉积或其他合适的工艺形成。在一些实施例中，导电特征312可以是设置于层间介电层128中的导电接点或设置于金属间介电层302中的导电特征304或306。在一些实施例中，导电特征312包括设置于介电层310与导电特征312的导电材料之间的一阻挡层(未示出)。阻挡层可以包括一导电材料，例如一金属或金属氮化物。
71.一蚀刻停止层314设置于介电层310上。蚀刻停止层314可以包括一含氮材料或一含氧材料。举例来说，蚀刻停止层314可以是一氮化物或一氧化物，例如氮化硅、金属氮化物、氧化硅或金属氧化物。在一些实施例中，蚀刻停止层314包括与接触蚀刻停止层126(图
1a及图1b)相同的材料。蚀刻停止层314可以通过任何合适的工艺形成，例如化学气相沉积、等离子体辅助化学气相沉积、原子层沉积、等离子体辅助原子层沉积等。在一些实施例中，蚀刻停止层314是由原子层沉积形成的一共形层。在一些实施例中，蚀刻停止层314可以包括两层或更多层。举例来说，蚀刻停止层314可以是包括氮化硅(sin)、碳氮化硅(sicn)、碳氧氮化硅(sicon)、碳氧化硅(sico)或其他合适的材料的一单层或双层结构。在一些实施例中，蚀刻停止层314包括氮化铝(aln)、氧化铝(alo)或氮化铝及氧化铝(alo
x
)的双层结构。蚀刻停止层314可以具有约3纳米至约10纳米范围的厚度。
72.另一介电层316设置于蚀刻停止层314上。介电层316可以包括与介电层310相同的材料，并可以通过与介电层310相同的工艺形成。
73.如图3b所示，一导电特征318设置于介电层316及蚀刻停止层314中。导电特征318可以包括与导电特征312相同的材料，并可以通过与导电特征312相同的工艺形成。在一些实施例中，导电特征318是图2中所示的导电特征304。在一些实施例中，首先在介电层316及蚀刻停止层314中形成一开口，然后在开口中形成导电特征318。在一些实施例中，导电特征318包括设置于介电层316与导电特征318的导电材料之间的一阻挡层(未示出)。如图3b所示，导电特征318电性连接到导电特征312。在介电层316及蚀刻停止层314的开口中形成导电特征318之后，可以进行一平坦化工艺，使导电特征318的顶表面与介电层316的顶表面可以实质上共面。平坦化工艺可以是任何合适的工艺，例如化学机械研磨(chemical-mechanical polishing，cmp)工艺。
74.如图3c所示，一蚀刻停止层320设置于导电特征318及介电层316上。蚀刻停止层320可以包括与蚀刻停止层314相同的材料，并可以通过与蚀刻停止层314相同的工艺形成。在一些实施例中，蚀刻停止层320包括aln及alo的双层结构，且双层结构的aln层可以通过使用三甲基铝(trimethylaluminum，tma)及氨(nh3)作为前驱物的等离子体辅助原子层沉积形成。aln层可以具有至少1纳米的厚度以防止导电特征318氧化。双层结构的alo层可以通过使用三甲基铝前驱物及含氧前驱物的热原子层沉积工艺形成。含氧前驱物可以是水或臭氧，且热原子层沉积工艺的温度可以低于约350摄氏度。在一些实施例中，蚀刻停止层320包括具有约8至约20原子百分比的碳和约40至约55原子百分比的氮的sicn。
75.散热层324设置于蚀刻停止层320上。在一些实施例中，基板102是一半导体晶片(例如300毫米晶片)，且散热层324设置于整个基板102之上。在一些实施例中，散热层324设置于基板102的一部分之上，例如在基板102的随后将切割成裸片的一或多个区域之上。举例来说，散热层324可以设置于一或多个裸片之上。在一些实施例中，散热层324设置于具有低通孔密度(例如小于约4％)的区域之上。散热层324包括具有高导热率的材料，例如介电层316的导热率的80倍至1500倍。在一些实施例中，介电层316包括一低介电常数的介电材料(例如sioch)，且低介电常数的介电材料的导热率约为0.25w/m-k。散热层324可以包括具有约20w/m-k至约400w/m-k范围的导热率的材料。举例来说，散热层324包括氧化铝、氮化铝、钌、钨、铜、铝、银或其他合适的材料。散热层324可以通过任何合适的工艺形成，例如化学气相沉积、等离子体辅助化学气相沉积、原子层沉积、物理气相沉积、电化学镀或任何合适的工艺。
76.在一些实施例中，散热层324包括钌、钨、铝或银，并具有小于约10纳米的厚度，例如约3纳米至约8纳米。相较于其他具有高导热率的材料，针对约3纳米至约8纳米的厚度范
围，钌、钨、铝或银具有相对较高的导热率，例如约100w/m-k至约450w/m-k。如果散热层324的厚度小于约3纳米，则散热层324可能不足以消散由设置于互连结构300中的导电特征(例如导电特征312及318)所产生的热量。另一方面，如果散热层324的厚度大于约8纳米，则散热层324可能太靠近设置于其上方的导电特征，导致寄生电容增加。在一些实施例中，散热层324包括钌，并由热化学气相沉积工艺形成。
77.如图3d所示，一多层结构326设置于散热层324上。多层结构326包括一硬掩模层328以及设置于硬掩模层328上的一光刻胶剂层330。在一些实施例中，硬掩模层328可以是包括硅、金属氧化物或金属氮化物的一介电材料。硬掩模层328可以通过任何合适的工艺形成，例如化学气相沉积、等离子体辅助化学气相沉积、原子层沉积或等离子体辅助原子层沉积。在一些实施例中，硬掩模层328包括具有约8至约20原子百分比的碳和约40至约55原子百分比的氮的sicn。在一些实施例中，硬掩模层328包括与蚀刻停止层320相同的材料。举例来说，硬掩模层328可以包括sicn或aln及alo的双层结构。硬掩模层328对散热层324的蚀刻选择率可以大于约1.5。光刻胶剂层330可以是一化学放大光刻胶剂层层，并可以是正型光刻胶剂或负型光刻胶剂。光刻胶剂层330可以包括一聚合物，例如酚醛树脂、聚(降冰片烯)-共-马来酸酐(co-malaic anhydride，coma)聚合物、聚(4-羟基苯乙烯)(phs)聚合物、酚醛(bahelite)聚合物、聚乙烯(pe)聚合物、聚丙烯(pp)聚合物、聚碳酸酯聚合物、聚酯聚合物或基于丙烯酸酯的聚合物(例如，聚(甲基丙烯酸甲酯)(pmma)聚合物或聚(甲基丙烯酸)(pmaa))。光刻胶剂层330可以通过旋转涂布形成。
78.如图3d所示，对光刻胶剂层330进行图案化。光刻胶剂层330的图案化可以包括通过一光掩膜(未示出)将光刻胶剂层330暴露于一曝光光/光束。曝光光/光束可以是深紫外(deep ultraviolet，duv)光，例如波长在193纳米或248纳米附近的krf准分子激光光及arf准分子激光光。在一些实施例中，进行多次曝光工艺。在曝光工艺之后，进行一显影工艺以形成图案化光刻胶剂层330。作为图案化工艺的结构，一或多个开口332形成在光刻胶剂层330中以暴露硬掩模层328的一或多个部分。接着，硬掩模层328的暴露部分通过任何合适的工艺去除，例如干蚀刻、湿蚀刻或其组合。在一些实施例中，进行使用ch
xfy
或cf
x
和n2气体的等离子体干蚀刻工艺以去除硬掩模层328的暴露部分。为了防止散热层324氧化，可以不使用含氧蚀刻剂来去除硬掩模层328的部分。在一些实施例中，进行使用氢氧化铵的湿蚀刻工艺来去除硬掩模层328的部分。去除硬掩模层328的一或多个部分暴露了散热层324的一或多个部分，如图3d所示。换言之，所述一或多个开口332延伸以暴露散热层324的一或多个部分。在一些实施例中，在为去除硬掩模层328的一或多个部分而进行的干蚀刻或湿蚀刻工艺中，硬掩模层328对散热层324的蚀刻选择率可以大于约2.5。
79.如图3e所示，去除散热层324的暴露的一或多个部分以暴露蚀刻停止层320的一或多个部分。换言之，开口332可延伸到散热层324。散热层324的暴露的一或多个部分可以通过任何合适的工艺去除，例如干蚀刻、湿蚀刻或其组合。在一些实施例中，进行使用co气体的热干蚀刻以去除散热层324的暴露的一或多个部分。举例来说，在散热层324包括钌的实施例中，co气体可与钌反应生成ru3(co)
12
。在一些实施例中，使用基于硝酸铈铵(ceric ammonium nitrate)的水溶液的湿蚀刻以去除散热层324的暴露的一或多个部分。在一些实施例中，散热层324包括钨，且使用基于h2o2的溶液以去除散热层324的暴露的一或多个部分。在一些实施例中，在为去除散热层324的暴露的一或多个部分而进行的干蚀刻或湿蚀刻
工艺中，散热层324对蚀刻停止层320的蚀刻选择率可以大于约1.5。在延伸散热层324中的开口332之后，可以去除剩余的光刻胶剂层330及硬掩模层328。剩余的光刻胶剂层330可以通过一灰化工艺去除，剩余的硬掩模层328可以通过一等离子体干蚀刻工艺去除。
80.如图3f所示，去除蚀刻停止层320的暴露的一或多个部分以暴露导电特征318的一或多个部分。换言之，开口332可延伸到蚀刻停止层320。蚀刻停止层320的暴露的一或多个部分可以通过任何合适的工艺去除，例如干蚀刻、湿蚀刻或其组合。在一些实施例中，使用基于氢氧化铵的水溶液的选择性湿蚀刻工艺以去除蚀刻停止层320的暴露的一或多个部分。在一些实施例中，进行使用ch
xfy
或cf
x
和n2气体的等离子体干蚀刻工艺以去除蚀刻停止层320的暴露部分。
81.如图3g所示，一蚀刻停止层334设置于散热层324上及开口332中，覆盖散热层324及蚀刻停止层320的侧表面。蚀刻停止层334可以包括与蚀刻停止层320相同或不同的材料，并可以通过与蚀刻停止层320相同的工艺形成。在一些实施例中，蚀刻停止层320及334均包括aln及alo的双层结构，且散热层324包括钌。aln层可以具有至少1纳米的厚度以防止散热层324氧化。在一些实施例中，蚀刻停止层320包括sicn，蚀刻停止层334包括aln及alo的双层结构，且散热层324包括钨。
82.如图3h所示，一介电层336设置于蚀刻停止层334上并填充开口332。介电层336可以包括与介电层316相同的材料，并可以通过与介电层316相同的工艺形成。在一些实施例中，介电层336包括一低介电常数的介电材料，例如通过可流动化学气相沉积工艺形成的sioch。可流动化学气相沉积工艺可以包括使用两种含硅前驱物以及用含氧反应气体和氦气载气进行的远程等离子体。在一些实施例中，在可流动化学气相沉积工艺之后进行后热固化或uv固化，且固化温度介于约250摄氏度至约400摄氏度的范围以使薄膜致密化。
83.如图3i所示，一或多个开口338(仅示出一个)形成在介电层336及蚀刻停止层334中。开口338可以包括一底部部分340及一顶部部分342。在一些实施例中，底部部分340是一通孔开口，顶部部分342是一沟槽。如图3j所示，一导电材料344形成在开口338中。导电材料344可以包括与导电特征318相同的材料。导电材料344可以包括一底部部分346及一顶部部分348。底部部分346可以形成在开口338的底部部分340中，顶部部分348可以形成在开口338的顶部部分342中。在一些实施例中，底部部分346是一导电通孔，顶部部分348是一导电线路。举例来说，底部部分346可以是图2中所示的导电特征306，且顶部部分348可以是图2中所示的导电特征304。
84.为了防止导电材料344的底部部分346接触散热层324，底部部分346的宽度w1可以实质上小于散热层324中的开口的宽度w2。在一些实施例中，宽度w2比宽度w1大约50％至约500％。在一些实施例中，底部部分346是圆柱形，宽度w1是直径。宽度w1可以对应于开口338的底部部分340(图3i)的宽度，宽度w2可以对应于开口332(图3f)的宽度。为了防止导电材料344的顶部部分348接触散热层324，底部部分346的高度h1可以实质上大于散热层324的高度h2。在一些实施例中，高度h2是高度h1的约20％至约50％。
85.在操作期间，导电特征312及318和导电材料344传导电流，并且在这些材料中会产生热量。随着装置尺寸越来越小，通过通孔的垂直散热不良会限制通孔密度和通孔尺寸。散热层324有助于散热，例如提供水平散热。设置于散热层324与介电层316之间的蚀刻停止层320也比介电层316具有更高的导热率。由于散热的改善，装置性能也得到改善。散热层324
与导电特征312及318和导电材料344电性隔离。
86.如图3k所示，一蚀刻停止层350设置于介电层336及导电材料344上。蚀刻停止层350可以包括与蚀刻停止层320相同的材料，并通过与蚀刻停止层320相同的工艺形成。附加的金属间介电层及导电特征可以形成在蚀刻停止层350上以完成互连结构300。在一些实施例中，介电层310、316及336与将在蚀刻停止层350之上形成的介电层可以是图2中所示的金属间介电层302。
87.图4a及图4b是根据一些实施例的沿图3k中所示的横截面a-a的互连结构300的横截面俯视图。如图4a所示，在基板102之上的一些区域中，导电材料344的底部部分346或导电通孔被散热层324部分地围绕。因为散热层324的高度实质上小于底部部分346的高度，所以散热层324部分地围绕每个底部部分346。由于底部部分346的宽段w1实质上小于散热层324中的开口(填充有蚀刻停止层334及介电层336)的宽度w2，底部部分346与散热层324至少间隔一距离d1。在一些实施例中，距离d1至少为6纳米。
88.如图4a所示，散热层324的主表面实质上大于设置于底部部分346下方的导电特征318及一导电特征402的主表面。换言之，散热层324在x-y平面中的尺寸实质上大于导电特征318、402的尺寸。结果，可以通过散热层324实现水平散热。在一些实施例中，散热层324的主表面的面积比导电特征318、402的主表面的面积大约2倍至约100倍。在一些实施例中，散热层324具有沿x轴的长度l1以及沿y轴的宽度w3。导电特征402具有沿x轴的长度l2以及沿y轴的宽度w4。长度l1比长度l2大约1倍至约10倍，且宽度w3比宽度w4大约1倍至约10倍。实质上较大的散热层324有助于分散互连结构300中的热量，以减少局部加热。在一些实施例中，如图4b所示，导电材料344的一组底部部分346被散热层324部分地围绕。
89.本公开在各个实施例中提供了一种互连结构及其形成方法。在一些实施例中，互连结构300包括设置于一导电特征之上且部分地围绕一导电通孔的一散热层。散热层可以设置于两个蚀刻停止层之间。一些实施例可以实现优点。举例来说，散热层324有助于散热，例如提供水平散热。底部蚀刻停止层320还具有比介电层316更高的导热率。由于散热的改善，装置性能也得到改善。
90.根据本公开一些实施例，提供一种互连结构。所述互连结构包括一第一介电层、一第一导电特征、一第二介电层、一第二导电特征以及一散热层。第一介电层设置于一或多个装置之上。第一导电特征设置于第一介电层中。第二介电层设置于第一介电层及第一导电特征之上。第二导电特征设置于第二介电层中，其中第二导电特征电性连接到第一导电特征。散热层设置于第一介电层与第二介电层之间，其中散热层部分地围绕第二导电特征并与第一导电特征及第二导电特征电性隔离。
91.在一些实施例中，第二导电特征具有一第一高度的一导电通孔，且散热层具有实质上小于第一高度的一第二高度。在一些实施例中，第二高度为第一高度的约20％至约50％。在一些实施例中，第二导电特征部分地设置于散热层的一开口中。在一些实施例中，第二导电特征具有一第一宽度，且开口具有实质上大于第一宽度的一第二宽度。在一些实施例中，第二宽度比第一宽度大约50％至约500％。在一些实施例中，第一导电特征及第二导电特征均包括铜，且散热层包括钌、钨、铝或银。
92.根据本公开另一些实施例，提供一种互连结构。所述互连结构包括一第一介电层、一第一导电特征、一第一蚀刻停止层、一散热层、第二蚀刻停止层、一第二介电层以及一第
二导电特征。第一介电层设置于一或多个装置之上。第一导电特征设置于第一介电层中。第一蚀刻停止层设置于第一导电特征及第一介电层上。散热层设置于第一蚀刻停止层上。第二蚀刻停止层设置于散热层上。第二介电层设置于第二蚀刻停止层上。第二导电特征设置于第二介电层中，其中第二导电特征电性连接到第一导电特征，且散热层与第一导电特征及第二导电特征电性隔离。
93.在一些实施例中，第一导电特征及第二导电特征均包括铜，且散热层包括钌、钨、铝或银。在一些实施例中，第一蚀刻停止层及第二蚀刻停止层均包括一氮化铝及氧化铝的双层结构。在一些实施例中，第一蚀刻停止层包括碳氮化硅(sicn)，且第二蚀刻停止层包括一氮化铝及氧化铝的双层结构。在一些实施例中，散热层具有介于约3纳米至约8纳米之间的厚度。在一些实施例中，第一蚀刻停止层及第二蚀刻停止层均具有介于约3纳米至约10纳米之间的厚度。在一些实施例中，所述一或多个装置包括一或多个晶体管。
94.根据本公开又另一些实施例，提供一种互连结构的形成方法。所述方法包括形成一第一介电层。所述方法也包括在第一介电层中形成一第一导电特征。所述方法也包括在第一介电层及第一导电特征之上形成一散热层。所述方法也包括在散热层中形成一第一开口。所述方法还包括在第一开口中形成一第二介电层。此外，所述方法包括在第二介电层中形成一第二导电特征，其中第二导电特征电性连接到第一导电特征，且散热层与第一导电特征及第二导电特征电性隔离。
95.在一些实施例中，所述方法还包括在第一介电层及第一导电特征上形成一第一蚀刻停止层，其中散热层形成在第一蚀刻停止层上。在一些实施例中，所述方法还包括在形成第二介电层之前，在第一蚀刻停止层中延伸第一开口。在一些实施例中，所述方法还包括在散热层上及在散热层中的第一开口中形成一第二蚀刻停止层，其中第二介电层形成在第二蚀刻停止层上。在一些实施例中，所述方法还包括在第二介电层及第二蚀刻停止层中形成一第二开口。在一些实施例中，第二导电特征形成在第二开口中。
96.前述内文概述了许多实施例的特征，使本技术领域中技术人员可以从各个方面更佳地了解本公开。本技术领域中技术人员应可理解，且可轻易地以本公开为基础来设计或修饰其他工艺及结构，并以此达到相同的目的及/或达到与在此介绍的实施例等相同的优点。本技术领域中技术人员也应了解这些相等的结构并未背离本公开的发明精神与范围。在不背离本公开的发明精神与范围的前提下，可对本公开进行各种改变、置换或修改。