显示模组和显示设备的制作方法

1.本技术实施例涉及显示技术领域，特别是涉及一种显示模组和显示设备。


背景技术：

2.随着科技的不断发展，人们对显示设备的外形状态要求越来越高，全面屏已经在市场普及，缩小显示屏的边框，提高屏占比显得尤为重要。但是，目前显示设备的边框宽度已无法满足人们的使用需求，亟需提供一种下边框较窄的显示设备。


技术实现要素：

3.基于此，有必要针对上述技术问题，提供一种能够缩窄下边框的显示模组和显示屏。
4.第一方面，本技术提供了一种显示模组，所述显示模组设有在第一方向上依次排列的第一显示区和第一扇出区，所述第一方向垂直于所述显示模组的厚度方向，所述显示模组包括：
5.n条第一数据信号线，所述第一数据信号线设于所述第一显示区，且所述第一数据信号线的延伸方向平行于所述第一方向；
6.n条第一扇出走线，n条所述第一扇出走线分别与n条所述第一数据信号线一一对应连接，所述第一扇出走线部分设于所述第一显示区，且部分设于所述第一扇出区，所述n为正整数。
7.第二方面，本技术提供了一种显示设备，包括：如上述的显示模组。
8.上述显示模组和显示屏，第一扇出走线用于传输数据信号至第一数据信号线，以控制显示模组显示画面。因此，采用本技术实施例的设置方式，通过将部分扇出走线设置在第一显示区中，可以减少位于第一扇出区的走线长度，从而可以在保证数据信号的传输速度，即不影响显示画面的刷新速度的前提下，减少第一扇出区的面积。其中，扇出区的面积是决定显示设备的下边框宽度的关键因素。因此，通过减少位于第一扇出区的走线长度，可以有效缩窄下边框的宽度，进而可以提供一种窄边框的显示设备。
附图说明
9.为了更清楚地说明本技术实施例或相关技术中的技术方案，下面将对实施例或相关技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
10.图1为一实施例的显示模组的结构示意图之一；
11.图2为一实施例的第一像素电路的局部结构示意图之一；
12.图3为一实施例的第一像素电路的电路图；
13.图4为一实施例的第一像素电路的局部结构示意图之二；
14.图5为一实施例的发光器件排布方式的局部结构示意图；
15.图6为图4实施例的各像素电路与图5实施例的发光器件结合形成的显示模组的局部结构示意图；
16.图7为一实施例的显示模组的结构示意图之二；
17.图8为一实施例的第一显示区和第一扇出区的局部结构示意图；
18.图9为图8实施例的(a)区域的局部放大图；
19.图10为一条第一扇出走线的结构示意图；
20.图11为图8实施例的(b)区域的局部放大图；
21.图12为一实施例的第一像素电路的剖视示意图。
具体实施方式
22.为了使本技术的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本技术，并不用于限定本技术。
23.可以理解，本技术所使用的术语“第一”、“第二”等可在本文中用于描述各种元件，但这些元件不受这些术语限制。这些术语仅用于将第一个元件与另一个元件区分。举例来说，在不脱离本技术的范围的情况下，可以将第一像素电路称为第二像素电路，且类似地，可将第二像素电路称为第一像素电路。第一像素电路和第二像素电路两者都是像素电路，但其不是同一像素电路。
24.此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本技术的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。在本技术的描述中，“若干”的含义是至少一个，例如一个，两个等，除非另有明确具体的限定。
25.图1为一实施例的显示模组的结构示意图之一，本技术实施例的显示模组应用于窄边框的显示设备。显示设备可以为智能手机、平板电脑、游戏设备、增强现实(augmented reality，ar)设备、笔记本、桌面计算设备、可穿戴设备等。为了方便理解，下面以显示设备为手机进行举例说明。参考图1，所述显示模组设有在第一方向上依次排列的第一显示区102和第一扇出区202，所述第一方向垂直于所述显示模组的厚度方向。显示模组具有能够显示画面的aa区(active area)，第一显示区102可以理解为aa区的一部分。除aa区外，显示模组还包括用于设置扇出走线的扇出(fanout)区，第一扇出区202可以理解为扇出区的一部分。
26.所述显示模组包括n条第一数据信号线302和n条第一扇出走线402。需要说明的是，为了区分第一数据信号线302和第一扇出走线402，本技术中以不同线型进行了区分，并将第一扇出走线402标示为虚线，但这仅是用于附图中的区分，第一扇出走线402为实际存在的实体结构。其中，所述第一数据信号线302设于所述第一显示区102，且所述第一数据信号线302的延伸方向平行于所述第一方向。n条所述第一扇出走线402分别与n条所述第一数据信号线302一一对应连接，扇出走线用于将显示驱动芯片输出的数据信号传输至数据信号线。所述第一扇出走线402部分设于所述第一显示区102，且部分设于所述第一扇出区
202。其中，所述n为正整数。示例性地，显示模组例如可以包括2160条数据信号线，则可以将其中的270条数据信号线作为第一数据信号线302，即，n＝270。可以理解的是，第一数据信号线302占显示模组中全部数据信号线的比例，可以根据显示模组的外轮廓形状或下边框的宽度要求进行设置，本实施例不做限定。
27.在本实施例中，通过将部分扇出走线设置在第一显示区102中，可以减少位于第一扇出区202的走线长度，尤其是可以缩窄扇出区在显示模组的宽度方向上的尺寸。相应地，可以等比例缩窄扇出区在显示模组的长度方向上的尺寸(即下边框的宽度)，从而可以在保证数据信号的传输速度。即，可以在不影响显示画面的刷新速度的前提下，减少第一扇出区202的面积。其中，扇出区的面积是决定显示设备的下边框宽度的关键因素。因此，通过减少位于第一扇出区202的走线长度，可以有效缩窄下边框的宽度，进而可以提供一种窄边框的显示设备。
28.进一步地，扇出区中可以设有弯折区(bending area)，第一扇出走线402可以在弯折区(bending area)进行换线，以连接到显示驱动芯片。
29.在其中一个实施例中，显示模组还包括多个第一像素电路。图2为一实施例的第一像素电路的局部结构示意图之一，参考图2，每个第一像素电路用于连接一个发光器件(图未示)，以驱动连接的发光器件发光。可以理解的是，在图实施例中，各第一像素电路对应的发光器件的颜色仅用于示例性说明，而不用于限定本技术的保护范围。显示模组中的多个所述第一像素电路排列为多列，所述第一方向平行于所述第一像素电路的列方向。其中，每列分别包括多个第一像素电路。而且，每列中第一像素电路的数量可以相同，也可以不同，具体可以根据现实模组的形状进行设置。例如，若显示模组为水滴屏、刘海屏等异形屏形状，则在异形区域的每列中，第一像素电路的数量可以少于其他列中的第一像素数量。又例如，若装机时显示模组的下方需要设置屏下摄像头，则在屏下摄像头对应区域的每列中，第一像素电路的数量可以少于其他列中的第一像素数量。
30.其中，至少两列相邻的所述第一像素电路之间设有间隙，所述第一扇出走线402在所述显示模组的厚度方向上的投影部分位于所述间隙中。具体地，所述间隙的宽度大于宽度阈值。宽度阈值可以理解为能够保证第一扇出走线402不会影响显示模组性能的宽度。其中，不会影响显示模组的性能，一方面包括不会影响光学性能，即，第一扇出走线402不会导致显示模组的出光异常问题。另一方面，还包括不会影响电学性能，即，第一扇出走线402中的电信号不会对其他走线中的电信号造成干扰。因此，在本实施例中，通过在相邻的第一像素电路中设置恰当宽度的间隙，可以有效降低第一扇出走线402对显示性能的影响，从而提高显示模组的显示质量。
31.图3为一实施例的第一像素电路的电路图，参考图3，本实施例提供了一种7t1c结构的第一像素电路。具体地，第一像素电路包括驱动晶体管t1、阳极复位单元511、栅极复位单元512、数据写入单元513、阈值补偿单元514和发光控制单元515。
32.具体地，驱动晶体管t1用于生成驱动电流。其中，驱动晶体管t1的栅极与栅极复位单元512连接，驱动晶体管t1的第一极用于接收数据信号data，驱动晶体管t1的第二极可对应输出驱动电流。其中，驱动电流的电流值由第一数据信号线302传输的数据信号data决定，并直接影响发光器件的发光亮度。
33.阳极复位单元511的控制端用于接收第二扫描信号scan(n)，阳极复位单元511的
输入端用于接收复位电压信号vinit，阳极复位单元511的输出端与发光器件的阳极连接。阳极复位单元511用于在驱动晶体管t1的栅极复位后，经输入端接收复位电压vinit，并拉低与之连接的发光器件的阳极至复位电压vinit，以对发光器件的阳极进行复位。其中，复位电压vinit可理解为发光器件的阳极起始充电电压。通过对发光器件的阳极进行复位，可以改变发光器件的使用于驱动发光器件的驱动电流流向发光器件的阳极，以驱动发光器件发光，同时，也不会对驱动电流造成影响，从而确保发光器件的发光亮度的可靠性。
34.栅极复位单元512的控制端与栅极控制端连接，用于接收第一扫描信号scan(n-1)；栅极复位单元512的输入端与第二复位端连接，用于接收复位电压vinit；栅极复位单元512的输出端与驱动晶体管t1的栅极连接。具体地，栅极复位单元512可根据控制端接收到的第一扫描信号scan(n-1)拉低驱动晶体管t1的栅极电压至复位电压vinit，以对驱动晶体管t1的栅极进行复位。
35.数据写入单元513包括数据写入晶体管t2，数据写入晶体管t2的栅极与第二扫描信号线scan(n)连接，数据写入晶体管t2的第一极与数据信号线连接，数据写入晶体管t2的第二极与驱动晶体管t1的第一极连接，数据写入晶体管t2用于根据第二扫描信号scan(n)控制第二扫描信号线和驱动晶体管t1的第一极之间的信号传输路径的通断。具体地，以数据写入晶体管t2为p型晶体管为例，当第二扫描信号scan(n)为低电平时，数据写入晶体管t2导通，并将数据信号data传输至驱动晶体管t1的第一极；当第二扫描信号scan(n)为低电平时，数据写入晶体管t2断开。可以理解的是，数据写入单元513不局限于本实施例的数据写入晶体管t2，也可以为其他能够根据使能控制信号，并实现信号传输功能的其他电路结构。
36.阈值补偿单元514分别与驱动晶体管t1的栅极、第二极连接，用于根据第二扫描信号scan(n)控制驱动晶体管t1的栅极和第二极之间的信号传输路径的通断。具体地，通过设置阈值补偿单元514，可以对驱动晶体管t1的阈值电压进行补偿，从而避免驱动晶体管t1的阈值电压对发光器件的亮度造成影响。
37.其中，阈值补偿单元514包括阈值补偿晶体管t3和存储电容c1。存储电容c1分别与第二电源电压端vdd、驱动晶体管t1的栅极连接。阈值补偿晶体管t3的栅极与第一扫描信号线连接，阈值补偿晶体管t3的第一极与驱动晶体管t1的第二极连接，阈值补偿晶体管t3的第二极与驱动晶体管t1的栅极连接。阈值补偿晶体管t3用于根据第二扫描信号scan(n)控制驱动晶体管t1的栅极和第二极之间的信号传输路径的通断。具体地，以阈值补偿晶体管t3为p型晶体管为例，当第二扫描信号scan(n)为低电平时，进行阈值补偿并对存储电容c1进行充电，从而将补偿结果存储在存储电容c1中。
38.可选地，阈值补偿晶体管t3可以为双栅极晶体管。在本实施例中，采用双栅极晶体管结构的阈值补偿晶体管t3，可以有效改善阈值补偿的可靠性，从而改善显示设备的显示质量。可以理解的是，第一像素电路中的其他晶体管也可以为双栅极晶体管，以进一步提升显示质量。
39.发光控制单元515包括第一控制晶体管t5和第二控制晶体管t6。其中，第一控制晶体管t5的栅极用于接收发光控制信号，第一控制晶体管t5的第一极与第二电源电压端连接，第一控制晶体管t5的第二极与驱动晶体管t1的第一极连接，第一控制晶体管t5用于根据发光控制信号em控制第二电源电压端和驱动晶体管t1的第一极之间的信号传输路径的
通断。第二控制晶体管t6的栅极用于接收发光控制信号em，第二控制晶体管t6的第一极与驱动晶体管t1的第二极连接，第二控制晶体管t6的第二极发光器件的阳极连接，第二控制晶体管t6用于根据发光控制信号em控制驱动晶体管t1的第二极和发光器件的阳极之间的信号传输路径的通断。示例性地，以第一控制晶体管t5和第二控制晶体管t6均为p型晶体管为例进行说明，当发光控制信号em为低电平时，第一控制晶体管t5和第二控制晶体管t6导通，将驱动晶体管t1的第一极的电压上拉至第二电源电压vdd，第一驱动晶体管t1的栅源电压差变化从而生成驱动电流并将驱动电流输出至发光器件，从而控制发光器件发光。
40.需要说明的是，本实施例中的各种晶体管不局限于前述实施例中的p型晶体管，还可以为n型晶体管等。晶体管的类型不同，其对应的驱动方式也可做适应性调整。另外，本实施例的第一像素电路不局限于7t1c第一像素电路，即，第一像素电路中也可以具有其他数量的晶体管，从而以较少数量的晶体管实现轻量级的显示设备，或者以较多数量的晶体管实现更加灵活的显示功能，例如，还是可以为3t1c、6t1c、6t2c等其他类型的驱动电路。
41.一示例性地，第一像素电路中的各所述薄膜晶体管可以均为低温多晶(low temperature poly-silicon，ltps)晶体管。另一示例性地，多个所述薄膜晶体管中的至少一个为氧化物晶体管，即，第一像素电路为低温多晶氧化物(low temperature poly crystalline silicon and oxide，ltpo)电路，其中，可以是将图3中影响漏电的晶体管t3和晶体管t4更换为氧化物薄膜晶体管，而氧化物晶体管具有更好的抑制漏电的性能。即，将图3中的电路类型从ltps结构更换为ltpo结构，并保持其它晶体管仍为低温多晶晶体管，且电路的连接结构保持不变，从而达到控制漏电的目的。
42.图4为一实施例的第一像素电路的局部结构示意图之二，参考图4，在其中一个实施例中，在行方向上相邻的多列所述第一像素电路构成一个第一像素阵列所述显示模组包括多个所述第一像素阵列。具体地，图4实施例中示出了4个第一像素阵列，每个第一像素阵列包括8个第一像素电路，8个第一像素电路排列为4行2列。其中，同一所述第一像素阵列中相邻的任意两列所述第一像素电路紧密排列，即，相邻的任意两列所述第一像素电路之间的距离均小于所述宽度阈值。
43.基于上述第一像素阵列的结构，在行方向上相邻的两个所述第一像素阵列之间设有所述间隙。本实施例的显示模组还包括多个第二像素阵列，多个第二像素阵列分别一一对应设于多个所述间隙中，各所述第二像素阵列分别包括成列排布的多个第二像素电路。具体地，图4实施例中示出了3个第二像素阵列，每个第二像素阵列包括4个第一像素电路，4个第一像素电路排列为4行1列。
44.其中，第二像素电路可以理解为虚拟像素电路(dummy pixel)。虚拟像素电路是指未连接到实际的发光器件的像素电路，虚拟像素电路不具有驱动功能，仅用于占据空间，以提高像素电路的分布均匀性。结合对比图2和图4实施例，图2实施例的间隙中未设置任何结构，而第一像素电路部分会设置较多数量的金属走线。可以理解的是，金属走线具有一定的反光效果，而间隙不具有任何反光效果。因此，显示模组的不同位置的反光效果不完全相同，相应地，就会造成显示模组的息屏mura问题。明显地，图4实施例的间隙中设置了第二像素电路，从而可以是间隙处的反光效果与第一像素电路部分的反光效果相近，从而抑制显示模组的息屏mura问题。也即，在息屏mura方面，图4实施例的显示模组的性能优于图2实施例的显示模组。
45.在其中一个实施例中，所述第一像素电路与所述第二像素电路的结构、尺寸均相同。具体地，通过设置与第一像素电路相同的第二像素电路(dummy pixel)，能够保证显示模组内部的各像素电路的结构、大小和间距一致，从而最大程度上地避免电路走线密度不一致引起的息屏mura的问题。而且，像素电路的结构一致也有利于工艺制程的稳定性，保证薄膜晶体管的电性一致，保证显示的均匀性。而且，从电路设计上考虑，采用本实施例的设置方式，既可以降低显示模组的设计难度，还可以同时降低曝光制备过程中各种光学效应对尺寸结构的差异性影响，从而提高像素电路阵列的制备良率。
46.继续参考图4，在其中一个实施例中，所述第一像素阵列包括2列所述第一像素电路，所述第二像素阵列包括1列所述第二像素电路。在其中另一个实施例中，所述第一像素阵列包括4列所述第一像素电路，所述第二像素阵列包括1列所述第二像素电路。在其中又一个实施例中，所述第一像素阵列包括4列所述第一像素电路，所述第二像素阵列包括2列所述第二像素电路。可以理解的是，第一像素阵列和第二像素阵列的结构可以根据像素电路的尺寸、工艺水平、所需设置的第一扇出走线的数量等共同确定。
47.在其中一个实施例中，显示模组包括多个发光器件，图5为一实施例的发光器件排布方式的局部结构示意图，图6为图4实施例的各像素电路与图5实施例的发光器件结合形成的显示模组的局部结构示意图。参考图5，在其中一个实施例中，所述显示模组中的多个发光器件划分为多个发光重复单元，图5中虚线框中的结构即为一个最小的发光重复单元，各所述发光重复单元分别包括多个所述发光器件。所述发光重复单元包括1个红色发光器件、2个绿色发光器件和1个蓝色发光器件。其中，相邻的两个像素可以共用红色发光器件或蓝色发光器件，从而提高显示模组的分辨率，并抑制显示模组的彩边问题，进而提升显示质量。
48.在其中一个实施例中，继续参考图5，所述发光重复单元中的一个所述绿色发光器件、一个所述红色发光器件分别具有位于虚拟四边形的两个第一顶点的中心，两个所述第一顶点位于所述虚拟四边形的一条对角线上。所述发光重复单元中的另一个所述绿色发光器件、一个所述蓝色发光器件分别具有位于虚拟四边形的两个第二顶点的中心，两个所述第二顶点位于所述虚拟四边形的另一条对角线上。
49.需要说明的是，本实施例中的各发光器件可以是但不限于有机发光二极管(organic light-emitting diode，oled)、量子点发光二极管(quantum dot light emitting diodes，qled)和微米级发光二极管(micro led)等。本技术各实施例均以发光器件为有机发光二极管为例进行说明。其中，各发光器件可为不同颜色的有机发光二极管，如红色oled、绿色oled和蓝色oled等，每个发光器件的驱动电路可以相同，但不同颜色的发光器件的发光层材料不同，从而实现不同颜色的显示，使得显示设备实现全彩显示。
50.图7为一实施例的显示模组的结构示意图之二，参考图7，在其中一个实施例中，所述显示模组设有两个所述第一显示区102，所述显示模组还设有第二显示区104，两个所述第一显示区102分别设于所述第二显示区104在行方向上相背的两侧。需要说明的是，在图7实施例中，为了使附图清晰，第一显示区102与第二显示区104之间存在一间隙，但实质上，第一显示区102与第二显示区104应当为相邻紧密设置的两个区域。可以理解的是，为了实现均匀的显示效果，第二显示区104中设有与第一显示区102中相同排列方式的第一像素电路和第二像素电路，还设有与第一显示区102中相同排列方式的发光器件。
51.进一步地，继续参考图7，在其中一个实施例中，所述显示模组还设有第二扇出区204，第二显示区104和第二扇出区204在第一方向上依次排列，所述第二显示区104与所述第一显示区102相邻设置，且所述第二扇出区204与所述第一扇出区202相邻设置，所述显示模组还包括m条第二数据信号线304和m条第二扇出走线404。所述第二数据信号线304设于所述第二显示区104，且所述第二数据信号线304的延伸方向平行于所述第一方向。m条所述第二扇出走线404分别与m条所述第二数据信号线304一一对应连接，所述第二扇出走线404设于所述第二扇出区204，所述m为正整数。具体地，若显示模组共包括2160条数据信号线，其中270条为第一数据信号线302，则剩余的1890条为第二数据信号线304。其中，第一扇出走线402均连接至对应的第一数据信号线302的中部，且第二扇出走线404均连接至对应的第二数据信号线304的端部。
52.在其中一个实施例中，所述第二显示区104与两个所述第一显示区102的整体外轮廓呈圆角矩形形状，所述第一显示区102为所述圆角矩形中的圆角区域，所述第二显示区104为所述圆角矩形中的矩形区域。可以理解的是，若不采用本实施例中的第一扇出走线402的设置方式，对于圆角区域的扇出走线，需要采用近似弧形走线的方式连接至弯折区，而弧形走线的制造难度较高，从而会影响制备良率，甚至影响显示模组的显示质量。因此，采用本实施例的第一扇出走线402的设置方式，对于圆角区域，可以采用直线式的走线方式，从而降低扇出走线的工艺难度。
53.图8为一实施例的第一显示区102和第一扇出区202的局部结构示意图，图9为图8实施例的(a)区域的局部放大图，图10为一条第一扇出走线402的结构示意图。具体地，结合参考图8至图10，在其中一个实施例中，所述第一扇出走线402包括设于所述第一显示区102的第一走线部4021和第二走线部4022，所述第一走线部4021的一端与所述第二走线部4022连接，所述第一走线部4021的另一端与对应的所述第一数据信号线302连接。此外，第一扇出走线402还包括设于第一扇出区202的第三走线部4023，第三走线部4023与第二走线部4022远离第一走线部4021的一端连接。在其中一个实施例中，所述第一走线部4021的延伸方向平行于行方向，所述第二走线部4022的延伸方向平行于所述列方向。在本实施例中，通过将走线部的延伸方向与第一像素阵列的行列方向相对应，可以较大程度上的降低设计难度和工艺难度，并提高制备良率。
54.在其中一个实施例中，靠近所述第一显示区102边界的所述第一数据信号线302连接的所述第一走线部4021的长度大于远离所述第一显示区102边界的所述第一数据信号线302连接的所述第一走线部4021的长度。通过上述设置方式，不同的第一扇出走线402之间不存在任何交叉，因此，不同的第一扇出走线402之间也不会产生寄生电容或发生信号互扰的现象，从而提高了第一扇出走线402传输的信号的稳定性和可靠性。
55.本实施例以间隙中设有第二像素电路为例，提供了第一扇出走线402的具体设置方式。需要说明的是，为了使图8和图9的附图清晰，在图8和图9中省略了第一像素电路和第二像素电路的位置示意。图11为图8实施例的(b)区域的局部放大图，第一扇出走线与间隙之间的相对位置关系可参考图11。参考图11，所述第二走线部4022在所述显示模组的厚度方向上的投影位于所述间隙中，具体地，当间隙中设有第二像素电路时，所述第二走线部4022在所述显示模组的厚度方向上的投影位于所述第二像素电路。可以理解的是，在第二像素电路为虚拟像素电路时，第二像素电路不需要传输数据信号，相应地，第二像素电路不
需要连接第一数据信号线。也即，在用于设置第一像素电路连接的第一数据信号线的对应位置，无需设置与第二像素电路连接的任何数据信号线，则该位置可以理解为一空闲的位置。因此，将第一扇出走线设置于该位置，不需要占用额外的空间，而且，还可以有效提高信号线的排布均匀性，从而抑制息屏mura的问题。
56.继续参考图11，在其中一个实施例中，多条所述第一扇出走线的所述第二走线部4022在所述显示模组的厚度方向上的投影位于同一所述间隙中，且投影至各所述间隙中的所述第二走线部4022的数量相同。在图11中，间隙即是指设有第二像素电路的区域。在本实施例中，显示模组的中部不设置上述第一扇出走线，通过将多个第二走线部4022设置在靠近显示模组的边界处相近的位置，可以减少占用显示模组的中部空间。可以理解的是，用户观看显示设备时，对中部的显示质量的要求会高于对边界的显示质量的要求。因此，本实施例的第一扇出走线的设置方式，可以有效避免对显示模组的中部的显示质量的影响，进而提高用户的观看体验。
57.在其中一个实施例中，在所述显示模组的厚度方向上投影至各所述间隙中的所述第二走线部4022的数量与所述第一显示区102中的所述第一像素电路的数量正相关。具体地，第一显示区102中的第一像素电路的数量越多，所需的第一数据信号线的数量越多，相应地，第一扇出走线的数量也越多。因此，为了减少对显示模组的中部的空间占用，可以提高在显示模组的边界处的第一扇出走线的排布密度，从而有效避免对显示模组的中部的显示质量的影响，进而提高用户的观看体验。
58.在其中一个实施例中，在所述显示模组的厚度方向上投影至各所述间隙中的所述第二走线部4022的数量均为3。具体地，可以根据每个间隙中的第二走线部4022的数量、每个第一像素阵列中的列数与每个第二像素阵列中的列数之间关系，通过预设公式获取需要占用的第二像素阵列的数量。其中，被占用即是指第二像素阵列中投影有第一扇出走线的第二走线部4022。相反地，也可以根据显示模组能够被占用的第二像素阵列的数量，逆推每个间隙中的第二走线部4022的数量。
59.图12为一实施例的第一像素电路的剖视示意图，参考图12，在其中一个实施例中，第一像素电路设于基板上，基板可包括依次交替设置的聚酰亚胺(pi)衬底612和第一缓冲层613，在图12所示的实施例中，基板包括依次交替设置的两个聚酰亚胺(pi)衬底612和两个第一缓冲层613。可以理解的是，基板也可以包括更多数量的聚酰亚胺(pi)衬底612和第一缓冲层613。基板上设置有用于形成第一像素电路的第一栅绝缘层614、层间绝缘层615和多个平坦化层616。具体地，第一像素电路60包括多个晶体管，晶体管的结构包括第一栅极601、第一源极602、第一漏极603、源极接触结构604和对应的漏极接触结构605，且发光器件中的阳极607层经源极接触结构604与第一源极602电性连通。
60.本技术实施例还提供了一种显示设备，包括：如上述的显示模组。在本实施例中，基于上述显示模组，提供了一种窄边框的显示设备。
61.以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
62.以上所述实施例仅表达了本技术实施例的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术
人员来说，在不脱离本技术实施例构思的前提下，还可以做出若干变形和改进，这些都属于本技术实施例的保护范围。因此，本技术实施例专利的保护范围应以所附权利要求为准。