含有微流道散热结构的三维堆叠封装结构及其封装方法与流程

1.本发明涉及电子技术领域，尤其涉及一种含有微流道散热结构的三维堆叠封装结构及其封装方法。


背景技术：

2.如今随着集成电路集成度的提高，单位面积上集成的晶体管数量越来越大，功耗快速上升。另一方面，随着晶体管特征尺寸的不断缩小，摩尔定律接近极限，人们考虑将平面的集成电路进行三维堆叠，以进一步提升集成度。日益增长的晶体管集成度和三维堆叠的结构都对芯片散热提出了更高的要求。液体冷却是一种通过流动的液体对电子器件中的发热模块进行冷却的技术。为了对芯片内部进行液体冷却，需要在芯片内部刻蚀供液体流动的微流道。对于三维堆叠结构，传统的散热方法是在硅转接板的背面和一个专门的硅基板上分别刻蚀出微流道，再进行键合形成闭合微流道，最后再进行三维堆叠。这样先与微流道基板键合，再进行多层堆叠，不仅增加了工艺的复杂性，而且也增加了器件的整体高度。


技术实现要素：

3.为了解决现有技术中存在的上述技术问题，本发明提出了一种含有微流道散热结构的三维堆叠封装结构及其封装方法，直接在含有硅通孔（tsv）多层芯片上刻蚀微流道，用与tsv材料、工艺、高度完全兼容的铜或铜/锡材料制作微流道的密封环，一步键合同时实现三维堆叠和微流道密封，不仅降低了工艺的复杂性，也不会增加器件的整体高度，而且可以实现晶圆级的键合，其具体技术方案如下：一种含有微流道散热结构的三维堆叠封装结构，包括芯片封装部分和硅基板封装部分，所述芯片封装部分由含有硅通孔的多层芯片通过三维堆叠封装构成，所述硅基板封装部分由硅基板构成，硅基板上设有与外部引线互连的微凸点，所述芯片封装部分通过微凸点键合装配到硅基板上，所述多层芯片上刻蚀有相对应的供冷却液水平方向流动的微流道和上下层流动的通孔，所述微流道和通孔的周围设置有密封环。
4.进一步的，所述硅基板上设有微流道。
5.进一步的，所述多层芯片包括底层芯片、中层芯片、顶层芯片，且均设有各层间位置对应的硅通孔、微凸点、微流道和密封环；所述底层芯片上表面刻蚀有微流道，微流道的周围设置有密封环；所述中层芯片上刻蚀有通孔和与所述通孔连通的微流道，在微流道和通孔的周围设置有密封环；所述顶层芯片上刻蚀有冷却液进出口，顶层芯片的下表面刻蚀有微流道，冷却液进出口和微流道的周围设置有密封环。
6.进一步的，所述微凸点和密封环均通过光刻后电镀形成，且微凸点和密封环具有完全相同的材料和厚度并位于同一工艺水平面上。
7.进一步的，所述密封环采用的溅射种子层金属为钛/铜，其中钛的粘附层厚度为
300
å
~500
å
，铜种子层厚度为3000
å
~5000
å
。
8.一种用于形成含有微流道散热结构的三维堆叠封装结构的封装方法，首先在含有硅通孔的多层芯片表面设置溅射种子层金属，同时光刻出微凸点和密封环的形状，并同时电镀设置微凸点和密封环，电镀完成后去除光刻胶和种子层，然后在芯片的上下表面刻蚀微米级深度的供冷却液水平方向流动的微流道和上下层流动的通孔，最后将多层芯片三维堆叠起来，采用一步键合工艺同时完成上下层芯片硅通孔、微凸点的键合和微流道、密封环的键合，后再通过微凸点键合装配到硅基板上。其中，键合完成后的堆叠芯片间通过微凸点进行信号传输，所述堆叠芯片内部产生的热量通过闭合的微流道内流动的冷却液带走。
9.进一步的，所述一步键合采用铜-锡焊料键合或铜-铜热压键合，其中铜-锡键合温度为300℃~350℃，键合压强为0.5mpa~1mpa，键合时间为15~60min。
10.进一步的，所述多层芯片表面的溅射种子层金属为钛/铜。
11.相对于现有技术，本发明具有如下优点：第一，本发明直接在芯片上制作供冷却液在芯片内部流动的微流道和通孔，完全依靠多层芯片堆叠工艺把微流道组成闭合管路而不用引入其他专门的键合工艺和键合基板，不仅降低了工艺复杂度和成本，也不会造成三维堆叠结构整体厚度的增加。
12.第二，本发明的微流道和通孔的密封环是在制作所述芯片微凸点时在同一个工艺平面上同时设置的，与微凸点具有完全相同的材料和高度，微流道密封环的键合与微凸点键合在完全相同的工艺条件下用一步键合工艺完成，而不用引入其他专门的密封环材料和键合工艺。
13.第三，本发明的微流道、通孔、密封环等用于液体冷却的结构可以与芯片的硅通孔、微凸点一起用晶圆级工艺制造，相应的堆叠工艺既可用晶圆级的三维堆叠封装，也可用芯片级三维堆叠封装。
附图说明
14.图1是本发明实施例的含有微流道散热结构的三维堆叠封装结构原理图；图2a为本发明实施例的底层芯片的剖面结构原理图；图2b为本发明实施例的中层芯片的剖面结构原理图；图2c为本发明实施例的顶层芯片的剖面结构原理图；图2d为本发明实施例的芯片封装部分与硅基板装配的剖面结构原理图；图2e为本发明实施例的芯片封装部分与含有微流道的硅基板装配的剖面结构原理图；图3是本发明实施例的芯片封装部分的液体散热剖面结构原理图；图4是将不同功能的含有微流道的芯片级堆叠结构封装在硅基板晶圆上的剖面结构原理图；图中，硅基板1，底层芯片2，顶层芯片3，密封环4，微流道5，硅通孔6，通孔7，冷却液进出口8，微凸点9，含有微流道的硅基板10，中层芯片11。
具体实施方式
15.为了使本发明的目的、技术方案和技术效果更加清楚明白，以下结合说明书附图
和实施例，对本发明作进一步详细说明。
16.如图1所示，本发明实施例以围绕在含有tsv（through silicon via，硅通孔）的芯片四周的一条微流道为例进行介绍，但是微流道的形状可以根据实际需求进行排布，也可以加入多条微流道进行多路冷却，本发明的应用范围不局限于所述实施例。
17.本发明的一种含有微流道散热结构的三维堆叠封装结构由芯片封装部分和硅基板封装部分组成，所述芯片封装部分堆叠在硅基板封装部分上。
18.其中，所述芯片封装部分由含有硅通孔的多层芯片构成，所述硅基板封装部分由硅基板1构成，将含有硅通孔的多层芯片在硅基板1上堆叠形成三维堆叠封装结构。
19.所述含有硅通孔的多层芯片包括底层芯片2、中层芯片11、顶层芯片3，所述底层芯片2、中层芯片11、顶层芯片3均设有各个芯片层之间位置对应的tsv硅通孔6、微凸点9、微流道5和密封环4，其中的密封环4和微凸点9通过光刻后电镀形成，即先在芯片表面光刻出微凸点9的形状和密封环4的形状，然后电镀设置微凸点9和密封环4，电镀完成后去除光刻胶和种子层。
20.如图2a所示，所述底层芯片2的上表面还刻蚀有微流道5，微流道5的周围设置有密封环4；具体的，该层芯片的散热结构设置流程为：在芯片的上表面光刻出微凸点9的形状和密封环4的形状，同时电镀设置微凸点9和密封环4，在下表面设置微凸点9，最后在芯片上表面刻蚀出微流道5。
21.如图2b所示，所述中层芯片11还刻蚀有通孔7，该层的微流道5与所述通孔7连通，在微流道和通孔7的周围设置有密封环4；具体的，该层芯片的散热结构设置流程为：在芯片的上、下表面均光刻出微凸点9的形状和密封环4的形状，同时电镀设置微凸点9和密封环4，最后在芯片上刻蚀可供冷却液上下层流动的通孔7以及与通孔7连通的供冷却液在该层水平方向流动的微流道5。
22.如图2c所示，所述顶层芯片3上还刻蚀有冷却液进出口8，顶层芯片3的下表面刻蚀有微流道5，冷却液进出口8和微流道5的周围设置有密封环4；具体的，该层芯片的散热结构设置流程为：在芯片的下表面光刻出微凸点9的形状和密封环4的形状，同时电镀设置微凸点9和密封环4，在上表面设置微凸点9，最后在芯片的下表面分别刻蚀出微流道5和冷却液进出口8。
23.其中，密封环4的制造工艺优选溅射钛/铜种子层，其中钛为粘附层厚度以 300
å
~500
åꢀ
为宜，优选铜为种子层厚度以3000
å
~5000
å
为宜。在多层芯片的表面光刻出微凸点9和密封环4的形状，之后电镀微凸点9和密封环4，电镀完成后去除光刻胶和种子层。
24.如图2d所示，将底层芯片2、中层芯片11、顶层芯片3堆叠并通过微凸点9与硅基板1进行装配。
25.如图2e所示，将含有微流道的三维堆叠结构装配至含有微流道的硅基板10上。
26.如图3所示，含有微流道的三维堆叠结构液体散热时的液体流向。
27.所述微流道5作为散热结构是在所述多层芯片上制作，不引入其他专门的散热结构和与微凸点9键合不兼容的工艺，因此上述芯片封装部分和硅基板封装部分既可以是晶圆堆叠后再划片，也可以是划片后再将芯片堆叠，也可以晶圆堆叠后划片再将不同功能的芯片级堆叠结构封装在硅基板晶圆上。如图4所示，将多个不同功能的含有微流道的芯片级堆叠结构封装在含有微流道的硅基板晶圆上。
28.本发明的一种用于形成含有微流道散热结构的三维堆叠封装结构的封装方法是将芯片封装部分堆叠在硅基板封装部分上。
29.在芯片封装部分，首先在含有硅通孔的多层芯片表面设置溅射种子层金属，优选溅射种子层金属为钛/铜，同时光刻出微凸点和密封环的形状，并同时电镀设置微凸点9和密封环4，电镀完成后去除光刻胶和种子层，然后对具有硅通孔6和微凸点9的芯片上下表面分别刻蚀相对应的微米级深度的可供冷却液体水平方向流动的微流道5和上下层流动的通孔7，最后将多层芯片三维堆叠起来，并优选使用铜/锡键合或铜/铜键合在完全相同的工艺条件下，采用一步键合工艺同时完成上下层芯片硅通孔6、微凸点9的键合和微流道5、密封环4的键合，键合完成后所述堆叠芯片间通过微凸点9进行信号传输，所述堆叠芯片内部产生的热量通过以微流道5、通孔7和密封环4形成闭合管路内流动的冷却液带走。
30.所述闭合管路的冷却液进出口位于本发明的三维堆叠结构即芯片封装部分的外表面，即用位于所述三维堆叠芯片自身表面的微流道5、通孔7和密封环4构成了冷却液在所述三维堆叠芯片内部流动的闭合管路而不用引入其他专门的键合工艺和键合基板。
31.所述微流道5和通孔7的密封环4是在制作所述芯片微凸点时在同一个工艺平面上同时制作设置的，所述多层芯片的微凸点9和密封环4具有完全相同的材料和厚度且位于同一工艺水平面上，封装时在完全相同的工艺条件下用一步键合工艺同时完成上下层芯片硅通孔6、微凸点9的键合和微流道5、密封环4的键合。
32.在硅基板封装部分，在硅基板1上设置微凸点9和引线互连，封装时将上述含有微流道5的三维堆叠结构通过微凸点9键合装配到硅基板1上，实现电学信号的引出。
33.采用上述本发明的方法，既可用于晶圆级的三维堆叠封装，也可用于芯片级三维堆叠封装，也可用于将不同功能的芯片级三维堆叠结构封装到晶圆级硅基板上。
34.因为所述用于微流道5密封的密封环4和用于tsv三维堆叠的微凸点9的制造材料完全相同、厚度完全相同，因此可以在tsv的堆叠过程中用一步工艺在完全相同的温度、压力、时间等工艺条件下同时实现微凸点9的键合和微流道5的密封。又有由于所述微流道5的密封环4和tsv的微凸点9位于同一个工艺水平面上，因此，所述三维堆叠方法既适用于晶圆级封装也适用于芯片级封装，而无需先切片再封装。所述微凸点9和密封环4的键合既可以采用铜-锡焊料键合也可以采用铜-铜热压键合，优选铜-锡键合温度300℃~350℃为宜，优选键合压强0.5mpa~1mpa为宜，优选键合时间为15~60min为宜。
35.以上所述，仅为本发明的优选实施案例，并非对本发明做任何形式上的限制。虽然前文对本发明的实施过程进行了详细说明，对于熟悉本领域的人员来说，其依然可以对前述各实例记载的技术方案进行修改，或者对其中部分技术特征进行同等替换。凡在本发明精神和原则之内所做修改、同等替换等，均应包含在本发明的保护范围之内。