半导体结构及其形成方法与流程

本发明涉及半导体制造，尤其涉及一种半导体结构及其形成方法。

背景技术：

1、鳍式场效应晶体管(fin fet)是一种新兴的多栅器件，它一般包括凸出于半导体衬底表面的鳍部，覆盖部分所述鳍部的顶部表面和侧壁的栅极结构，位于栅极结构两侧的鳍部中的源漏掺杂区。与平面式的金属-氧化物半导体场效应晶体管相比，鳍式场效应晶体管具有更强的短沟道抑制能力，具有更强的工作电流。

2、然而，现有技术的鳍式场效应晶体管仍存在诸多问题。

技术实现思路

1、本发明解决的技术问题是提供一种半导体结构及其形成方法，以提升半导体结构的性能。

2、为解决上述问题，本发明提供一种半导体结构，包括：衬底，所述衬底包括基底以及位于所述基底上的沟道柱，所述基底包括第一区以及位于所述第一区上的第二区，所述沟道柱和所述第二区内具有第一离子；位于所述基底表面的第一隔离屏蔽层，所述第一隔离屏蔽层覆盖部分所述沟道柱的侧壁；位于所述第一隔离屏蔽层表面的栅极层，所述栅极层覆盖部分所述沟道柱的侧壁；位于所述栅极层包覆的所述沟道柱内具有第二离子，所述第二离子与所述第一离子不同；位于所述栅极层的表面的第二隔离屏蔽层，所述第二隔离屏蔽层覆盖部分所述沟道柱的侧壁。

3、可选的，所述第一离子包括n型离子，所述第二离子包括p型离子；或所述第一离子包括p型离子，所述第二离子包括n型离子。

4、可选的，所述第一隔离屏蔽层包括：第一屏蔽层以及位于所述第一屏蔽层表面的第一钝化层。

5、可选的，所述第一屏蔽层的材料包括：铝；所述第一钝化层的材料包括：氧化铝。

6、可选的，所述栅极层的厚度为：2纳米～10纳米。

7、可选的，所述栅极层的材料包括：多晶硅、金属、碳纳米管或石墨烯。

8、可选的，所述第二隔离屏蔽层包括：第二屏蔽层以及位于所述第二屏蔽层表面的第二钝化层。

9、可选的，所述第二屏蔽层的材料包括：铝；所述第二钝化层的材料包括：氧化铝。

10、可选的，还包括：位于所述衬底上的介质层，所述介质层覆盖所述沟道柱、第一隔离屏蔽层、栅极层以及第二隔离屏蔽层；位于所述介质层内的第一导电插塞、第二导电插塞以及第三导电插塞，所述第一导电插塞与所述第二区连接，所述第二导电插塞与所述沟道柱的顶部连接，所述第三导电插塞与所述栅极层连接。

11、相应的，本发明技术方案中还提供一种半导体结构的形成方法，包括：提供衬底，所述衬底包括基底以及位于所述基底上的沟道柱，所述基底包括第一区以及位于所述第一区上的第二区；在所述沟道柱和所述第二区内注入第一离子；在所述基底表面形成第一隔离屏蔽层，所述第一隔离屏蔽层覆盖部分所述沟道柱的侧壁；采用沉积工艺在所述第一隔离屏蔽层表面形成栅极层，所述栅极层覆盖部分所述沟道柱的侧壁；在形成所述栅极层之后，在所述栅极层包覆的所述沟道柱内注入第二离子，所述第二离子与所述第一离子的电学类型不同；在所述栅极层的表面形成第二隔离屏蔽层，所述第二隔离屏蔽层覆盖部分所述沟道柱的侧壁。

12、可选的，所述基底和所述沟道柱的形成方法包括：提供初始衬底；在所述初始衬底上形成图形化层；以所述图形化层为掩膜刻蚀所述初始衬底，形成所述基底以及位于所述基底上的初始沟道柱；沿垂直于所述初始沟道柱侧壁的方向，对所述初始沟道柱进行刻蚀处理，形成所述沟道柱。

13、可选的，所述图形化层的形成方法包括：在所述初始衬底上形成牺牲层；在所述牺牲层的顶部表面和侧壁形成图形化材料层；回刻蚀所述图形化材料层直至暴露出所述牺牲层的顶部表面为止，在所述牺牲层的侧壁形成初始图形化层；去除所述牺牲层以及位于所述牺牲层一侧的所述初始图形化层，形成所述图形化层。

14、可选的，形成所述图形化材料层的工艺包括：原子层沉积工艺。

15、可选的，所述第一离子包括：n型离子或p型离子；所述第二离子包括：p型离子或n型离子。

16、可选的，所述第一隔离屏蔽层的形成方法包括：在所述基底上形成第一屏蔽层；对所述第一屏蔽层的表面进行氧化处理，形成第一钝化层，以所述第一屏蔽层和所述第一钝化层形成所述第一隔离屏蔽层。

17、可选的，所述第一屏蔽层的材料包括：铝；所述第一钝化层的材料包括：氧化铝。

18、可选的，形成所述栅极层的沉积工艺包括：物理气相沉积工艺。

19、可选的，所述栅极层的厚度为：2纳米～10纳米。

20、可选的，所述第二隔离屏蔽层的形成方法包括：在所述栅极层上形成第二屏蔽层；对所述第二屏蔽层的表面进行氧化处理，形成第二钝化层，以所述第二屏蔽层和所述第二钝化层形成所述第二隔离屏蔽层。

21、可选的，在形成所述第二隔离屏蔽层之后，还包括：去除部分所述第二隔离屏蔽层，暴露出部分所述栅极层的顶部表面；去除部分所述栅极层，暴露出部分所述第一隔离屏蔽层；在所述衬底上形成介质层，所述介质层覆盖所述沟道柱、第一隔离屏蔽层、栅极层以及第二隔离屏蔽层；在所述介质层内形成第一导电插塞、第二导电插塞以及第三导电插塞，所述第一导电插塞与所述第二区连接，所述第二导电插塞与所述沟道柱的顶部连接，所述第三导电插塞与所述栅极层连接。

22、与现有技术相比，本发明的技术方案具有以下优点：

23、在本发明技术方案的结构中，所述沟道的方向垂直于所述基底的顶部表面，能够有效减小因所述基底底部体硅的结构出现漏电问题。所述栅极层位于所述第一隔离屏蔽层和所述第二隔离屏蔽层，利用所述第一隔离屏蔽层和所述第二隔离屏蔽层的绝缘性，能够有效减少所述栅极层与源漏掺杂层之间发生短接。而且利用所述第一隔离屏蔽层和所述第二隔离屏蔽层的电场屏蔽性，能够保证栅极层形成的电场只朝向沟道，进而可快速有效地控制沟道的开关。另外，位于所述栅极层包覆的所述沟道柱内具有第二离子，所述第二离子与所述第一离子不同，使得最终形成的晶体管处于常关状态，进而降低消耗。

24、在本发明技术方案的形成方法中，通过沉积工艺形成所述栅极层，使得所述栅极层的厚度不依赖先进光刻技术和机台的限制，而且所述栅极层的厚度即为沟道的长度，能够实现10纳米以下短沟道的构建。而且所述沟道的方向垂直于所述基底的顶部表面，能够有效减小因所述基底底部体硅的结构出现漏电问题。通过形成所述第一隔离屏蔽层和所述第二隔离屏蔽层，且所述栅极层位于所述第一隔离屏蔽层和所述第二隔离屏蔽层，利用所述第一隔离屏蔽层和所述第二隔离屏蔽层的绝缘性，能够有效减少所述栅极层与源漏掺杂层之间发生短接。而且利用所述第一隔离屏蔽层和所述第二隔离屏蔽层的电场屏蔽性，能够保证栅极层形成的电场只朝向沟道，进而可快速有效地控制沟道的开关。另外，在形成所述栅极层之后，在所述栅极层包覆的所述沟道柱内注入第二离子，所述第二离子与所述第一离子的电学类型不同，使得最终形成的晶体管处于常关状态，进而降低消耗。

技术特征：

1.一种半导体结构，其特征在于，包括：

2.如权利要求1所述的半导体结构，其特征在于，所述第一离子包括n型离子，所述第二离子包括p型离子；或所述第一离子包括p型离子，所述第二离子包括n型离子。

3.如权利要求1所述的半导体结构，其特征在于，所述第一隔离屏蔽层包括：第一屏蔽层以及位于所述第一屏蔽层表面的第一钝化层。

4.如权利要求3所述的半导体结构，其特征在于，所述第一屏蔽层的材料包括：铝；所述第一钝化层的材料包括：氧化铝。

5.如权利要求1所述的半导体结构，其特征在于，所述栅极层的厚度为：2纳米～10纳米。

6.如权利要求1所述的半导体结构，其特征在于，所述栅极层的材料包括：多晶硅、金属、碳纳米管或石墨烯。

7.如权利要求1所述的半导体结构，其特征在于，所述第二隔离屏蔽层包括：第二屏蔽层以及位于所述第二屏蔽层表面的第二钝化层。

8.如权利要求7所述的半导体结构，其特征在于，所述第二屏蔽层的材料包括：铝；所述第二钝化层的材料包括：氧化铝。

9.如权利要求1所述的半导体结构，其特征在于，还包括：位于所述衬底上的介质层，所述介质层覆盖所述沟道柱、第一隔离屏蔽层、栅极层以及第二隔离屏蔽层；位于所述介质层内的第一导电插塞、第二导电插塞以及第三导电插塞，所述第一导电插塞与所述第二区连接，所述第二导电插塞与所述沟道柱的顶部连接，所述第三导电插塞与所述栅极层连接。

10.一种半导体结构的形成方法，其特征在于，包括：

11.如权利要求10所述的半导体结构的形成方法，其特征在于，所述基底和所述沟道柱的形成方法包括：提供初始衬底；在所述初始衬底上形成图形化层；以所述图形化层为掩膜刻蚀所述初始衬底，形成所述基底以及位于所述基底上的初始沟道柱；沿垂直于所述初始沟道柱侧壁的方向，对所述初始沟道柱进行刻蚀处理，形成所述沟道柱。

12.如权利要求11所述的半导体结构的形成方法，其特征在于，所述图形化层的形成方法包括：在所述初始衬底上形成牺牲层；在所述牺牲层的顶部表面和侧壁形成图形化材料层；回刻蚀所述图形化材料层直至暴露出所述牺牲层的顶部表面为止，在所述牺牲层的侧壁形成初始图形化层；去除所述牺牲层以及位于所述牺牲层一侧的所述初始图形化层，形成所述图形化层。

13.如权利要求12所述的半导体结构的形成方法，其特征在于，形成所述图形化材料层的工艺包括：原子层沉积工艺。

14.如权利要求10所述的半导体结构的形成方法，其特征在于，所述第一离子包括n型离子，所述第二离子包括p型离子；或所述第一离子包括p型离子，所述第二离子包括n型离子。

15.如权利要求10所述的半导体结构的形成方法，其特征在于，所述第一隔离屏蔽层的形成方法包括：在所述基底上形成第一屏蔽层；对所述第一屏蔽层的表面进行氧化处理，形成第一钝化层，以所述第一屏蔽层和所述第一钝化层形成所述第一隔离屏蔽层。

16.如权利要求15所述的半导体结构的形成方法，其特征在于，所述第一屏蔽层的材料包括：铝；所述第一钝化层的材料包括：氧化铝。

17.如权利要求10所述的半导体结构的形成方法，其特征在于，形成所述栅极层的沉积工艺包括：物理气相沉积工艺。

18.如权利要求10所述的半导体结构的形成方法，其特征在于，所述栅极层的厚度为：2纳米～10纳米。

19.如权利要求10所述的半导体结构的形成方法，其特征在于，所述第二隔离屏蔽层的形成方法包括：在所述栅极层上形成第二屏蔽层；对所述第二屏蔽层的表面进行氧化处理，形成第二钝化层，以所述第二屏蔽层和所述第二钝化层形成所述第二隔离屏蔽层。

20.如权利要求10所述的半导体结构的形成方法，其特征在于，在形成所述第二隔离屏蔽层之后，还包括：去除部分所述第二隔离屏蔽层，暴露出部分所述栅极层的顶部表面；去除部分所述栅极层，暴露出部分所述第一隔离屏蔽层；在所述衬底上形成介质层，所述介质层覆盖所述沟道柱、第一隔离屏蔽层、栅极层以及第二隔离屏蔽层；在所述介质层内形成第一导电插塞、第二导电插塞以及第三导电插塞，所述第一导电插塞与所述第二区连接，所述第二导电插塞与所述沟道柱的顶部连接，所述第三导电插塞与所述栅极层连接。

技术总结
一种半导体结构及其形成方法，其中结构包括：衬底，衬底包括基底以及位于基底上的沟道柱，基底包括第一区和第二区，沟道柱和第二区内具有第一离子；位于基底表面的第一隔离屏蔽层；位于栅极层包覆的沟道柱内具有第二离子；位于第一隔离屏蔽层表面的栅极层；位于栅极层的表面的第二隔离屏蔽层。通过沉积工艺形成栅极层，使得栅极层的厚度不依赖光刻限制。而且沟道的方向垂直，能够有效减小漏电问题。栅极层位于第一隔离屏蔽层和第二隔离屏蔽层，能够有效减少栅极层与源漏掺杂层之间发生短接，以及能够保证栅极层形成的电场只朝向沟道，进而可快速有效地控制沟道的开关。由于第二离子与第一离子不同，使得形成的晶体管处于常关状态，进而降低消耗。

技术研发人员：冯威,吴琼涛,张伟,高长城
受保护的技术使用者：中芯国际集成电路制造(北京)有限公司
技术研发日：
技术公布日：2024/1/15