半导体结构的制造方法和半导体结构与流程

1.本公开属于半导体领域，具体涉及一种半导体结构和半导体结构的制造方法。


背景技术：

2.动态随机存取存储器(dynamic random access memory，dram)是一种半导体存储器，主要的作用原理是利用电容内存储电荷的多寡来代表其存储的一个二进制比特是1还是0。
3.3d堆叠式的dram是一种在基底上堆叠多层晶体管和多层电容的一种结构，其集成度较高，有利于降低单位面积的成本。然而3d堆叠式的dram的性能还有待提升。


技术实现要素：

4.本公开实施例提供一种半导体结构的制造方法和半导体结构，至少有利于提高3d堆叠式的dram的性能。
5.根据本公开一些实施例，本公开实施例一方面提供一种半导体结构的制造方法，所述半导体结构包括在第一方向上依次排布的位线区、字线区和电容区，所述制造方法包括：提供基底，在所述位线区、所述字线区和所述电容区的所述基底上形成多层有源层和多层牺牲层，所述有源层和所述牺牲层交替设置；相邻两层所述有源层构成有源组；所述有源组内的所述有源层之间具有第一间距，相邻所述有源组之间具有第二间距，所述第一间距大于所述第二间距；形成多个隔离层，每一所述隔离层贯穿所有所述有源层和所有所述牺牲层，将每层所述有源层分割为多个有源结构，所述隔离层沿所述第一方向延伸；去除位于所述字线区的所述隔离层和所述牺牲层；在所述字线区形成第一介质层，所述第一介质层覆盖所述有源层的表面，还位于同一层相邻的所述有源结构之间，以及相邻所述有源组之间；在所述字线区形成多条字线，所述字线位于所述有源组内的所述有源层之间，且每一所述字线横跨位于同一层的多个所述有源结构。
6.根据本公开一些实施例，本公开实施例另一方面还提供一种半导体结构，一种半导体结构，其特征在于，所述半导体结构包括在第一方向上依次排布的位线区、字线区和电容区，所述半导体结构还包括：基底；所述位线区、所述字线区和所述电容区的所述基底上具有多层间隔设置的有源层，相邻两层所述有源层构成有源组，所述有源组内的所述有源层之间具有第一间距，相邻所述有源组之间具有第二间距，所述第一间距大于所述第二间距；多个隔离层，每一所述隔离层贯穿所有所述有源层，将每层所述有源层分割为多个有源结构，所述隔离层沿所述第一方向延伸；第一介质层，所述第一介质层覆盖所述有源层的表面，还位于同一层相邻的所述有源结构之间，以及相邻所述有源组之间；字线，所述字线位于所述有源组内的相邻所述有源层之间，且每一所述字线位于横跨同一层的多个所述有源结构。
7.本公开实施例提供的技术方案至少具有以下优点：
8.该制造方法包括在基底上形成多层有源层，每一有源组具有两层有源层，有源组
内的有源层的间距为第一间距，相邻有源组的间距为第二间距，第一间距大于第二间距。因此，第一介质层能够填充满第二间距对应的空间，而不会填充满第一间距对应的空间。位于相邻有源组间的第一介质层能够隔离后续形成的字线，从而能够避免字线的互联。此外，相邻的字线间具有两层有源层，相比于一层有源层，有利于增大相邻字线的间距，从而避免字线互联。
附图说明
9.此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
10.图1-图24示出了本公开一实施例提供的半导体结构的制造方法中各步骤对应的结构示意图。
具体实施方式
11.由背景技术可知，3d堆叠式的dram的性能有待提升。经分析发现，主要原因在于：3d堆叠式的dram包括多层字线，相邻上下层字线的间距较小，从而容易造成字线间的互联。另外，在制造工艺中，通常先形成字线，后形成字线间的隔离结构；因而在形成字线的过程中，并没有隔离结构对上下层的字线进行隔离，从而容易造成字线的互联，进而降低半导体结构的性能。
12.本公开实施例提供一种半导体结构的制造方法，该制造方法包括在基底上形成多层有源层，有源组具有上下两层有源层，有源组内的有源层之间具有第一间距，相邻有源组间具有第二间距，第一间距大于第二间距。如此，在形成位于有源层表面的第一介质层时，第一介质层还能够填充在上下相邻的有源组之间，以隔离后续形成的字线，从而能够避免字线的互联。此外，上下层相邻的字线间具有两层有源层，相比于一层有源层，有利于增大相邻字线的间距，从而避免字线互联。
13.下面将结合附图对本公开的各实施例进行详细的阐述。然而，本领域的普通技术人员可以理解，在本公开各实施例中，为了使读者更好地理解本公开实施例而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本公开实施例所要求保护的技术方案。
14.如图1-图24所示，本公开一实施例提供一种半导体结构的制造方法，为了便于描述以及清晰地示意出半导体结构制作方法的步骤，图1至图24均为半导体结构的局部结构示意图。以下将结合附图进行具体说明。
15.图1为俯视图，图2为图1在c-c1方向上的剖面图。参考图1-图2，提供基底1，示例地，该基底1可以为硅基底或锗基底。由于基底1为半导体结构内起到承载作用的结构，因而基底1同时位于半导体结构的位线区a1、字线区a2和电容区a3。位线区a1、字线区a2和电容区a3在第一方向x上依次排布的，且三者共同构成器件区a。
16.在一些实施例中，半导体结构还包括初始台阶区b，初始台阶区b位于位线区a1、字线区a2和电容区a3的第二方向y；第二方向y垂直第一方向x。换言之，初始台阶区b与位线区
a1、字线区a2和电容区a3相对设置，即初始台阶区b与器件区a在第二方向y上排列。此外，需要注意的是，第一方向x和第二方向y均平行于基底1表面，二者可以理解为水平面上的不同方向。
17.在位线区a1、字线区a2和电容区a3的基底1上形成多层有源层2a和多层牺牲层3，有源层2a和牺牲层3交替设置。即，有源层2a和牺牲层3交替堆叠于基底1上。
18.相邻两层有源层2a构成有源组；有源组内的有源层2a之间具有第一间距d1，相邻有源组之间具有第二间距d2，第一间距d1大于第二间距d2。换言之，同一有源组的两层有源层2a间的牺牲层3的厚度大于相邻有源组间的牺牲层3的厚度。
19.在一些实施例中，第一间距d1与第二间距d2之比为1.8～3.5。需要说明的是，若第二间距d2偏小，从而可能降低后续形成的第一介质层31的厚度，进而可能降低第一介质层31的隔离效果；若第二间距d2偏大，从而不利于后续第一介质层31填充满相邻有源组之间。当第一间距d1与第二间距d2之比保持在上述范围时，有利于保证第一间距d1和第二间距d2具有合适的大小，从而兼顾上述两方面的问题。
20.示例地，第一间距d1为15nm～30nm，比如17nm、20nm或26nm等；第二间距d2为8nm～14nm，比如11nm、12nm或13nm等。在第一间距d1与第二间距d2处于上述范围时，有利于保证位于相邻有源组之间的第一介质层31具有合适的厚度，从而提高上下相邻字线51间的隔离效果；另外，还有利于第一介质层31填充满相邻有源组之间；另外，还有利于保证后续形成的字线51具有合适的厚度，从而降低字线51电阻。
21.在一些实施例中，有源层2a和牺牲层3还位于初始台阶区b(包括后续形成的台阶区b1)。位于初始台阶区b的有源层2a与牺牲层3的位置关系与位线区a1、字线区a2和电容区a3中二者的位置关系相同。
22.在一些实施例中，牺牲层3的材料可以为硅锗。有源层2a的材料可以与基底1相同，有源层2a的材料中还可以具有不同的掺杂离子。
23.图3为俯视图，图4为图3在c-c1方向上的剖面图。为便于理解，图3中仅示出了有源结构2，而未示出基底1。参考图3-图4，形成多个间隔设置的隔离沟槽，每一隔离沟槽贯穿所有有源层2a和所有牺牲层3；隔离沟槽在第一方向x上延伸，并位于位线区a1、字线区a2和电容区a3。示例地，采用刻蚀工艺去除部分有源层2a和部分牺牲层3以形成隔离沟槽，隔离沟槽将有源层2a断开，以形成相互分立的有源结构2。
24.图5为俯视图，图6为图5在c-c1方向上的剖面图。参考图5-图6，在隔离沟槽中沉积隔离材料以形成隔离层4。示例地，采用化学气相沉积工艺在隔离沟槽中沉积氧化硅作为隔离层4。
25.在一些实施例中，第二间距d2与隔离层4的宽度之比为0.8～1.2。隔离层4的宽度是指隔离层4在第二方向y上的尺寸。需要说明的是，隔离层4以及位于相邻有源组之间的第一介质层均用于对后续形成的晶体管进行隔离。第一介质层用于对上下方向的晶体管进行隔离，隔离层4用于对水平方向的晶体管进行隔离。当第二间距d2与隔离层4的宽度之比保持在上述范围时，有利于第一介质层填充满相邻有源组之间，还有利于保证隔离层4和介质层具有较好的隔离效果。
26.至此，基于图3-图6，可以形成多个隔离层4，每一隔离层4贯穿所有有源层2a和所有牺牲层3，并将每层有源层2a分割为多个有源结构2，隔离层4沿第一方向x延伸。也就是
说，同一层的多个有源结构2在第二方向y上排列。
27.有源结构2包括在第一方向x上依次设置的第一源漏区、沟道区和第二源漏区，第一源漏区位于位线区a1，沟道区位于字线区a2，第二源漏区位于电容区a3。第一源漏区和第二源漏区可以具有相同类型的掺杂离子，沟道区可以具有与第一源漏区和第二源漏区相反类型的掺杂离子，示例地，第一源漏区和第二源漏区具有n型掺杂离子，沟道区具有p型掺杂离子。
28.图7为俯视图，图8为图7在c-c1方向上的剖面图。参考图7-图8，去除位于字线区a2的隔离层4和牺牲层3。在一些实施例中，在去除位于字线区a2的隔离层4的过程中，还可以去除位于初始台阶区b的部分牺牲层3，即去除位于后续形成的台阶区b1的牺牲层3。
29.示例地，形成覆盖电容区a3、位线区a1和部分初始台阶区b的掩膜层，该掩膜层露出字线区a2和部分初始台阶区b(即后续形成的台阶区b1)，对字线区a2中的隔离层4和牺牲层3以及部分初始台阶区b中的牺牲层3进行湿法刻蚀，以露出各层有源结构2。
30.图9为俯视图，图10为图9在c-c1方向上的剖面图，图11为图9在d-d1方向上的局部剖面图。参考图9-图10，在字线区a2形成第一介质层31，第一介质层31覆盖有源层2a的表面，还位于同一层相邻的有源结构2之间以及相邻有源组之间。
31.具体地，位于有源结构2表面的第一介质层31可以用于构成晶体管的栅介质层；位于同一层相邻有源结构2之间的第一介质层31可以将字线区a2的同一层的有源结构2连接在一起，以保证后续可以形成长条状的字线51；位于相邻有源组之间的第一介质层31可以作为后续形成的上下方向上的相邻晶体管的隔离结构。
32.由于第一间距d1大于第二间距d2，因而，相邻有源组间的空间被第一介质层31填满时，有源组内的空间并未被填充满，从而能为后续形成的字线51保留空间位置。也就是说，通过设置牺牲层3的厚度差，可以在同一步骤中形成具有多种作用的第一介质层31，从而有利于简化生产工艺。
33.在一些实施例中，第一介质层31还位于初始台阶区b(包括后续形成的台阶区b1)，且位于初始台阶区b的第一介质层31与有源结构2的位置关系与字线区a2中二者的位置关系相同。
34.示例地，可以通过原子层沉积工艺和原位水汽生成(in-situ steam generation,issg)以形成第一介质层31。
35.继续参考图11，在形成第一介质层31之前还可以包括：在字线区a2靠近电容区a3的侧壁形成绝缘层61。另外，绝缘层61还可以位于字线区a2靠近位线区a1的侧壁。即，绝缘层61位于字线区a2相对的两侧。绝缘层61可以将字线51与后续形成的电容70和位线导电层81相隔离，还可以用于支撑上下方向的有源结构2，从而提高半导体结构的牢固性，避免发生坍塌的问题。
36.图12为半导体结构在c-c1方向上的剖面图，参考图12，形成第二介质层32，第二介质层32覆盖第一介质层31表面且位于第一介质层31与字线51之间；第二介质层32的介电常数大于第一介质层31的介电常数。即位于有源组内的第一介质层31与第二介质层32共同作为栅介质层。第二介质层32有利于提高击穿场强，降低漏电。在另一些实施例中，也可以不形成第二介质层32。
37.举例而言，第一介质层31可以为氧化硅，第二介质层32可以为高介电常数材料，比
如为氧化锆、氧化铪、氧化铝或氧化铌等。
38.在一些实施例中，第二介质层32还位于初始台阶区b(包括后续形成的台阶区b1)，位于初始台阶区b的第二介质层32与第一介质层31的位置关系与字线区a2中二者的位置关系相同。
39.继续参考图12，形成第二介质层32后，在字线区a2形成多条字线51，字线51位于有源组内的有源层2a之间，且每一字线51横跨位于同一层的多个有源结构2。也就是说，多条字线51在上下方向上排列，且沿着第二方向y延伸。有源层2a组内的两个有源结构2、第一介质层31、第二介质层32以及字线51构成晶体管，晶体管具有上下两个沟道。
40.值得注意的是，在形成字线51之前，上下相邻有源组之间已经形成了用于隔离的第一介质层31，因此形成字线51之后，上下相邻有源组构成的晶体管相互隔离。在第一介质层31的隔离作用下，可以避免相邻字线51发生互联。
41.在一些实施例中，字线51还位于初始台阶区b(包括后续形成的台阶区b1)，位于初始台阶区b的字线51用于将位于字线区a2的字线51引出，以便于后续形成连接柱52。
42.示例地，沉积钨、钛、钴或钼等金属材料以作为字线51。
43.参考图13，对初始台阶区b进行图形化处理，以形成台阶区b1。台阶区b1位于字线区a2的第二方向y上且与字线区a2连接，即台阶区b1与字线区a2在第二方向y上排列。即采用刻蚀工艺以去除台阶区b1以外的初始台阶区b。
44.图13为俯视图，图14为图13在c-c1方向上的剖面图，参考图13-图14，对台阶区b1进行图形化处理，以形成多个台阶。同一有源组内的有源层2a、第一介质层31和字线51用于构成台阶；换言之，以同一有源组的两层有源层2a为界限，两层有源层2a以及二者之间的第一介质层31、第二介质层32和字线51用于构成台阶。在字线区a2指向台阶区b1的方向上，多个台阶的高度依次降低。
45.参考图15，形成多个连接柱52，连接柱52与台阶一一对应，且与字线51一一对应连接。连接柱52能够将各层的字线51接出，以连接外围的电路。
46.在一些实施例中，形成多个连接柱52包括：形成填充介质层64，填充介质层64覆盖台阶区b1的台阶。示例地，填充介质层64在不同的台阶上具有不同的厚度。对于高度较大的台阶，其对应的填充介质层64具有较小的厚度；对于高度较小的台阶，其对应的填充介质层64具有较大的厚度，从而使得半导体结构的表面相对平整。示例地，填充介质层64的材料可以为氧化硅。
47.在填充介质层64中形成多个通孔，多个通孔与台阶一一对应，通孔还贯穿台阶对应的位于上部的有源结构2和第一介质层31，并露出字线51的上表面。示例地，刻蚀各台阶，直至露出各台阶对应的字线51。
48.形成填充通孔的连接柱52。示例地，在通孔中沉积铝、铜、钨或钛等金属材料以作为连接柱52。
49.在一些实施例中，在形成台阶后，且在形成填充介质层64前，还包括：形成覆盖台阶表面的保护层63，通孔还贯穿保护层63。在通孔形成过程中，保护层63能够对台阶表面起到保护作用，还有利于提高通孔的图形精度。保护层63的材料与第一介质层31以及填充介质层64的材料不同。示例地，在台阶表面沉积氮化硅以作为保护层63。除台阶表面外，保护层63还可以覆盖半导体结构其他区域的表面。
50.图16为俯视图，图17为图16在e-e1方向上的剖面图，图18为图16在f-f1方向上的剖面图，参考图16-图18，去除位于电容区a3的牺牲层3，以露出绝缘层61，且同一有源组形成的有源结构2、隔离层4以及绝缘层61围成电容孔71。也就是说，在垂直于基底1表面的方向上，电容孔71的高度为第一间距d1。在第二方向y上，电容孔71的宽度为相邻两隔离层4的间距。示例地，可以采用湿法刻蚀工艺去除电容区a3的牺牲层3。
51.图19为半导体结构在e-e1方向上的剖面图，图20为半导体结构在f-f1方向上的剖面图，参考图19-图20，在电容区a3形成初始下电极72a，初始下电极72a位于有源结构2的表面、绝缘层61的表面和隔离层4的表面，并填充于相邻有源组之间。
52.由于第一间距d1大于第二间距d2，因而，相邻有源组间的空间被初始下电极72a填充满时，有源组内的空间并未被填充满，从而能为后续形成的电容介质层73和上电极74保留空间位置。也就是说，通过设置牺牲层3的厚度差，在形成下电极721的过程中可同时形成填充层722，从而有利于简化生产工艺。
53.示例地，沉积氮化钛、钛、钴、钨、铜或钌等金属以作为初始下电极72a。
54.图21为半导体结构在e-e1方向上的剖面图，参考图21，位于电容区a3的有源结构2具有远离字线区a2的端面，去除位于端面的初始下电极72a；填充于相邻有源组之间的初始下电极72a作为填充层722，位于电容孔71内的初始下电极72a作为下电极721。
55.即，对初始下电极72a进行截断处理，以使得位于不同电容孔71的初始下电极72a能够相互断开，从而实现电容70间的相互隔离。
56.在一些实施例中，去除位于端面的初始下电极72a，包括：在电容孔71内填充电容保护层，电容保护层覆盖位于电容孔71内壁的初始下电极72a，且暴露位于端面的初始下电极72a；采用湿法刻蚀工艺去除位于端面的初始下电极72a；去除电容保护层。
57.即，在去除端面的初始下电极72a的过程中，电容保护层能够对电容孔71内的初始下电极72a起到保护作用，避免电容孔71内的初始下电极72a被消耗，从而有利于降低下电极721的电阻。
58.在另一些实施例中，为简化工艺，也可以不形成电容保护层。主要原因在于：在刻蚀过程中，位于端面的初始下电极72a会首先被去掉，由于电容孔71的尺寸较小，因而位于电容孔71内的初始下电极72a可以被保留下来，电容孔71内靠近端面一侧的部分初始下电极72a可能会被去除。因此，可以通过控制刻蚀时间来控制初始下电极72a的刻蚀程度。
59.至此，基于图19-图21，可以在电容孔71的内壁形成下电极721，且在相邻有源组之间形成填充层722。填充层722能够对上下层的有源结构2起到支撑作用，以避免发生坍塌的问题。
60.图22为半导体结构在e-e1方向上的剖面图，图23为半导体结构在f-f1方向上的剖面图，参考图22-图23，在下电极721的表面形成电容介质层73。位于不同电容孔71内的电容介质层73可以通过位于端面的电容介质层73连接在一起。
61.示例地，沉积高介电常数材料以作为电容介质层73，高介电常数材料有利于提高电容70容量。高介电常数材料可以氧化锆、氧化铪、氧化铝或氧化铌等。
62.在电容介质层73的表面形成上电极74，且位于不同电容孔71的上电极74相互连接。示例地，沉积氮化钛、钛、钴、钨、铜或钌等金属以作为上电极74。
63.电容介质层73、上电极74和下电极721构成电容70。由图22可知，电容70与同一有
源组形成的两个有源结构2电连接。在电容孔71的延伸方向上，电容70与有源结构2的侧壁相接触，由于接触面积较大，从而有利于降低接触电阻，进而提高半导体结构的性能。
64.如图17、图19、图21和图22所示，形成隔离层4后，还包括：去除位于位线区a1的牺牲层3；在位线区a1形成位线导电层81，位线导电层81位于同一有源组的有源结构2之间以及相邻有源组之间，还位于相邻隔离层4之间。即，在垂直于基底1表面的方向上，位线导电层81与有源结构2交替设置，以连接相邻有源结构2。另外，位于字线区a2靠近位线区a1侧壁的绝缘层61将字线51与位线导电层81相隔离。示例地，沉积钨、钛、钴或钼等金属材料以作为位线导电层81。
65.在一些实施例中，在形成位线导电层81前还包括：形成位线接触层82。示例地，沉积金属硅化物作为位线接触层82，以降低位线导电层81与有源结构2之间的接触电阻。
66.参考图24，图24为半导体结构的俯向透视图，为便于理解，图24中仅示出了半导体结构中的部分结构。在位线区a1形成多条间隔设置的位线83，位线83的延伸方向垂直于基底1的表面，且位线83与位于位线区a1的有源结构2远离字线区a2的端面相连接。即，一条位线83与多层有源结构2的第一源漏区电连接。此外，位线83还与位线导电层81电连接。在另一些实施例中，也可以不形成位线83，直接将位线导电层81和部分有源结构2共同作为位线，其中与位线导电层81接触的有源结构2的部分进行重掺杂。
67.需要说明的是，位线区a1、字线区a2、电容区a3和台阶区b1中各结构的形成步骤没有先后顺序的限制。示例地，可以先形成位线区a1的位线导电层81和位线83；再形成字线区a2的字线51、第一介质层31和第二介质层32；此后，再形成台阶区b1的台阶；此后，再形成电容区a3的电容70。
68.综上，本公开实施例利用牺牲层3的厚度差实现上下方向上字线51之间的隔离；此外，相邻字线51间具有两层有源结构2，字线51间距更大，消除了字线51互联的问题；此外，利用有源组内的空间来制作电容70，在一定程度上简化了工艺。
69.如图12、图15、图22、图23和图24所示，本公开另一实施例提供一种半导体结构，前述实施例中的制造方法可以制造此半导体结构。有关此半导体结构的详细说明可参考前述实施例中的详细说明。
70.具体地，参考图12和图24，此半导体结构包括在第一方向x上依次排布的位线区a1、字线区a2和电容区a3，半导体结构还包括：基底1；位线区a1、字线区a2和电容区a3的基底1上具有多层间隔设置的有源层2a，相邻两层有源层2a构成有源组，有源组内的有源层2a之间具有第一间距d1，相邻有源组之间具有第二间距d2，第一间距d1大于第二间距d2；多个隔离层4，每一隔离层4贯穿所有有源层2a，将每层有源层2a分割为多个有源结构2，隔离层4沿第一方向x延伸；第一介质层31，第一介质层31覆盖有源层2a的表面，还位于同一层相邻的有源结构2之间，以及相邻有源组之间；字线51，字线51位于有源组内的相邻有源层2a之间，且每一字线51位于横跨同一层的多个有源结构2。
71.即，由有源组形成的两个有源结构2，以及位于二者之间的第一介质层31和字线51可以用于构成一个晶体管。位于相邻晶体管之间的第一介质层31起到隔离晶体管的作用。
72.参考图22，半导体结构还包括：绝缘层61，位于字线区a2靠近电容区a3的侧壁；同一有源组形成的有源结构2、隔离层4以及绝缘层61围成电容孔71；下电极721，位于电容孔71的内壁；电容介质层73，位于下电极721的表面；上电极74，位于电容介质层73的表面，且
位于不同电容孔71的上电极74相互连接；下电极721、电容介质层73和上电极74构成电容70；填充层722，位于相邻有源组之间，还位于相邻隔离层4之间。
73.即，电容70形成在有源组内的两层有源结构2之间，从而有利于增大电容70与有源结构2的接触面积，以降低接触电阻。
74.参考图15，半导体结构还包括台阶区b1，台阶区b1位于字线区a2的第二方向y上且与字线区a2连接；第二方向y垂直第一方向x；有源层2a、第一介质层31和字线51还位于台阶区b1；台阶区b1具有多个台阶，同一有源组内的有源层2a、第一介质层31和字线51用于构成台阶；在字线区a2指向台阶区b1的方向上，多个台阶的高度依次降低；连接柱52，连接柱52与台阶一一对应，且与字线51一一对应连接。
75.即，台阶能够为连接柱52提供空间位置，从而将多层字线51引出，以方便字线52与外围电路连接。
76.在本说明书的描述中，参考术语“一些实施例”、“示例地”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本公开的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
77.尽管上面已经示出和描述了本公开的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本公开的限制，本领域的普通技术人员在本公开的范围内可以对上述实施例进行变化、修改、替换和变型，故但凡依本公开的权利要求和说明书所做的变化或修饰，皆应属于本公开专利涵盖的范围之内。