三维芯片、芯片单元、键合对准检测方法及相关设备与流程

本技术涉及芯片，尤其涉及一种三维芯片、芯片单元、键合对准检测方法及相关设备。

背景技术：

1、3dic(三维芯片)是将多个晶片(芯片)在垂直方向进行堆叠互连而形成的一种全新的芯片结构，具有集成度高、功耗低、带宽高、面积小、互连线短、支持异构集成等特点。目前，三维芯片的制备工艺通常采用hb(hybrid bonding，混合键合技术)，混合键合技术的可靠性测试大多集中于em(电迁移)、sm(应力迁移)以及封装可靠性测试。

2、然而，无论多么先进的对准技术，也不可避免hybrid bonding的对准出现偏差，目前对于三维芯片键合的对准情况，难以进行准确的测试。

技术实现思路

1、本技术实施例提供一种三维芯片、芯片单元、键合对准检测方法及相关设备，能够更准确的测试三维芯片的键合对准情况。

2、本技术实施例的第一方面，提供一种三维芯片，包括：

3、至少两个芯片单元，所述至少两个芯片单元通过键合结构键合连接，每个所述芯片单元包括至少一个测试结构，所述测试结构在键合面上的正投影与所述键合结构在所述键合面上的正投影未交叠；

4、其中，至少两个所述芯片单元的所述测试结构相对设置，相对设置的所述测试结构形成极板电容，所述极板电容的电容值用于反映所述至少两个芯片单元的所述键合结构的键合对准情况。

5、在一些实施方式中，所述测试结构用于连接电信号测试仪，并利用所述电信号测试仪检测所述极板电容的电容值，将检测到的电容与设计电容进行比对，进而确定所述三维芯片的键合对准情况，所述设计电容为所述测试结构在所述键合面上的投影完全重合时的电容。

6、在一些实施方式中，响应于检测到的所述极板电容的电容值与设计电容值匹配，则所述极板电容所属的所述芯片单元上的所述键合结构处于键合对准状态；

7、响应于检测到的所述极板电容的电容值与所述设计电容值不匹配，则所述极板电容所属的所述芯片单元上的所述键合结构处于未键合对准状态。

8、在一些实施方式中，所述芯片单元包括：

9、衬底层；

10、金属层，所述金属层设置于所述键合面与所述衬底层之间；

11、所述键合结构与所述金属层电连接，所述测试结构与所述金属层同层设置。

12、在一些实施方式中，所述金属层至少包括第一金属层和第二金属层，所述第二金属层设置于所述第一金属层与所述衬底层之间；

13、所述测试结构与所述第一金属层同层设置；和/或，

14、所述测试结构与所述第二金属层同层设置。

15、在一些实施方式中，所述至少两个芯片单元包括第一芯片单元以及第二芯片单元；

16、所述测试结构包括第一测试结构和第二测试结构，所述第一测试结构设置于所述第一芯片单元，所述第二测试结构设置于所述第二芯片单元。

17、在一些实施方式中，所述测试结构与所述第一金属层同层设置；

18、所述第一芯片单元的所述第二金属层内设置有第一连接层，所述第一测试结构通过第一导电孔连接所述连接层，所述连接层通过第二导电孔朝向所述第一芯片单元的所述衬底层方向引出；

19、所述第二芯片单元的所述第二金属层与所述第二测试结构在所述键合面上的正投影至少部分重合，所述第二芯片单元的所述第二金属层通过第三导电孔与所述第二测试结构连接，所述第二芯片单元的所述第二金属层通过第四导电孔朝向所述第二芯片单元的所述衬底层方向引出。

20、在一些实施方式中，所述测试结构与所述第二金属层同层设置；

21、所述第一测试结构通过第一导电孔朝向所述第一芯片单元的所述衬底层方向引出；

22、所述第二芯片单元的所述第二金属层与所述第二测试结构连接。

23、在一些实施方式中，所述芯片单元包括边缘区域和中间区域，所述边缘区域全部围绕所述中间区域，所述边缘区域和所述中间区域内分别设置有至少一个所述测试结构。

24、本技术实施例的第二方面，提供一种芯片单元，包括：

25、衬底层；

26、金属层，设置于所述衬底层的一侧，所述金属层内设置有至少一个测试结构；

27、键合结构，所述测试结构在键合面上的正投影与所述键合结构在所述键合面上的正投影未交叠；

28、其中，所述测试结构用于与相对设置的芯片单元上的所述测试结构形成极板电容，所述极板电容的电容值用于反映两个相对设置的芯片单元的所述键合结构的对准情况。

29、在一些实施方式中，所述芯片单元，还包括：

30、顶层介质层，所述金属层设置于所述衬底层与所述顶层介质层之间。

31、本技术实施例的第三方面，提供一种键合对准检测方法，包括：

32、测试三维芯片内相对设置的测试结构形成的极板电容的电容值，以得到测试电容值；

33、根据所述测试电容值，确定所述三维芯片的键合对准情况。

34、在一些实施方式中，所述根据所述测试电容值，确定所述三维芯片的键合对准情况，包括：

35、判断所述三维芯片内的所述极板电容的设计电容值与所述测试电容值是否匹配，以确定所述芯片单元上的所述键合结构的键合对准情况，其中，响应于所述测试电容值与所述设计电容值匹配，则所述极板电容所属的所述芯片单元上的所述键合结构处于键合对准状态，响应于所述测试电容值与所述设计电容值不匹配，则所述极板电容所属的所述芯片单元上的所述键合结构处于未键合对准状态。

36、在一些实施方式中，所述测试三维芯片内相对设置的测试结构形成的极板电容的电容值，以得到测试电容值，包括：

37、分别对键合连接的两个所述芯片单元内相对设置的所述测试结构施加测试电压，以对所述极板电容进行充电；

38、在所述极板电容放电的过程中，测试所述极板电容的电容值，以得到所述测试电容值。

39、在一些实施方式中，所述判断所述三维芯片内的所述极板电容的设计电容值与所述测试电容值是否匹配，以确定所述芯片单元上的所述键合结构的键合对准情况，包括：

40、计算所述三维芯片内的所述极板电容的所述设计电容值与所述测试电容值之间的电容偏移量；

41、判断所述电容偏移量是否落在设定偏移范围内，响应于所述电容偏移量未落在所述设定偏移范围内，判定所述测试电容值与所述设计电容值不匹配，则确定所述极板电容所属的所述芯片单元上的所述键合结构处于未键合对准状态。

42、在一些实施方式中，所述键合对准检测方法，还包括：

43、响应于所述三维芯片的所述芯片单元上的所述键合结构处于未键合对准状态，则生成键合返工提示。

44、本技术实施例的第四方面，提供一种电子系统，包括：

45、如第一方面所述的三维芯片，和/或，如第二方面所述的芯片单元。

46、本技术实施例的第五方面，提供一种键合对准检测装置，包括：

47、测试模块，用于测试三维芯片内相对设置的测试结构形成的极板电容的电容值，以得到测试电容值；

48、判断模块，用于根据所述测试电容值，确定所述三维芯片的键合对准情况。

49、本技术实施例的第六方面，提供一种电子设备，包括：

50、存储器，所述存储器中存储有计算机程序；

51、处理器，所述处理器用于执行所述计算机程序时实现如第三方面所述的键合对准检测方法。

52、本技术实施例的第七方面，提供一种计算机可读存储介质，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如第三方面所述的键合对准检测方法。

53、本技术实施例提供的三维芯片、芯片单元、键合对准检测方法及相关设备，在相邻的芯片单元之间的键合出现偏移的情况下，通过测试键合连接的两个芯片单元上的相对设置的测试结构形成极板电容的电容值与理想情况的100％对准的设计电容值的差异，电容值的差异能够反映相对设置的两个测试结构的对准情况，相对设置的两个测试结构的对准情况进一步可以反映键合连接的两个芯片单元的对准情况，可以精准的测试三维芯片的芯片单元之间键合连接的偏移情况。