显示设备及其制造方法与流程

显示设备及其制造方法
1.相关申请的交叉引用
2.本技术要求于2021年6月11日在韩国知识产权局提交的第10-2021-0076235号韩国专利申请的优先权和权益，该韩国专利申请的全部内容通过引用包含于此。
技术领域
3.一个或多个实施例涉及一种显示设备及其制造方法，并且涉及显示高质量图像的显示设备及其制造方法。


背景技术：

4.通常，显示设备可以包括像素，并且每个像素可以包括显示元件和用于控制显示元件的像素电路。像素电路可以包括薄膜晶体管(tft)、存储电容器和布线。
5.为了准确地控制是否允许从显示元件发光以及发光的亮度水平，电连接到一个显示元件的tft的数量已经增加了。
6.应当理解的是，本背景技术部分在某种程度上旨在为理解本技术提供有用的背景。然而，本背景技术部分也可以包括不是在本文中公开的主题的相应有效申请日期之前被相关领域技术人员已知或理解的内容的一部分的创意、构思或认知。


技术实现要素：

7.相关技术的显示设备具有难以显示高质量图像的问题。
8.为了解决包括前述问题的各种问题，一个或多个实施例提供一种能够显示高质量图像的显示设备及其制造方法。然而，这些问题仅是示例，并且本公开不限于此。
9.将在以下的描述中部分地阐述附加方面，并且部分地，附加方面将从描述中显而易见，或者可以通过本公开的实施例的实践来获得。
10.一种显示设备可以包括：驱动薄膜晶体管，包括：驱动沟道区；和驱动栅极电极，与所述驱动沟道区至少部分地重叠；补偿晶体管，包括：补偿沟道区；和补偿栅极电极，与所述补偿沟道区至少部分地重叠，所述补偿薄膜晶体管响应于施加到所述补偿栅极电极的电压而二极管连接到所述驱动薄膜晶体管；第一绝缘层，设置在所述驱动薄膜晶体管的所述驱动沟道区与所述驱动栅极电极之间；以及第二绝缘层，设置在所述第一绝缘层与所述驱动栅极电极之间并且设置在所述补偿薄膜晶体管的所述补偿沟道区与所述补偿栅极电极之间，并且所述补偿薄膜晶体管的所述补偿沟道区的宽度小于所述驱动薄膜晶体管的所述驱动沟道区的宽度。
11.所述显示设备可以进一步包括：第一初始化薄膜晶体管，包括：第一初始化沟道区；以及第一初始化栅极电极，与所述第一初始化沟道区至少部分地重叠，所述第一初始化薄膜晶体管响应于施加到所述第一初始化栅极电极的电压来初始化所述驱动薄膜晶体管的所述驱动栅极电极的电压。
12.所述第一绝缘层可以不与所述补偿薄膜晶体管的所述补偿沟道区重叠。
13.所述第一绝缘层可以不与所述第一初始化薄膜晶体管的所述第一初始化沟道区重叠。
14.所述显示设备可以进一步包括：第三绝缘层，与所述驱动薄膜晶体管的所述驱动栅极电极重叠；以及存储电容器，包括彼此重叠的第一电极和第二电极，所述第三绝缘层设置在所述第一电极与所述第二电极之间。
15.所述驱动薄膜晶体管的所述驱动栅极电极和所述存储电容器的所述第一电极可以彼此成为一体。
16.所述第一绝缘层可以具有在大约(埃)至大约的范围内的厚度。
17.所述第二绝缘层可以具有在大约至大约的范围内的厚度。
18.所述第一绝缘层可以包括氧化硅，并且所述第二绝缘层可以包括氧化硅或氮化硅。
19.一种制造显示设备的方法可以包括：在有源层上形成具有不同厚度的第一感光图案和第二感光图案；通过使用所述第一感光图案和所述第二感光图案作为掩模以蚀刻所述有源层来形成驱动半导体层和补偿半导体层；通过蚀刻所述第一感光图案来暴露所述驱动半导体层的上表面并且通过蚀刻所述第二感光图案的至少一部分来形成第三感光图案；在所述驱动半导体层和所述第三感光图案上形成第一绝缘层；通过剥离所述第三感光图案来暴露所述补偿半导体层的上表面；以及在所述第一绝缘层和所述补偿半导体层上形成第二绝缘层。
20.所述第二感光图案的厚度可以大于所述第一感光图案的厚度。
21.所述第一绝缘层可以具有在大约(埃)至大约的范围内的厚度。
22.所述第二绝缘层可以具有在大约至大约的范围内的厚度。
23.所述第一绝缘层可以包括氧化硅，并且所述第二绝缘层可以包括氧化硅或氮化硅。
24.所述方法可以进一步包括：在所述的通过蚀刻所述第一感光图案来暴露所述驱动半导体层的所述上表面之后，对所述驱动半导体层的所述上表面执行第一清洁工艺。
25.所述方法可以进一步包括：在所述的通过剥离所述第三感光图案来暴露所述补偿半导体层的所述上表面之后，对所述补偿半导体层的所述上表面执行第二清洁工艺。
26.用在所述第二清洁工艺中的hf(氢氟酸)的浓度可以低于用在所述第一清洁工艺中的hf的浓度。
27.所述方法可以进一步包括：在所述的在所述第一绝缘层和所述补偿半导体层上形成所述第二绝缘层之后，驱动栅极电极和补偿栅极电极形成在所述第二绝缘层上。
28.所述驱动半导体层可以包括与所述驱动栅极电极重叠的驱动沟道区，所述补偿半导体层可以包括与所述补偿栅极电极重叠的补偿沟道区，并且所述补偿沟道区的宽度可以小于所述驱动沟道区的宽度。
29.所述补偿半导体层可以不与所述第一绝缘层重叠。
30.本公开的其他方面、特征和优点将从附图、权利要求书和详细描述中变得更显而易见。
附图说明
31.从以下结合附图进行的描述，实施例的上述以及其他方面、特征和优点将更显而易见，在附图中：
32.图1是根据实施例的显示设备的示意性透视图；
33.图2是包括在图1的显示设备中的(子)像素的等效电路的示意图；
34.图3是图2的(子)像素中的像素电路的薄膜晶体管和电容器的位置示意性布局图；
35.图4是作为图3的像素电路的一部分的半导体层的示意性布局图；
36.图5是作为图3的一部分沿着线a-a'、b-b'和c-c'截取的显示设备的示意性截面图；
37.图6至图11和图13至图17是制造根据实施例的显示设备的方法的示意性截面图；和
38.图12是制造根据实施例的显示设备的方法的示意性平面图。
具体实施方式
39.现在将详细参考实施例，实施例的示例在附图中示出，其中，同样的附图标记始终指同样的元件。在这方面，实施例可以具有不同形式，并且不应被解释为限于本文中所阐述的描述。因此，以下通过参照附图仅描述实施例以解释描述的各方面。
40.在附图中，为了便于描述和清晰起见，可以夸大元件的大小、厚度、比率和尺寸。同样的附图标记始终指同样的元件。
41.如本文中所用的，术语“和/或”包括一个或多个相关所列项的任何组合和全部组合。在本说明书和权利要求书中，术语“和/或”对于它的含义和解释的目的旨在包括术语“和”以及术语“或”的任何组合。例如，“a和/或b”可以理解为表示“a、b或者a和b”。术语“和”以及“或”可以以结合或分离的意义使用，并且可以理解为等同于“和/或”。
42.在整个公开中，表述“a、b和c中的至少一个”表示仅a、仅b、仅c、a和b两者、a和c两者、b和c两者、全部a、b和c、或者它们的变形。
43.由于本公开允许各种变化和许多实施例，所以将在附图中示出实施例，并且在书面描述中详细描述实施例。参考用于说明本公开的实施例的附图，以便对本公开、本公开的优点以及通过本公开的实施所完成的目标有充分的了解。然而，本公开不限于以下实施例，并且可以以各种形式实施。
44.将理解的是，虽然术语“第一”、“第二”等可以在本文中用于描述各种元件，但是这些元件不应受这些术语的限制。这些术语仅用于将一个元件与另一元件区分开。例如，第一元件可以被称为第二元件，并且类似地，在不脱离本公开的范围的情况下，第二元件可以被称为第一元件。
45.在以下的实施例中，除非上下文明确地另外指示，否则单数形式包括复数形式。例如，如本文中所用的，除非上下文明确地另外指示，否则单数形式“一”、“一个”和“所述(该)”也旨在包括复数形式。
46.在本文中为了便于描述，空间相关术语“在
……
下方”、“在
……
下面”、“在
……
下部”、“在
……
上方”或“在
……
上部”等可以用于描述如附图中所示的一个元件或组件与另一元件或组件之间的关系。将理解的是，除了附图中所描绘的方位之外，空间相关术语旨在
涵盖装置在使用或操作中的不同方位。例如，在附图中所示的装置被翻转的情况下，被定位“在”另一装置“下方”或“下面”的装置可以放置“在”另一装置“上方”。因此，说明性术语“在
……
下方”可以包括下部位置和上部位置两者。装置也可以在其他方向上定向，并且因此，空间相对术语可以依据方位进行不同地解释。
47.术语“重叠”(overlap，overlapped)表示第一目标可以在第二目标的上方或下方、或者第二目标的一侧，反之亦然。此外，术语“重叠”可以包括层叠、堆叠、面对或面向、在
……
之上延伸、覆盖或部分覆盖、或者如被本领域普通技术人员将领会和理解的任何其他合适的术语。
48.当元件被描述为“不”与另一元件“重叠”(overlapping，overlap)时，它可以包括彼此间隔、彼此偏移或者彼此分开、或者如被本领域普通技术人员将领会和理解的任何其他合适的术语的元件。
49.术语“面向”和“面对”表示第一元件可以与第二元件直接或间接相对。在第三元件介于第一元件与第二元件之间的情况下，第一元件和第二元件虽然仍然彼此面对，但是可以被理解为与另一元件间接相对。
50.将进一步理解的是，当在本说明书中使用时，术语“包括”(comprises，comprising)、“包含”(includes，including)和/或“具有”(has，have，having)以及它们的变形说明存在所述特征、整数、步骤、操作、元件、组件和/或它们的组，但是不排除存在或添加一个或多个其他特征、整数、步骤、操作、元件、组件和/或它们的组。
51.短语“在平面图中”表示从顶部观察目标，并且短语“在示意性截面图中”表示从侧面观察被竖直切割的目标的截面。
52.将进一步理解的是，当层、区域或元件被称为“在”另一层、另一区域或另一元件“上”时，它可以直接在另一层、另一区域或另一元件上，或者可以间接在另一层、另一区域或另一元件上，居间层、居间区域或居间元件在它们之间。
53.将理解的是，当元件(或者区、层或部分等)在本说明书中被称为“在”另一元件“上”、“连接到”另一元件或“耦接到”另一元件时，它可以直接设置在上述的另一元件上、连接或耦接到上述的另一元件，或者居间元件可以设置在它们之间。
54.将理解的是，术语“连接到”或“耦接到”可以包括物理连接或物理耦接、或者电连接或电耦接。
55.为了便于解释，可以夸大或减小附图中的元件的大小。例如，因为为了便于解释而任意地示出附图中的元件的大小和厚度，所以本公开不限于此。
56.在以下的实施例中，表述“线在第一方向或第二方向上延伸”可以包括“线以直线形状延伸”的情况和“线在第一方向或第二方向上以之字形或曲线形状延伸”的情况。
57.在以下的实施例中，当元件被称为“在平面上”时，理解为从顶部观察元件，并且当元件被称为“在截面上”时，理解为该元件被竖直切割并且从侧面观察。在以下的实施例中，当元件彼此“重叠”时，元件可以“在平面上”和“在截面上”重叠。
58.考虑到所讨论的测量和与特定数量的测量相关的误差(即，测量系统的局限性)，本文所使用的“大约”或“近似”包括所述值并且表示在本领域普通技术人员所确定的对于特定值的可接受的偏差范围内。例如，“大约”可以表示在一个或多个标准偏差内，或在所述值的
±
30％、
±
20％、
±
10％或
±
5％内。
59.除非本文中另外定义或暗示，否则本文中所用的全部术语(包括技术术语和科学术语)具有与本公开所属领域的普通技术人员通常理解的含义相同的含义。将进一步理解的是，术语(诸如在通用字典中定义的术语)应被解释为具有与它们在相关技术的上下文中的含义一致的含义，并且除非本文中明确地如此定义，否则将不以理想化或过于形式化的意义进行解释。
60.现在将参考附图更全面地描述实施例。当参考附图描述实施例时，相同或相对应的元件由相同的附图标记表示。
61.图1是根据实施例的显示设备1的示意性透视图。
62.在本公开的精神和范围内，根据实施例的显示设备1可以实现为诸如智能电话、移动电话、导航装置、游戏机、电视(tv)、用于汽车的主机(head unit)、笔记本计算机、膝上计算机、平板计算机、个人媒体播放器(pmp)或个人数字助理(pda)等的电子装置。此外，电子装置可以是柔性装置。
63.如图1中所示，根据实施例的显示设备1可以包括显示区域da和周边区域pa。显示设备1可以包括基底101(参见图5)，并且基底101的形状不限于如图1中所示的矩形形状(在xy平面上)，但是基底101可以具有在本公开的精神和范围内的诸如圆形等的各种形状。值得注意的是，除了xy平面之外，图1还包括可以是厚度方向的z轴方向。此外，基底101可以具有弯曲区域，并且在弯曲区域处被弯曲。此外，应当理解的是，本文中所描述的形状可以包括与所描述的形状基本上相同的形状。
64.基底101可以包括玻璃或金属。此外，基底101可以包括各种柔性的或可弯曲的材料，例如，诸如聚醚砜、聚丙烯酸酯、聚醚酰亚胺、聚萘二甲酸乙二醇酯、聚对苯二甲酸乙二醇酯、聚苯硫醚、聚芳酯、聚酰亚胺、聚碳酸酯或乙酸丙酸纤维素的聚合物树脂。
65.基底101可以具有多层结构，多层结构包括包含前述聚合物树脂的两层以及在两层之间包含无机材料的屏障层。屏障层可以包括氧化硅、氮化硅和/或氮氧化硅。
66.显示元件可以定位或设置在显示区域da中。在实施例中，每个显示元件可以是有机发光二极管，并且可以发射红光、绿光、蓝光或白光。定位或设置在图1的显示设备1的显示区域da中的一个(子)像素可以包括有机发光二极管，并且可以包括可以控制有机发光二极管的亮度水平的薄膜晶体管和电容器。
67.举例来说，驱动器、电源布线可以布置或设置在周边区域pa中。此外，周边区域pa可以包括焊盘区域，诸如驱动集成电路或印刷电路基底的各种电子组件中的任一种电附接到的该焊盘区域。
68.图2是包括在图1的显示设备1中的(子)像素spx的等效电路的示意图。详细地，图2是定位或设置在图1的显示设备1的显示区域da中的(子)像素spx的等效电路的示意图。定位或设置在一个(子)像素中的像素电路pc可以包括薄膜晶体管t1、t2、t3、t4、t5、t6和t7以及存储电容器cst。薄膜晶体管t1至t7以及存储电容器cst可以连接到信号线sl、sl-1、sl+1、el和dl、第一初始化电压线vl1和第二初始化电压线vl2(统称为初始化电压线vl)、以及电源电压线pl。
69.信号线sl、sl-1、sl+1、el和dl可以包括用于传输扫描信号sn的扫描线sl、用于将前一扫描信号sn-1传输到第一初始化薄膜晶体管t4的前一扫描线sl-1、用于将扫描信号sn传输到第二初始化薄膜晶体管t7的下一扫描线sl+1、用于将发射控制信号en传输到操作控
制薄膜晶体管t5和发射控制薄膜晶体管t6的发射控制线el、以及与扫描线sl交叉或相交并且用于传输数据信号dm的数据线dl。电源电压线pl可以将驱动电压elvdd传输到驱动薄膜晶体管t1，第一初始化电压线vl1可以将初始化电压vint传输到第一初始化薄膜晶体管t4，并且第二初始化电压线vl2可以将初始化电压vint传输到第二初始化薄膜晶体管t7。
70.驱动薄膜晶体管t1的驱动栅极电极g1可以连接到存储电容器cst的第一电极ce1，驱动薄膜晶体管t1的驱动源极区s1可以经由操作控制薄膜晶体管t5连接到电源电压线pl，并且驱动薄膜晶体管t1的驱动漏极区d1经由发射控制薄膜晶体管t6电连接到有机发光二极管oled的像素电极(例如，图5中的像素电极210)。例如，驱动薄膜晶体管t1可以响应于施加到第一节点n1的电压(例如，施加到驱动栅极电极g1的电压)来控制从连接到电源电压线pl的第二节点n2流到有机发光二极管oled的电流量。因此，驱动薄膜晶体管t1可以响应于开关薄膜晶体管t2的开关操作来接收数据信号dm并且将驱动电流i
oled
供应到有机发光二极管oled。操作控制薄膜晶体管t5可以在第二节点n2与电源电压线pl之间。
71.开关薄膜晶体管t2的开关栅极电极g2可以连接到扫描线sl，开关薄膜晶体管t2的开关源极区s2可以连接到数据线dl，并且开关薄膜晶体管t2的开关漏极区d2可以连接到第二节点n2，从而连接到驱动薄膜晶体管t1的驱动源极区s1、并且经由操作控制薄膜晶体管t5连接到电源电压线pl。开关薄膜晶体管t2可以响应于通过扫描线sl接收的扫描信号sn而导通，并且可以执行将从数据线dl传输的数据信号dm传输到驱动薄膜晶体管t1的驱动源极区s1的开关操作。
72.补偿薄膜晶体管t3可以连接在第一节点n1与驱动薄膜晶体管t1和有机发光二极管oled之间的第三节点n3之间，并且可以响应于施加到补偿栅极电极g3的电压而二极管式地连接驱动薄膜晶体管t1。例如，补偿薄膜晶体管t3的补偿栅极电极g3可以连接到扫描线sl，补偿薄膜晶体管t3的补偿漏极区d3可以连接到驱动薄膜晶体管t1的驱动漏极区d1，并且可以经由发射控制薄膜晶体管t6连接到有机发光二极管oled的像素电极(例如，图5中的像素电极210)，并且补偿薄膜晶体管t3的补偿源极区s3可以连接到存储电容器cst的第一电极ce1、第一初始化薄膜晶体管t4的第一初始化漏极区d4以及驱动薄膜晶体管t1的驱动栅极电极g1。
73.补偿薄膜晶体管t3可以响应于通过扫描线sl接收的扫描信号sn而导通，并且可以通过电连接驱动薄膜晶体管t1的驱动栅极电极g1和驱动漏极区d1来二极管式地连接驱动薄膜晶体管t1。
74.尽管在图2中示出补偿薄膜晶体管t3可以包括两个栅极电极，但是一个或多个实施例不限于此。补偿薄膜晶体管t3可以包括一个栅极电极。
75.第一初始化薄膜晶体管t4可以连接在第一节点n1与第一初始化电压线vl1之间，并且可以响应于施加到第一初始化栅极电极g4的电压来初始化驱动栅极电极g1的电压。例如，第一初始化薄膜晶体管t4的第一初始化栅极电极g4可以连接到前一扫描线sl-1，第一初始化薄膜晶体管t4的第一初始化源极区s4可以连接到第一初始化电压线vl1，并且第一初始化薄膜晶体管t4的第一初始化漏极区d4可以连接到存储电容器cst的第一电极ce1、补偿薄膜晶体管t3的补偿源极区s3以及驱动薄膜晶体管t1的驱动栅极电极g1。第一初始化薄膜晶体管t4可以响应于通过前一扫描线sl-1接收的前一扫描信号sn-1而导通，并且可以通过将初始化电压vint传输到驱动薄膜晶体管t1的驱动栅极电极g1来执行初始化驱动薄膜
晶体管t1的驱动栅极电极g1的电压的初始化操作。
76.尽管在图2中示出第一初始化薄膜晶体管t4可以包括两个栅极电极，但是一个或多个实施例不限于此。第一初始化薄膜晶体管t4可以包括一个栅极电极。
77.操作控制薄膜晶体管t5可以连接在第二节点n2与电源电压线pl之间，并且可以响应于施加到操作控制栅极电极g5的电压而导通。例如，操作控制薄膜晶体管t5的操作控制栅极电极g5可以连接到发射控制线el，操作控制薄膜晶体管t5的操作控制源极区s5可以连接到电源电压线pl，并且操作控制薄膜晶体管t5的操作控制漏极区d5可以连接到驱动薄膜晶体管t1的驱动源极区s1和开关薄膜晶体管t2的开关漏极区d2。
78.发射控制薄膜晶体管t6可以连接在第三节点n3与有机发光二极管oled之间，并且可以响应于从发射控制线el施加到发射控制栅极电极g6的电压而导通。例如，发射控制薄膜晶体管t6的发射控制栅极电极g6可以连接到发射控制线el，发射控制薄膜晶体管t6的发射控制源极区s6可以连接到驱动薄膜晶体管t1的驱动漏极区d1和补偿薄膜晶体管t3的补偿漏极区d3，并且发射控制薄膜晶体管t6的发射控制漏极区d6电连接到第二初始化薄膜晶体管t7的第二初始化源极区s7和有机发光二极管oled的像素电极(例如，图5中的像素电极210)。
79.操作控制薄膜晶体管t5和发射控制薄膜晶体管t6可以响应于通过发射控制线el接收的发射控制信号en而同时导通，并且可以致使驱动电压elvdd被传输到有机发光二极管oled，使得驱动电流i
oled
流过有机发光二极管oled。
80.第二初始化薄膜晶体管t7的第二初始化栅极电极g7可以连接到下一扫描线sl+1，第二初始化薄膜晶体管t7的第二初始化源极区s7可以连接到发射控制薄膜晶体管t6的发射控制漏极区d6和有机发光二极管oled的像素电极(例如，图5中的像素电极210)，并且第二初始化薄膜晶体管t7的第二初始化漏极区d7可以连接到第二初始化电压线vl2。
81.而且，因为扫描线sl和下一扫描线sl+1彼此电连接，所以可以将相同的扫描信号sn施加到扫描线sl和下一扫描线sl+1。因此，第二初始化薄膜晶体管t7可以响应于通过下一扫描线sl+1接收的扫描信号sn而导通，并且可以执行初始化有机发光二极管oled的像素电极(例如，图5中的像素电极210)的操作。在需要的情况下，可以省略第二初始化薄膜晶体管t7。
82.存储电容器cst的第二电极ce2可以连接到电源电压线pl，并且有机发光二极管oled的公共电极(例如，图5中的公共电极230)(例如，阴极)可以连接到公共电压线elvss。因此，有机发光二极管oled可以通过接收来自驱动薄膜晶体管t1的驱动电流i
oled
来发射光，使得可以显示图像。
83.图3是图2的(子)像素spx中的像素电路pc的薄膜晶体管t1至t7和电容器cst的位置示意性布局图，图4是作为图3的像素电路pc的一部分的半导体层1130的示意性布局图，并且图5是作为图3的一部分沿着线a-a'、b-b'和c-c'截取的显示设备1的示意性截面图。在截面图中，为了方便，元件的尺寸被夸大和/或减小。
84.参照图4，驱动薄膜晶体管t1、开关薄膜晶体管t2、补偿薄膜晶体管t3、第一初始化薄膜晶体管t4、操作控制薄膜晶体管t5、发射控制薄膜晶体管t6和第二初始化薄膜晶体管t7可以沿着半导体层1130布置或设置。半导体层1130的一些部分可以构成驱动薄膜晶体管t1、开关薄膜晶体管t2、补偿薄膜晶体管t3、第一初始化薄膜晶体管t4、操作控制薄膜晶体
管t5、发射控制薄膜晶体管t6和第二初始化薄膜晶体管t7的半导体层。例如，半导体层1130的一些部分可以构成薄膜晶体管t1至t7的沟道区、源极区或漏极区。
85.在实施例中，驱动薄膜晶体管t1可以包括驱动半导体层a1，并且驱动半导体层a1可以包括驱动沟道区c1、驱动源极区s1和驱动漏极区d1。例如，驱动半导体层a1的与驱动栅极电极g1(参见图2和图3)重叠的一部分可以是驱动沟道区c1。
86.在实施例中，开关薄膜晶体管t2可以包括开关半导体层a2，并且开关半导体层a2可以包括开关沟道区c2、开关源极区s2和开关漏极区d2。例如，开关半导体层a2的与开关栅极电极g2(参见图2和图3)重叠的一部分可以是开关沟道区c2。
87.在实施例中，补偿薄膜晶体管t3可以包括补偿半导体层a3，并且补偿半导体层a3可以包括补偿沟道区c3、补偿源极区s3和补偿漏极区d3。例如，补偿半导体层a3的与补偿栅极电极g3(参见图2和图3)重叠的一部分可以是补偿沟道区c3。
88.在实施例中，第一初始化薄膜晶体管t4可以包括第一初始化半导体层a4，并且第一初始化半导体层a4可以包括第一初始化沟道区c4、第一初始化源极区s4和第一初始化漏极区d4。例如，第一初始化半导体层a4的与第一初始化栅极电极g4(参见图2和图3)重叠的一部分可以是第一初始化沟道区c4。
89.在实施例中，操作控制薄膜晶体管t5可以包括操作控制半导体层a5，并且操作控制半导体层a5可以包括操作控制沟道区c5、操作控制源极区s5和操作控制漏极区d5。例如，操作控制半导体层a5的与操作控制栅极电极g5(参见图2和图3)重叠的一部分可以是操作控制沟道区c5。
90.在实施例中，发射控制薄膜晶体管t6可以包括发射控制半导体层a6，并且发射控制半导体层a6可以包括发射控制沟道区c6、发射控制源极区s6和发射控制漏极区d6。例如，发射控制半导体层a6的与发射控制栅极电极g6(参见图2和图3)重叠的一部分可以是发射控制沟道区c6。
91.在实施例中，第二初始化薄膜晶体管t7可以包括第二初始化半导体层a7，并且第二初始化半导体层a7可以包括第二初始化沟道区c7、第二初始化源极区s7和第二初始化漏极区d7。例如，第二初始化半导体层a7的与第二初始化栅极电极g7(参见图2和图3)重叠的一部分可以是第二初始化沟道区c7。
92.如图3中所示，补偿薄膜晶体管t3和第一初始化薄膜晶体管t4中的每一者可以包括两个栅极电极，但是一个或多个实施例不限于此。补偿薄膜晶体管t3和第一初始化薄膜晶体管t4中的每一者可以包括一个栅极电极。
93.参照图3至图5，半导体层1130可以形成在基底101上。缓冲层105可以形成在基底101上，并且半导体层1130可以形成在缓冲层105上。
94.缓冲层105可以减少或阻止异物、湿气或外部空气从基底101的底部的渗透，并且可以在基底101上提供平坦的表面。缓冲层105可以包括诸如氧化物或氮化物的无机材料、有机材料或有机-无机复合物，并且可以具有包括无机材料和/或有机材料的单层结构或者多层结构。在实施例中，缓冲层105可以具有第一缓冲层和第二缓冲层可以彼此堆叠的结构，并且第一缓冲层和第二缓冲层可以包括不同材料。例如，第一缓冲层可以包括氮化硅，并且第二缓冲层可以包括氧化硅。
95.如上所述，在第一缓冲层可以包括氮化硅的情况下，可以在形成氮化硅时包括氢。
因此，可以改善形成在缓冲层105上的半导体层1130的载流子迁移率，并且因此，可以改善薄膜晶体管的电特性。此外，半导体层1130可以包括硅材料，并且因此，可以改善包括硅的半导体层1130与包括氧化硅的第二缓冲层之间的界面粘附特性，并且因此，可以改善薄膜晶体管的电特性。
96.半导体层1130可以包括低温多晶硅(ltps)。因为多晶硅材料具有高电子迁移率(大约100cm2/vs或更大)，所以能耗低并且可靠性高。举例来说，半导体层1130可以包括非晶硅(a-si)和/或氧化物半导体。举例来说，一些或多个薄膜晶体管可以包括ltps，并且其他的薄膜晶体管可以包括a-si和/或氧化物半导体。
97.半导体层1130的源极区和漏极区可以掺杂有杂质，并且杂质可以包括n型杂质或p型杂质。每个源极区和每个漏极区可以分别与源极电极和漏极电极相对应。源极区和漏极区可以根据薄膜晶体管的特性而相互改变。下文中，术语“源极区”和“漏极区”分别用“源极电极”和“漏极电极”代替。示出半导体层1130的一些部分掺杂有p型杂质，并且在图2的等效电路图中的薄膜晶体管t1至t7被实现为p沟道金属氧化物半导体场效应晶体管(mosfet)(pmos)。半导体层1130的其他部分也可以掺杂有杂质，并且可以用作用于电连接薄膜晶体管和/或电容器的布线。
98.第一绝缘层111和/或第二绝缘层112可以定位或设置在半导体层1130上，并且驱动栅极电极g1、扫描线sl、前一扫描线sl-1、下一扫描线sl+1和发射控制线el可以定位或设置在第一绝缘层111和/或第二绝缘层112上。第一绝缘层111和第二绝缘层112的详细结构将稍后描述。
99.扫描线sl的与开关薄膜晶体管t2的开关沟道区c2和补偿薄膜晶体管t3的补偿沟道区c3重叠的部分可以分别是开关栅极电极g2和补偿栅极电极g3；前一扫描线sl-1的与第一初始化薄膜晶体管t4的第一初始化沟道区c4重叠的部分可以是第一初始化栅极电极g4；下一扫描线sl+1的与第二初始化薄膜晶体管t7的第二初始化沟道区c7重叠的部分可以是第二初始化栅极电极g7；并且发射控制线el的与操作控制薄膜晶体管t5的操作控制沟道区c5和发射控制薄膜晶体管t6的发射控制沟道区c6重叠的部分可以分别是操作控制栅极电极g5和发射控制栅极电极g6。
100.驱动栅极电极g1、扫描线sl、前一扫描线sl-1、下一扫描线sl+1和发射控制线el中的每一者可以包括包含钼(mo)、铝(al)、铜(cu)或钛(ti)的导电材料，并且可以具有包括前述材料的单层结构或多层结构。在实施例中，驱动栅极电极g1、扫描线sl、前一扫描线sl-1、下一扫描线sl+1和发射控制线el可以具有mo/al的多层结构或者mo/al/mo的多层结构。
101.第三绝缘层113可以提供在驱动栅极电极g1、扫描线sl、前一扫描线sl-1、下一扫描线sl+1和发射控制线el上。第三绝缘层113可以包括氧化硅(sio2)、氮化硅(sin
x
)、氮氧化硅(sion)、氧化铝(al2o3)、氧化钛(tio2)、氧化钽(ta2o5)、氧化铪(hfo2)或氧化锌(zno
x
，其可以是zno或zno2).
102.电极电压线hl、第一初始化电压线vl1和第二初始化电压线vl2可以布置或设置在第三绝缘层113上。电极电压线hl可以覆盖驱动栅极电极g1的至少一部分或与驱动栅极电极g1的至少一部分重叠，并且可以与驱动栅极电极g1一起形成存储电容器cst。
103.存储电容器cst的第一电极ce1可以与驱动薄膜晶体管t1的驱动栅极电极g1形成为一体，或者可以彼此成为一体。例如，驱动薄膜晶体管t1的驱动栅极电极g1可以用作存储
电容器cst的第一电极ce1。电极电压线hl的与驱动栅极电极g1重叠的一部分可以是存储电容器cst的第二电极ce2。因此，第三绝缘层113可以用作存储电容器cst的电介质层。
104.电极电压线hl、第一初始化电压线vl1和第二初始化电压线vl2中的每一者可以包括包含mo、al、cu或ti的导电材料，并且可以具有包括前述材料的单层结构或多层结构。在实施例中，电极电压线hl、第一初始化电压线vl1和第二初始化电压线vl2可以具有mo/al的多层结构或者mo/al/mo的多层结构。
105.层间绝缘层115可以定位或设置在电极电压线hl、第一初始化电压线vl1和第二初始化电压线vl2上。层间绝缘层115可以包括sio2、sin
x
、sion、al2o3、tio2、ta2o5、hfo2或zno
x
(其可以是zno或zno2).
106.数据线dl、电源电压线pl、第一初始化连接线1173a、第二初始化连接线1173b、节点连接线1174以及连接金属1175可以布置或设置在层间绝缘层115上。数据线dl、电源电压线pl、第一初始化连接线1173a、第二初始化连接线1173b、节点连接线1174和连接金属1175可以包括包含mo、al、cu或ti的导电材料，并且可以具有包括前述材料的单层结构或多层结构。在实施例中，数据线dl、电源电压线pl、第一初始化连接线1173a、第二初始化连接线1173b、节点连接线1174和连接金属1175可以具有ti/al/ti的多层结构。
107.数据线dl可以通过接触孔1154连接到开关薄膜晶体管t2的开关源极区s2。必要时，可以将数据线dl的一部分理解为开关源极电极。
108.电源电压线pl可以通过形成在层间绝缘层115中的接触孔1158连接到存储电容器cst的第二电极ce2。因此，电极电压线hl和电源电压线pl可以具有相同的电压电平(恒定电压)。此外，电源电压线pl可以通过接触孔1155连接到操作控制源极区s5。
109.第一初始化电压线vl1可以通过第一初始化连接线1173a连接到第一初始化薄膜晶体管t4，并且第二初始化电压线vl2可以通过第二初始化连接线1173b连接到第二初始化薄膜晶体管t7。而且，第一初始化电压线vl1和第二初始化电压线vl2可以具有相同的恒定电压(例如，-2v)。
110.节点连接线1174的一端可以通过接触孔1156连接到补偿源极区s3，并且节点连接线1174的另一端可以通过接触孔1157连接到驱动栅极电极g1。
111.连接金属1175可以通过接触孔1153连接到发射控制薄膜晶体管t6的发射控制半导体层a6。连接金属1175可以通过接触孔1163连接到有机发光二极管oled的像素电极210。因此，发射控制薄膜晶体管t6可以电连接到有机发光二极管oled的像素电极210。图3还包括接触孔1151和1152。
112.平坦化层117可以定位或设置在数据线dl、电源电压线pl、第一初始化连接线1173a、第二初始化连接线1173b、节点连接线1174以及连接金属1175上，并且有机发光二极管oled可以定位或设置在平坦化层117上。
113.而且，尽管在图2中示出一个像素电路pc并且参考图3描述一个(子)像素spx的结构，但是可以在第一方向(x轴方向)和第二方向(y轴方向)上布置或设置具有相同的像素电路pc的子像素spx。可以由在第二方向(y轴方向)上彼此相邻的两个像素电路pc共享第一初始化电压线vl1、前一扫描线sl-1、第二初始化电压线vl2和下一扫描线sl+1。
114.例如，第一初始化电压线vl1和前一扫描线sl-1可以电连接到在附图的第二方向(y轴方向)上布置或设置在图3中所示的像素电路pc上方(在+y方向上)的另一像素电路pc
中的第二初始化薄膜晶体管t7。因此，施加到前一扫描线sl-1的前一扫描信号可以作为下一扫描信号传输到其他像素电路pc的第二初始化薄膜晶体管t7。同样地，第二初始化电压线vl2和下一扫描线sl+1可以电连接到在附图的第二方向(y轴方向)上布置或设置在图3中所示的像素电路pc下面或下方(在-y方向上)的另一像素电路pc中的第一初始化薄膜晶体管t4，以将前一扫描信号和初始化电压传输到第一初始化薄膜晶体管t4。
115.再次参考图3至图5，平坦化层117可以具有平坦的顶表面，使得像素电极210形成为平坦的。平坦化层117可以包括有机材料，并且可以具有单层结构或多层结构。平坦化层117可以包括诸如苯并环丁烯(bcb)、聚酰亚胺、六甲基二硅氧烷(hmdso)、聚甲基丙烯酸甲酯(pmma)或聚苯乙烯(ps)的通用聚合物、具有酚类基团的聚合物衍生物、丙烯酸类聚合物、酰亚胺类聚合物、芳基醚类聚合物、酰胺类聚合物、氟类聚合物、对二甲苯类聚合物、乙烯醇类聚合物、或者它们的共混物。平坦化层117也可以包括无机材料。平坦化层117可以包括sio2、sin
x
、sion、al2o3、tio2、ta2o5、hfo2或zno
x
(其可以是zno或zno2)。在平坦化层117可以包括无机材料的情况下，必要时可以执行化学机械抛光。而且，平坦化层117可以包括有机材料和无机材料两者。
116.有机发光二极管oled可以包括像素电极210、公共电极230、以及在像素电极210与公共电极230之间并且包括发射层的中间层220。
117.像素电极210可以通过接触孔1163连接到连接金属1175，并且连接金属1175可以穿过接触孔1153连接到发射控制漏极区d6。像素电极210可以包括(半)透明电极(透明电极层或半透明电极层)或反射电极(反射层)。在实施例中，像素电极210可以包括包含银(ag)、镁(mg)、铝(al)、铂(pt)、钯(pd)、金(au)、镍(ni)、钕(nd)、铱(ir)、铬(cr)或它们的化合物的反射层、以及反射层上的透明电极层或半透明电极层。透明电极层或半透明电极层可以包括选自由氧化铟锡(ito)、氧化铟锌(izo)、氧化锌(zno
x
，其可以是zno或zno2)、氧化铟(in2o3)、氧化铟镓(igo)和氧化锌铝(azo)构成的组中至少一种材料。在实施例中，像素电极210可以具有包括ito/ag/ito的堆叠结构。
118.像素限定层119可以布置或设置在平坦化层117上，并且可以具有开口部分，通过该开口部分暴露像素电极210的中心部分以限定像素的发射区域。此外，像素限定层119可以增加像素电极210的边缘与布置或设置在像素电极210上方的公共电极230之间的距离，以防止在像素电极210的边缘上发生电弧等。在本公开的精神和范围内，像素限定层119可以通过使用旋涂(spin coating)等由诸如聚酰亚胺、聚酰胺、丙烯酸树脂、苯并环丁烯、hmdso或酚醛树脂的有机绝缘材料来形成。
119.像素限定层119可以包括有机绝缘材料。举例来说，像素限定层119可以包括诸如氮化硅、氮氧化硅或氧化硅的无机绝缘材料。举例来说，像素限定层119可以包括有机绝缘材料和无机绝缘材料。在实施例中，像素限定层119可以包括光阻挡材料，并且可以以黑色提供。光阻挡材料可以包括树脂或包括炭黑、碳纳米管或黑色染料的糊料、例如镍、铝、钼或它们的任何合金的金属颗粒、金属氧化物颗粒(例如，氧化铬)、或者金属氮化物颗粒(例如，氮化铬)。在像素限定层119可以包括光阻挡材料的情况下，可以减少布置或设置在像素限定层119下面或下方的金属结构对外部光的反射。
120.中间层220可以包括发射层。发射层可以包括包含发射红光、绿光、蓝光或白光的荧光材料或磷光材料的有机材料。发射层可以包括低分子量有机材料或聚合物有机材料，
并且诸如空穴传输层(htl)、空穴注入层(hil)、电子传输层(etl)和电子注入层(eil)的功能层可以选择性地布置或设置在发射层下面或下方和在发射层之上。中间层220可以布置或设置为与每个像素电极210相对应。然而，一个或多个实施例不限于此，并且从包括在中间层220中的层之中的诸如htl、hil、etl或eil的层可以在像素电极210上方形成为一体。
121.公共电极230可以包括透明电极或反射电极。在实施例中，公共电极230可以是透明电极或半透明电极，并且可以包括具有低功函数的金属薄膜，所述金属薄膜包括锂(li)、钙(ca)、lif、al、ag、mg或它们的化合物，或者具有诸如lif/ca或lif/al的多层结构材料。除了金属薄膜之外，公共电极230可以进一步包括诸如ito、izo、zno
x
(其可以是zno或zno2)或in2o3等的透明导电氧化物(tco)的膜。公共电极230可以形成为一体以与像素电极210相对应。
122.包括第一无机层、第二无机层以及在第一无机层和第二有机层之间的有机层的封装层可以定位或设置在公共电极230上。
123.第一无机层和第二无机层可以各自包括sio2、sin
x
、sion、al2o3、tio2、ta2o5、hfo2或zno
x
(其可以是zno或zno2)。有机层可以包括聚对苯二甲酸乙二醇酯、聚萘二甲酸乙二醇酯、聚碳酸酯、聚酰亚胺、聚磺酸盐、聚甲醛、聚芳酯、hmdso、丙烯酸树脂(例如，聚甲基丙烯酸甲酯和聚丙烯酸等)、或者它们的任何组合。
124.如上所述，第一绝缘层111和/或第二绝缘层112可以定位或设置在半导体层1130上，并且驱动栅极电极g1、扫描线sl、前一扫描线sl-1、下一扫描线sl+1和发射控制线el可以定位或设置在第一绝缘层111和/或第二绝缘层112上。扫描线sl、前一扫描线sl-1、下一扫描线sl+1和发射控制线el可以包括如上所述的开关栅极电极g2、补偿栅极电极g3、第一初始化栅极电极g4、操作控制栅极电极g5、发射控制栅极电极g6和第二初始化栅极电极g7。因此，第一绝缘层111和/或第二绝缘层112可以在半导体层1130与驱动栅极电极g1、开关栅极电极g2、补偿栅极电极g3、第一初始化栅极电极g4、操作控制栅极电极g5、发射控制栅极电极g6以及第二初始化栅极电极g7之间。
125.在根据实施例的显示设备1中，第一绝缘层111和第二绝缘层112可以在驱动半导体层a1的驱动沟道区c1与驱动栅极电极g1之间，第二绝缘层112可以在补偿半导体层a3的补偿沟道区c3与补偿栅极电极g3之间，并且第二绝缘层112可以在第一初始化半导体层a4的第一初始化沟道区c4与第一初始化栅极电极g4之间。例如，驱动半导体层a1的驱动沟道区c1与驱动栅极电极g1之间的层叠结构可以不同于补偿半导体层a3的补偿沟道区c3与补偿栅极电极g3之间的层叠结构，并且驱动半导体层a1的驱动沟道区c1与驱动栅极电极g1之间的层叠结构可以不同于第一初始化半导体层a4的第一初始化沟道区c4与第一初始化栅极电极g4之间的层叠结构。
126.在补偿薄膜晶体管t3和第一初始化薄膜晶体管t4中的漏电流增加的情况下，可以在驱动薄膜晶体管t1中引起电流的变化，以导致有机发光二极管oled的亮度的变化。例如，由于补偿薄膜晶体管t3和第一初始化薄膜晶体管t4中的漏电流，可能发生闪烁现象或者显示设备可能无法显示高质量图像。闪烁现象可以表示屏幕上的图像闪烁。此外，在补偿薄膜晶体管t3中的漏电流增加的情况下，在高速操作期间可能发生亮度缺陷。
127.亚阈值电流(i
off
)指即使在对应于阈值电压或更小的电压施加到栅极的情况下也流过的电流。例如，由于亚阈值电流(i
off
)，所以薄膜晶体管即使在薄膜晶体管截止的状态
下也可以操作，这导致意外功耗。
128.亚阈值电流(i
off
)可以受沟道区(或半导体层)与栅极电极之间的电容的影响。在增加沟道区(或半导体层)与栅极电极之间的电容的情况下，可以减小亚阈值电流(i
off
)。因此，减小补偿薄膜晶体管t3的补偿沟道区c3与补偿栅极电极g3之间的绝缘层的厚度，增加补偿沟道区c3与补偿栅极电极g3之间的电容，并且因此，可以减小补偿薄膜晶体管t3的亚阈值电流(i
off
)。此外，在减小第一初始化薄膜晶体管t4的第一初始化沟道区c4与第一初始化栅极电极g4之间的绝缘层的厚度的情况下，增加第一初始化沟道区c4与第一初始化栅极电极g4之间的电容，并且因此，可以减小第一初始化薄膜晶体管t4的亚阈值电流(i
off
)。
129.相反地，在减小驱动沟道区c1与驱动栅极电极g1之间的厚度的情况下，施加到驱动薄膜晶体管t1的驱动栅极电极g1的栅极电压的驱动范围变窄。因此，可能难以控制驱动薄膜晶体管t1的栅极电压以具有丰富的灰度(gradation)。
130.例如，在减小半导体层的沟道区与栅极电极之间的绝缘层的厚度的情况下，可以改善补偿薄膜晶体管t3和第一初始化薄膜晶体管t4的特性，但是驱动薄膜晶体管t1的特性可能劣化。在减小半导体层与栅极电极之间的绝缘层的厚度的情况下，减小补偿薄膜晶体管t3和第一初始化薄膜晶体管t4的亚阈值电流(i
off
)，但是驱动薄膜晶体管t1的驱动范围变窄。
131.然而，在根据一个或多个实施例的显示设备的情况下，驱动薄膜晶体管t1的驱动沟道区c1与驱动栅极电极g1之间的层叠结构可以不同于补偿薄膜晶体管t3的补偿沟道区c3与补偿栅极电极g3之间的层叠结构。此外，驱动薄膜晶体管t1的驱动沟道区c1与驱动栅极电极g1之间的层叠结构可以不同于第一初始化薄膜晶体管t4的第一初始化沟道区c4与第一初始化栅极电极g4之间的层叠结构。因此，通过扩大驱动薄膜晶体管t1的驱动范围，可以表现出丰富的灰度，可以减小补偿薄膜晶体管t3和第一初始化薄膜晶体管t4的亚阈值电流(i
off
)，可以增加补偿薄膜晶体管t3和第一初始化薄膜晶体管t4的导通电流(i
on
)，并且可以增加补偿薄膜晶体管t3和第一初始化薄膜晶体管t4的灵敏度。
132.详细地，第一绝缘层111和第二绝缘层112可以在驱动薄膜晶体管t1的驱动沟道区c1与驱动栅极电极g1之间。例如，多层结构可以应用在驱动薄膜晶体管t1的驱动沟道区c1与驱动栅极电极g1之间。
133.第二绝缘层112可以在补偿薄膜晶体管t3的补偿沟道区c3与补偿栅极电极g3之间。仅第二绝缘层112在补偿薄膜晶体管t3的补偿沟道区c3与补偿栅极电极g3之间，使得单层结构可以应用在补偿薄膜晶体管t3的补偿沟道区c3与补偿栅极电极g3之间。例如，补偿薄膜晶体管t3的补偿沟道区c3可以不与第一绝缘层111重叠。
134.此外，第二绝缘层112可以在第一初始化薄膜晶体管t4的第一初始化沟道区c4与第一初始化栅极电极g4之间。仅第二绝缘层112在第一初始化薄膜晶体管t4的第一初始化沟道区c4与第一初始化栅极电极g4之间，使得单层结构可以应用在第一初始化薄膜晶体管t4的第一初始化沟道区c4与第一初始化栅极电极g4之间。例如，第一初始化薄膜晶体管t4的第一初始化沟道区c4可以不与第一绝缘层111重叠。
135.在实施例中，第一绝缘层111可以在垂直或基本上垂直于基底101的方向上具有第一厚度t1。第一厚度t1可以是在大约1000埃至大约的范围内。在第一绝缘层111的厚度(例如，第一厚度t1)小于大约的情况下，驱动薄膜晶体管t1的驱动沟道
区c1与驱动栅极电极g1之间的绝缘层的总厚度变小，并且因此，驱动薄膜晶体管t1的驱动范围可能变窄。相反地，第一绝缘层111的厚度(例如，第一厚度t1)大于大约驱动薄膜晶体管t1的驱动沟道区c1与驱动栅极电极g1之间的绝缘层的总厚度过大，并且因此，可能难以控制驱动栅极电极g1。短语“绝缘层的总厚度”可以被简单描述为“绝缘层的厚度”。
136.因此，在第一绝缘层111的厚度(例如，第一厚度t1)提供在大约至大约的范围内的情况下，驱动薄膜晶体管t1可以具有广泛的驱动范围。
137.在实施例中，第二绝缘层112可以在垂直或基本上垂直于基底101的方向上具有第二厚度t2。第二厚度t2可以在大约至大约的范围内。在第二绝缘层112的厚度(例如，第二厚度t2)小于大约的情况下，补偿薄膜晶体管t3的补偿沟道区c3与补偿栅极电极g3之间的间隙以及第一初始化薄膜晶体管t4的第一初始化沟道区c4与第一初始化栅极电极g4之间的间隙过近，并且因此，亚阈值电流(i
off
)可能增加。相反地，在第二绝缘层112的厚度(例如，第二厚度t2)大于大约的情况下，补偿薄膜晶体管t3的补偿沟道区c3与补偿栅极电极g3之间的间隙以及第一初始化薄膜晶体管t4的第一初始化沟道区c4与第一初始化栅极电极g4之间的间隙过远，并且因此，亚阈值电流(i
off
)可能增加。
138.因此，在第二绝缘层112的厚度(例如，第二厚度t2)提供在大约至大约的范围内的情况下，可以减小补偿薄膜晶体管t3和第一初始化薄膜晶体管t4的亚阈值电流(i
off
)。
139.驱动薄膜晶体管t1的驱动沟道区c1与驱动栅极电极g1之间的绝缘层的总厚度可以提供在大约至大约的范围内，并且补偿薄膜晶体管t3的补偿沟道区c3与补偿栅极电极g3之间的绝缘层的总厚度以及第一初始化薄膜晶体管t4的第一初始化沟道区c4与第一初始化栅极电极g4之间的绝缘层的总厚度可以提供在大约至大约的范围内。例如，驱动薄膜晶体管t1的驱动沟道区c1与驱动栅极电极g1之间的绝缘层的总厚度可以大于补偿薄膜晶体管t3的补偿沟道区c3与补偿栅极电极g3之间的绝缘层的总厚度以及第一初始化薄膜晶体管t4的第一初始化沟道区c4与第一初始化栅极电极g4之间的绝缘层的总厚度。因此，当驱动薄膜晶体管t1具有广泛的驱动范围时，可以减小补偿薄膜晶体管t3和第一初始化薄膜晶体管t4的亚阈值电流(i
off
)。
140.在实施例中，第一绝缘层111和第二绝缘层112可以包括相同的材料或类似的材料。例如，第一绝缘层111和第二绝缘层112两者可以包括氧化硅。
141.在实施例中，包括在第二绝缘层112中的材料的介电常数可以大于包括在第一绝缘层111中的材料的介电常数。例如，第一绝缘层111可以包括氧化硅，并且第二绝缘层112可以包括氮化硅。氧化硅的介电常数是大约3.7，并且氮化硅的介电常数是大约7.5。
142.因为补偿薄膜晶体管t3的补偿沟道区c3与补偿栅极电极g3之间的第二绝缘层112可以包括具有高介电常数的氮化硅，所以可以减小补偿薄膜晶体管t3的亚阈值电流(i
off
)，并且可以增加补偿薄膜晶体管t3的导通电流(i
on
)。此外，因为补偿薄膜晶体管t3的补偿沟道区c3与补偿栅极电极g3之间的第二绝缘层112可以包括具有高介电常数的氮化硅，所以补偿薄膜晶体管t3可以灵敏地响应于施加到补偿栅极电极g3的电信号。
143.因为第一初始化薄膜晶体管t4的第一初始化沟道区c4与第一初始化栅极电极g4之间的第二绝缘层112可以包括具有高介电常数的氮化硅，所以可以减小第一初始化薄膜晶体管t4的亚阈值电流(i
off
)，并且可以增加第一初始化薄膜晶体管t4的导通电流(i
on
)。此外，因为第一初始化薄膜晶体管t4的第一初始化沟道区c4与第一初始化栅极电极g4之间的第二绝缘层112可以包括具有高介电常数的氮化硅，所以第一初始化薄膜晶体管t4可以灵敏地响应于施加到第一初始化栅极电极g4的电信号。
144.在实施例中，第一绝缘层111可以包括氧化硅，并且第二绝缘层112可以包括具有比一般氮化硅的氢含量低的氢含量的低氢氮化硅。例如，低氢氮化硅可以具有在比一般氮化硅的氢含量低大约3％至大约10％的范围内的氢含量。因为第二绝缘层112可以包括具有高介电常数的低氢氮化硅，所以可以减小补偿薄膜晶体管t3和第一初始化薄膜晶体管t4的亚阈值电流(i
off
)，并且可以增加补偿薄膜晶体管t3和第一初始化薄膜晶体管t4的导通电流(i
on
)。
145.参照图4，在实施例中，驱动薄膜晶体管t1的驱动半导体层a1的宽度可以大于补偿薄膜晶体管t3的补偿半导体层a3的宽度以及第一初始化薄膜晶体管t4的第一初始化半导体层a4的宽度。
146.更详细地，驱动薄膜晶体管t1的驱动沟道区c1可以具有第一宽度w1，并且补偿薄膜晶体管t3的补偿沟道区c3和第一初始化薄膜晶体管t4的第一初始化沟道区c4可以具有第二宽度w2。驱动薄膜晶体管t1的驱动沟道区c1的第一宽度w1可以大于补偿薄膜晶体管t3的补偿沟道区c3和第一初始化薄膜晶体管t4的第一初始化沟道区c4的第二宽度w2。
147.在实施例中，补偿薄膜晶体管t3的补偿沟道区c3和第一初始化薄膜晶体管t4的第一初始化沟道区c4的第二宽度w2可以小于或等于大约2μm，小于或等于大约1.5μm，或者小于或等于大约1.2μm。可以进行各种修改。例如，补偿薄膜晶体管t3的补偿沟道区c3和第一初始化薄膜晶体管t4的第一初始化沟道区c4的第二宽度w2可以是大约1.0μm。
148.通常，亚阈值电流(i
off
)与沟道区的宽度成正比并且与沟道区的长度成反比。例如，补偿薄膜晶体管t3的补偿沟道区c3和第一初始化薄膜晶体管t4的第一初始化沟道区c4的第二宽度w2小于驱动薄膜晶体管t1的驱动沟道区c1的第一宽度w1，并且补偿薄膜晶体管t3的补偿沟道区c3和第一初始化薄膜晶体管t4的第一初始化沟道区c4的第二宽度w2是大约1.0μm。因此，可以减小补偿薄膜晶体管t3的补偿沟道区c3和第一初始化薄膜晶体管t4的第一初始化沟道区c4的亚阈值电流(i
off
)。
149.在实施例中，通过控制沟道区与栅极电极之间的绝缘层的厚度、控制包括在绝缘层中的材料、或者控制沟道区的宽度，减小了与补偿薄膜晶体管t3和第一初始化薄膜晶体管t4的漏电流相对应的亚阈值电流(i
off
)，并且增加了补偿薄膜晶体管t3和第一初始化薄膜晶体管t4的导通电流(i
on
)，并且因此，显示设备1可以防止有机发光二极管oled的亮度发生变化，并且可以显示高质量图像。
150.图6至图11和图13至图17是制造根据实施例的显示设备的方法的示意性截面图。详细地，根据实施例的显示设备可以包括像素电路pc(参见图2)，并且每个像素电路pc可以包括薄膜晶体管t1至t7。图6至图11和图13至图17是依次示出制造薄膜晶体管t1至t7之中的驱动薄膜晶体管t1、补偿薄膜晶体管t3和第一初始化薄膜晶体管t4的方法的示意性截面图。在实施例中，开关薄膜晶体管t2、操作控制薄膜晶体管t5、发射控制薄膜晶体管t6和第
二初始化薄膜晶体管t7可以与驱动薄膜晶体管t1通过相同的制造方法制造。然而，一个或多个实施例不限于此。例如，开关薄膜晶体管t2、操作控制薄膜晶体管t5、发射控制薄膜晶体管t6和第二初始化薄膜晶体管t7中的一些可以与驱动薄膜晶体管t1通过相同的制造方法制造，并且开关薄膜晶体管t2、操作控制薄膜晶体管t5、发射控制薄膜晶体管t6和第二初始化薄膜晶体管t7中的其余薄膜晶体管可以与补偿薄膜晶体管t3通过相同的制造方法制造。
151.如上参考图2和图3所述，像素电路pc可以包括七个薄膜晶体管。然而，一个或多个实施例不限于此。包括在每个像素电路pc中的薄膜晶体管的数量可以变化。例如，每个像素电路pc可以包括三个薄膜晶体管。图6至图11和图13至图17示出制造驱动薄膜晶体管t1、补偿薄膜晶体管t3以及第一初始化薄膜晶体管t4的方法。
152.参照图6至图11和图13至图17，制造根据实施例的显示设备的方法可以包括在有源层106上形成具有不同厚度的第一感光图案50a和第二感光图案50b，通过使用第一感光图案50a和第二感光图案50b作为掩模蚀刻有源层106来形成驱动半导体层a1、补偿半导体层a3和第一初始化半导体层a4，通过蚀刻第一感光图案50a来暴露驱动半导体层a1的上表面a1a并且通过蚀刻第二感光图案50b的至少一部分来形成第三感光图案50c，在驱动半导体层a1和第三感光图案50c上形成第一绝缘层111，通过剥离第三感光图案50c来暴露补偿半导体层a3的上表面a3a和第一初始化半导体层a4的上表面a4a，以及在第一绝缘层111、补偿半导体层a3和第一初始化半导体层a4上形成第二绝缘层112。
153.参照图6，缓冲层105可以形成在基底101上，并且有源层106可以形成在缓冲层105上。在实施例中，有源层106可以包括多晶硅层。例如，在非晶硅层形成在基底101上之后，可以通过使用诸如快速热退火(rta)、固相结晶(spc)、准分子激光退火(ela)、金属诱导结晶(mic)、金属诱导横向结晶(milc)和顺序横向凝固(sls)的各种方法来结晶非晶硅层，使得可以形成包括多晶硅层的有源层106。
154.在实施例中，有源层106可以在垂直或基本上垂直于基底101的方向上具有大约的厚度。然而，一个或多个实施例不限于此。
155.此后，参照图7，具有不同厚度的第一感光图案50a和第二感光图案50b可以形成在有源层106上。在实施例中，在光刻胶层形成在有源层106上之后，可以通过使用半色调掩模的光刻工艺来形成具有不同厚度的第一感光图案50a和第二感光图案50b。第二感光图案50b的厚度可以大于第一感光图案50a的厚度。例如，第二感光图案50b可以是第一感光图案50a的厚度的近似两倍厚。
156.在实施例中，第一感光图案50a可以形成在将形成驱动薄膜晶体管t1的位置处，并且第二感光图案50b可以分别形成在将形成补偿薄膜晶体管t3和第一初始化薄膜晶体管t4的位置处。尽管未示出，但是感光图案可以形成在将形成剩余的薄膜晶体管的位置处。
157.此后，参照图7和图8，可以通过使用第一感光图案50a和第二感光图案50b作为掩模蚀刻有源层106来形成驱动半导体层a1、补偿半导体层a3和第一初始化半导体层a4。详细地，可以通过使用形成在有源层106上的第一感光图案50a和第二感光图案50b作为蚀刻掩模蚀刻有源层106来形成驱动半导体层a1、补偿半导体层a3和第一初始化半导体层a4。干法蚀刻或湿法蚀刻可以用于蚀刻。
158.尽管未示出，但是可以通过使用感光图案作为掩模来形成剩余的薄膜晶体管的半
导体层。
159.此后，参照图8和图9，可以通过蚀刻第一感光图案50a来暴露驱动半导体层a1的上表面a1a，并且可以通过蚀刻第二感光图案50b的至少一部分来形成第三感光图案50c。详细地，在通过使用第一感光图案50a和第二感光图案50b作为蚀刻掩膜蚀刻有源层106来形成驱动半导体层a1、补偿半导体层a3和第一初始化半导体层a4之后，第一感光图案50a和第二感光图案50b可以被蚀刻。
160.第一感光图案50a和第二感光图案50b可以被蚀刻(被移除)相同的厚度。因为第一感光图案50a被完全蚀刻(被完全地移除)，并且第二感光图案50b的厚度是第一感光图案50a的厚度的近似两倍，所以第二感光图案50b被蚀刻(被移除)第一感光图案50a的厚度，使得可以形成第三感光图案50c。干法蚀刻可以用于蚀刻。
161.因为第一感光图案50a被完全地蚀刻(被完全地移除)，所以可以暴露定位或设置在第一感光图案50a的下面或下方的驱动半导体层a1的上表面a1a的至少一部分，并且第二感光图案50b可以未被完全地蚀刻(被完全地移除)，而只是减小第二感光图案50b的厚度，并且因此，补偿半导体层a3和第一初始化半导体层a4可以定位或设置在第二感光图案50b下面或下方。例如，可以不暴露补偿半导体层a3和第一初始化半导体层a4的上表面。
162.此后，参照图9和图10，第一绝缘层111可以形成在驱动半导体层a1和第三感光图案50c上。详细地，在通过蚀刻第一感光图案50a来暴露驱动半导体层a1的上表面a1a并且通过蚀刻第二感光图案50b的至少一部分来形成第三感光图案50c之后，可以完整地形成第一绝缘层111。因此，第一绝缘层111可以完整地形成在驱动半导体层a1的上表面a1a、缓冲层105和第三感光图案50c上。
163.在实施例中，第一绝缘层111可以在垂直或基本上垂直于基底101的方向上具有第一厚度t1。第一厚度t1可以在大约至大约的范围内。在第一绝缘层111的厚度(例如，第一厚度t1)小于大约的情况下，如上文所述的，驱动薄膜晶体管t1的驱动沟道区c1(参见图15)与驱动栅极电极g1(参见图14)之间的绝缘层的总厚度变小，并且因此，驱动薄膜晶体管t1的驱动范围可能变窄。相反地，第一绝缘层111的厚度(例如，第一厚度t1)大于大约驱动薄膜晶体管t1的驱动沟道区c1与驱动栅极电极g1之间的绝缘层的总厚度过大，并且因此，可能难以控制驱动栅极电极g1。
164.在实施例中，第一绝缘层111可以包括氧化硅。
165.在实施例中，在通过蚀刻(移除)第一感光图案50a(参见图8)来暴露驱动半导体层a1的上表面a1a之后，可以在对驱动半导体层a1的上表面a1a执行第一清洁工艺之后形成第一绝缘层111。
166.在实施例中，第一清洁工艺可以指使用将臭氧(o3)溶解在氢氟酸(hf)水溶液中的溶液的清洁工艺，或者可以指在使用hf水溶液清洁后使用溶解有臭氧(o3)的水溶液的清洁工艺。包括在第一清洁工艺中使用的水溶液中的hf的浓度可以是大约0.5％。在hf的浓度增加的情况下，驱动半导体层a1的上表面a1a可以被部分地蚀刻。
167.此后，参照图10和图11，可以通过剥离第三感光图案50c来暴露补偿半导体层a3的上表面a3a和第一初始化半导体层a4的上表面a4a。在剥离第三感光图案50c的情况下，也可以移除形成在第三感光图案50c上的第一绝缘层111。
168.因此，可以通过移除定位或设置在补偿半导体层a3的上表面a3a和第一初始化半导体层a4的上表面a4a上的第三感光图案50c而将补偿半导体层a3的上表面a3a和第一初始化半导体层a4的上表面a4a暴露于外部。
169.此外，在实施例中，补偿半导体层a3和/或第一初始化半导体层a4可以不与第一绝缘层111重叠。例如，第一绝缘层111可以不定位或设置在补偿半导体层a3的上表面a3a和第一初始化半导体层a4的上表面a4a上。
170.因此，如将在下文所述的，可以减小补偿半导体层a3与补偿栅极电极g3之间的绝缘层的厚度，并且可以减小第一初始化半导体层a4与第一初始化栅极电极g4之间的绝缘层的厚度。详细地，可以减小补偿半导体层a3的补偿沟道区c3与补偿栅极电极g3之间的绝缘层的厚度，并且可以减小第一初始化半导体层a4的第一初始化沟道区c4与第一初始化栅极电极g4之间的绝缘层的厚度。
171.图12是制造根据实施例的显示设备的方法的示意性平面图。图12是用于描述第一绝缘层111可以布置或设置在驱动半导体层a1上并且第一绝缘层111可以不布置或设置在补偿半导体层a3和第一初始化半导体层a4上的图。
172.参照图12，在实施例中，第一绝缘层111可以布置或设置在驱动半导体层a1上，并且可以不布置或设置在补偿半导体层a3和第一初始化半导体层a4上。例如，第一绝缘层111可以与驱动半导体层a1至少部分地重叠(或完全地重叠)，但是可以不与补偿半导体层a3和第一初始化半导体层a4重叠(或完全地重叠)。
173.此外，第一绝缘层111可以布置或设置在开关半导体层a2、操作控制半导体层a5、发射控制半导体层a6和第二初始化半导体层a7上。例如，第一绝缘层111可以与开关半导体层a2、操作控制半导体层a5、发射控制半导体层a6和第二初始化半导体层a7至少部分地重叠(或完全地重叠)。然而，一个或多个实施例不限于此。
174.此后，参照图13，第二绝缘层112可以形成在第一绝缘层111、补偿半导体层a3和第一初始化半导体层a4上。详细地，参照图10、图11和图13，在剥离第三感光图案50c之后，第二绝缘层112可以完整地形成。因此，第二绝缘层112可以完整地形成在第一绝缘层111、补偿半导体层a3的上表面a3a和第一初始化半导体层a4的上表面a4a上。
175.在实施例中，第二绝缘层112可以在垂直或基本上垂直于基底101的方向上具有第二厚度t2。第二厚度t2可以在大约至大约的范围内。在第二绝缘层112的厚度(例如，第二厚度t2)小于大约的情况下，补偿薄膜晶体管t3的补偿沟道区c3(参见图15)与补偿栅极电极g3(参见图14)之间的间隙以及第一初始化薄膜晶体管t4的第一初始化沟道区c4(参见图15)与第一初始化栅极电极g4(参见图14)之间的间隙过近，并且因此，可以增加亚阈值电流(i
off
)。相反地，在第二绝缘层112的厚度(例如，第二厚度t2)大于大约的情况下，补偿薄膜晶体管t3的补偿沟道区c3与补偿栅极电极g3之间的间隙和第一初始化薄膜晶体管t4的第一初始化沟道区c4与第一初始化栅极电极g4之间的间隙过远，并且因此，可以增加亚阈值电流(i
off
)。
176.在实施例中，第二绝缘层112可以包括氧化硅或氮化硅。在实施例中，第一绝缘层111和第二绝缘层112可以包括相同的材料或类似的材料。例如，第一绝缘层111和第二绝缘层112两者可以包括氧化硅。
177.在实施例中，包括在第二绝缘层112中的材料的介电常数可以大于包括在第一绝缘层111中的材料的介电常数。例如，第一绝缘层111可以包括氧化硅，并且第二绝缘层112可以包括氮化硅。
178.因为补偿薄膜晶体管t3的补偿沟道区c3(参见图15)与补偿栅极电极g3之间的第二绝缘层112可以包括具有高介电常数的氮化硅，所以可以减小补偿薄膜晶体管t3的亚阈值电流(i
off
)，并且可以增加补偿薄膜晶体管t3的导通电流(i
on
)。此外，因为补偿薄膜晶体管t3的补偿沟道区c3与补偿栅极电极g3之间的第二绝缘层112可以包括具有高介电常数的氮化硅，所以补偿薄膜晶体管t3可以灵敏地响应于施加到补偿栅极电极g3的电信号。
179.举例来说，在实施例中，因为第一初始化薄膜晶体管t4的第一初始化沟道区c4(参见图15)与第一初始化栅极电极g4之间的第二绝缘层112可以包括具有高介电常数的氮化硅，所以可以减小第一初始化薄膜晶体管t4的亚阈值电流(i
off
)，并且可以增加第一初始化薄膜晶体管t4的导通电流(i
on
)。
180.举例来说，在实施例中，第一绝缘层111可以包括氧化硅，并且第二绝缘层112可以包括具有比一般氮化硅的氢含量低的氢含量的低氢氮化硅。因为第二绝缘层112可以包括具有高介电常数的低氢氮化硅，所以可以减小补偿薄膜晶体管t3和第一初始化薄膜晶体管t4的亚阈值电流(i
off
)，并且可以增加补偿薄膜晶体管t3和第一初始化薄膜晶体管t4的导通电流(i
on
)。
181.在实施例中，在通过剥离第三感光图案50c(参见图10)暴露补偿半导体层a3的上表面a3a(参见图11)和/或第一初始化半导体层a4的上表面a4a(参见图11)之后，可以在对补偿半导体层a3的上表面a3a和/或第一初始化半导体层a4的上表面a4a执行第二清洁工艺之后形成第二绝缘层112。
182.在实施例中，第二清洁工艺可以指使用将臭氧(o3)溶解在hf溶液中的溶液的清洁工艺，或者可以指在使用hf水溶液清洁后使用溶解有臭氧(o3)的水溶液的清洁工艺。
183.在通过使用具有高hf浓度的水溶液清洁补偿半导体层a3的上表面a3a(参见图11)和/或第一初始化半导体层a4的上表面a4a(参见图11)之后，可能出现污点，使得薄膜晶体管的特性可能劣化。因此，用在第二清洁工艺中的hf的浓度可以低于用在第一清洁工艺中的hf的浓度。例如，包括在用在第二清洁工艺中的水溶液中的hf浓度可以是大约0.1％。
184.在实施例中，可以通过使用具有大约0.5％的浓度的hf水溶液来清洁驱动薄膜晶体管t1的驱动半导体层a1，并且可以通过使用具有大约0.1％的浓度的hf水溶液来清洁补偿薄膜晶体管t3的补偿半导体层a3和第一初始化薄膜晶体管t4的第一初始化半导体层a4。因此，通过不同的驱动薄膜晶体管t1的清洁条件以及补偿薄膜晶体管t3和第一初始化薄膜晶体管t4的清洁条件来执行清洁工艺，可以区分驱动薄膜晶体管t1的特性以及补偿薄膜晶体管t3和第一初始化薄膜晶体管t4的特性。
185.此后，参照图14，可以执行在第二绝缘层112上形成栅极电极。详细地，驱动栅极电极g1、补偿栅极电极g3和第一初始化栅极电极g4可以形成在第二绝缘层112上。尽管未示出，但是剩余的薄膜晶体管的栅极电极也可以形成在第二绝缘层112上。
186.在实施例中，驱动栅极电极g1可以与驱动半导体层a1至少部分地重叠，补偿栅极电极g3可以与补偿半导体层a3至少部分地重叠，并且第一初始化栅极电极g4可以与第一初始化半导体层a4至少部分地重叠。
187.尽管图14中示出提供一个补偿栅极电极g3和一个第一初始化栅极电极g4，但是一个或多个实施例不限于此。在实施例中，补偿栅极电极g3可以提供为双栅极电极。例如，在补偿栅极电极g3提供为双栅极电极的情况下，补偿栅极电极g3可以提供为布置或设置在相同层上的第一补偿栅极电极和第二补偿栅极电极。此外，在实施例中，第一初始化栅极电极g4可以提供为双栅极电极。例如，在第一初始化栅极电极g4提供为双栅极电极的情况下，第一初始化栅极电极g4可以提供为布置或设置在相同层上的第(1-1)初始化栅极电极和第(1-2)初始化栅极电极。
188.此后，参照图15，可以通过使用杂质掺杂来形成驱动薄膜晶体管t1的驱动源极区s1和驱动漏极区d1。驱动半导体层a1的与驱动栅极电极g1重叠的区可以形成为驱动沟道区c1。因此，驱动半导体层a1的一部分通过使用杂质掺杂被掺杂有杂质，使得驱动半导体层a1可以被分为驱动源极区s1、驱动沟道区c1和驱动漏极区d1。
189.此外，可以通过使用杂质掺杂来形成补偿薄膜晶体管t3的补偿源极区s3和补偿漏极区d3。补偿半导体层a3的与补偿栅极电极g3重叠的区可以形成为补偿沟道区c3。因此，补偿半导体层a3的一部分通过使用杂质掺杂被掺杂有杂质，使得补偿半导体层a3可以被分为补偿源极区s3、补偿沟道区c3和补偿漏极区d3。
190.此外，可以通过使用杂质掺杂来形成第一初始化薄膜晶体管t4的第一初始化源极区s4和第一初始化漏极区d4。第一初始化半导体层a4的与第一初始化栅极电极g4重叠的区可以形成为第一初始化沟道区c4。因此，第一初始化半导体层a4的一部分通过使用杂质掺杂被掺杂有杂质，使得第一初始化半导体层a4可以被分为第一初始化源极区s4、第一初始化沟道区c4和第一初始化漏极区d4。
191.在实施例中，驱动薄膜晶体管t1的驱动半导体层a1的宽度(例如，图4的第一宽度w1)可以大于补偿薄膜晶体管t3的补偿半导体层a3的宽度(例如，图4的第二宽度w2)和第一初始化薄膜晶体管t4的第一初始化半导体层a4的宽度(例如，图4的第三宽度w3)。
192.尽管未示出，但是剩余的薄膜晶体管的半导体层也可以被掺杂并且被分为源极区、沟道区和漏极区。
193.此后，参照图16，第三绝缘层113可以形成为覆盖栅极电极g1、g3和g4或与栅极电极g1、g3和g4重叠，并且存储电容器cst的第二电极ce2可以形成在第三绝缘层113上。
194.在实施例中，存储电容器cst的第一电极ce1可以与驱动薄膜晶体管t1的驱动栅极电极g1形成为一体，或者可以彼此成为一体。例如，驱动薄膜晶体管t1的驱动栅极电极g1可以用作存储电容器cst的第一电极ce1。然而，一个或多个实施例不限于此。存储电容器cst的第一电极ce1可以定位或设置在第二绝缘层112上作为与驱动薄膜晶体管t1的驱动栅极电极g1分开的元件。
195.此后，参照图17，层间绝缘层115可以形成在存储电容器cst的第二电极ce2和第三绝缘层113上。如上参考图3至图5所述，数据线dl(参见图3)、电源电压线pl(参见图3和图5)、第一初始化连接线1173a(参见图3)、第二初始化连接线1173b(参见图3)、节点连接线1174(参见图3)以及连接金属1175(参见图3)可以形成在层间绝缘层115上，并且平坦化层117(参见图5)、像素限定层119(参见图5)、以及有机发光二极管oled(参见图5)可以形成在数据线dl、电源电压线pl、第一初始化连接线1173a、第二初始化连接线1173b、节点连接线1174、以及连接金属1175上。有机发光二极管oled可以包括像素电极210(参见图5)、包含发
射层的中间层220(参见图5)、以及公共电极230(参见图5)。
196.在为了减小补偿薄膜晶体管t3和第一初始化薄膜晶体管t4的亚阈值电流(i
off
)而减小补偿薄膜晶体管t3的补偿栅极电极g3与补偿沟道区c3之间的绝缘层的厚度以及第一初始化薄膜晶体管t4的第一初始化栅极电极g4与第一初始化沟道区c4之间的绝缘层的厚度的情况下，也减小驱动薄膜晶体管t1的驱动栅极电极g1与驱动沟道区c1之间的绝缘层的厚度，使得驱动薄膜晶体管t1的驱动范围变窄。因此，可能难以控制驱动薄膜晶体管t1的栅极电压vgs以具有丰富的灰度。
197.在实施例中，在使用前述制造显示设备的方法的情况下，可以在没有额外掩模的情况下减小补偿薄膜晶体管t3的补偿栅极电极g3与补偿沟道区c3之间的绝缘层的厚度和第一初始化薄膜晶体管t4的第一初始化栅极电极g4与第一初始化沟道区c4之间的绝缘层的厚度。此外，同时，驱动薄膜晶体管t1的驱动栅极电极g1与驱动沟道区c1之间的绝缘层的厚度可以提供为大于补偿薄膜晶体管t3的补偿栅极电极g3与补偿沟道区c3之间的绝缘层的厚度和第一初始化薄膜晶体管t4的第一初始化栅极电极g4与第一初始化沟道区c4之间的绝缘层的厚度。因此，可以减小补偿薄膜晶体管t3和第一初始化薄膜晶体管t4的亚阈值电流(i
off
)，可以增加补偿薄膜晶体管t3和第一初始化薄膜晶体管t4的导通电流(i
on
)，可以增加补偿薄膜晶体管t3和第一初始化薄膜晶体管t4的灵敏度，并且可以扩大驱动薄膜晶体管t1的驱动范围以表现出丰富的灰度。
198.根据如上所述的一个或多个实施例，可以实现能够显示高质量图像的显示设备及其制造方法。然而，本公开的范围不限于上述效果。
199.应理解的是，本文中公开的实施例应仅被考虑为描述性的，而不是用于限制的目的。每个实施例内的特征或各方面的描述应通常被考虑为可用于其他实施例中的其他类似的特征或各方面。尽管已经参考附图描述了一个或多个实施例，但是本领域的普通技术人员将理解的是，在不脱离精神和范围以及如由所附权利要求所限定的情况下，可以对一个或多个实施例中的形式和细节进行各种改变。