1TnR阻变随机存储器的结构及其制备方法与流程

1tnr阻变随机存储器的结构及其制备方法
技术领域
1.本发明涉及医学设备设计技术领域，更为具体地，涉及一种1tnr阻变随机存储器的结构及其制备方法。


背景技术：

2.阻变随机存储器(rram，resistive random access memory)由于其具有高编程/擦写速度、高器件密度、可微缩、低功耗、抗辐射、断电后仍然能够保持数据、且与cmos(complementary metal-oxide semiconductor)工艺兼容等一系列突出的优点而成为替代多晶硅浮栅(fg，floating gate)存储器的有力竞争者之一，其作为一种采用非电荷存储机制的存储器，在32nm工艺节点及以下的高端应用中，将有很大的发展空间。
3.然而，随着半导体器件集成度不断提高，存储密度持续提高，存储单元(cell)的特征尺寸(cd，critical dimension、临界尺寸)也越做越小。但传统的1t1r结构(如图1所示)引进的晶体管(mosfet,metal-oxide semiconductor field-effect transistor)的尺寸很大，尤其是到了40/28nm以下，单元rram cell的尺寸远大于实际阻变存储器的4f2，是而，1tnr结构(如图2所示)应运而生。
4.目前，在实际制作过程中，rram cell集成于先进逻辑控制制程的后段金属层之间，随着制程的演进，rram cell尺寸持续缩小，mosfet(晶体管)由于光刻及刻蚀工艺的限制，微缩工艺发展艰难，成本也相对比较高。当前本领域常用的1tnr结构(如图2所述)，即：一个晶体管(transistor)同一时间只能控制一个阻变单元，为了降低相邻cell(阻变单元)间的信号串扰，减小漏电，提高晶体管的控制能力，需要在阻变存储器上集成一个选择器件(selector)。
5.然而，在现行工艺中，是分别依次形成阻变存储器和选择器件，即：先通过薄膜生长、光刻、刻蚀、清洗等多重步骤形成阻变存储器，再单独形成对应的选择器件，这种制备方法不仅增加了工艺的复杂程度，而且导致制程周期和成本剧增。
6.由此可知，现有的1tnr结构的阻变随机存储器的制备方法成本较高，亟需一种能够显著降低1tnr结构的阻变随机存储器的制备成本的方法。


技术实现要素：

7.鉴于上述问题，本发明的目的是提供一种新型的1tnr阻变随机存储器的结构及其制备方法，以解决的1tnr结构的阻变随机存储器的制备方法成本较高的问题。
8.本发明提供的1tnr阻变随机存储器的结构，包括底层晶体管单元、设置在所述底层晶体管单元上的阻变存储集成单元以及设置在所述阻变存储集成单元上的选择器件集成单元；其中，
9.所述阻变存储集成单元包括设置在所述底层晶体管单元上的至少两个阻变存储器单体。
10.此外，优选的方案是，所述选择器件集成单元包括设置在阻变存储集成单元上的
选择器主体以及至少两根金属引线，各金属引线与各阻变存储器单体一一对应，各阻变存储器单体分别通过相应的金属引线与所述选择器主体电性连接。
11.此外，优选的方案是，所述阻变存储集成单元还包括设置在所述底层晶体管单元上的至少一个隔离单体，相邻的所述阻变存储器单体之间通过所述隔离单体隔离。
12.此外，优选的方案是，所述隔离单体包括第一金属间介电质层以及设置在所述第一金属间介电质层外围的空间隔离层；其中，
13.所述空间隔离层与阻变存储器单体相接触。
14.此外，优选的方案是，所述选择器件集成单元还包括设置在相邻金属引线之间的第二金属间介电质层。
15.此外，优选的方案是，所述底层晶体管单元包括金属下电极、设置在所述金属下电极下方的三个金属接触通道。
16.此外，优选的方案是，在相邻的金属接触通道之间设置有第三金属间介电质层。
17.此外，优选的方案是，所述阻变存储器单体在所述底层晶体管单元上呈均匀分布。
18.另一方面，本发明还提供一种如前述的1tnr阻变随机存储器的制备方法，所述方法包括：
19.在预设的底层晶体管单元上形成阻变存储集成单元膜堆；
20.对所述阻变存储集成单元膜堆进行隔离间隙蚀刻，以通过所述隔离间隙将所述成阻变存储集成单元膜堆切割成至少两个阻变存储器单体；
21.在所述隔离间隙内形成与阻变存储器单体的侧壁相贴合的空间隔离层；
22.在所述隔离间隙的内部以及所述阻变存储器单体的上方填充金属间介电质；其中，处于所述隔离间隙的内部的金属间介电质形成第一金属间介电质层，处于所述阻变存储器单体上方的金属间介电质形成第二金属间介电质层；
23.在所述第二金属间介电质层内形成与各阻变存储器单体一一对应的金属引线；
24.在所述第二金属间介电质层上方形成选择器主体。
25.此外，优选的方案是，在所述第二金属间介电质层上形成与各阻变存储器单体一一对应的选择器单体的过程包括：
26.对所述第二金属间介电质层的顶面进行平坦化处理；
27.对经平坦化处理后的第二金属间介电质层进行刻蚀，以在所述第二金属间介电质层内形成与各阻变存储器单体上下位置对应的填充间隙；
28.在所述填充间隙内形成各金属引线。
29.和现有技术相比，上述根据本发明的1tnr阻变随机存储器的结构及其制备方法，有如下有益效果：
30.本发明提供的1tnr阻变随机存储器的结构采用short-bar reram(短棒结构阻变随机存储器，对应阻变存储集成单元)结构，在形成大的阻变存储集成单元后，按照工艺将阻变存储集成单元分割成若干个，然后分别用不同的金属线引出并形成相应的，形成对应的1tnr结构，能够有效降低制备成本；此外，本发明提供的1tnr阻变随机存储器的制备方法，通过对现有的reram工艺流程进行改进，极大地提高了reram的density(集成性)，能够有效避免增加selector(选择器)结构带来的存储密度的增加，从而降低工艺的复杂程度；本发明提供的1tnr阻变随机存储器的制备方法，是采用一体化蚀刻的方式形成的阻变存储
器和选择器件，不仅能够有效降低工艺的复杂程度，而且可以使形成的阻变存储器单体和选择器件具备异形结构(为非圆柱结构，可以是上小下大的台体结构，根据实际需求设置)，从而进一步提升阻变存储器单体和选择器件的电学性能。
31.为了实现上述以及相关目的，本发明的一个或多个方面包括后面将详细说明并在权利要求中特别指出的特征。下面的说明以及附图详细说明了本发明的某些示例性方面。然而，这些方面指示的仅仅是可使用本发明的原理的各种方式中的一些方式。此外，本发明旨在包括所有这些方面以及它们的等同物。
附图说明
32.通过参考以下结合附图的说明及权利要求书的内容，并且随着对本发明的更全面理解，本发明的其它目的及结果将更加明白及易于理解。在附图中：
33.图1为现有的1t1r阻变随机存储器的电路结构图；
34.图2为现有的1tnr阻变随机存储器的电路结构图；
35.图3为根据本发明实施例的1tnr阻变随机存储器的制备方法的第一步的原理图；
36.图4为根据本发明实施例的1tnr阻变随机存储器的制备方法的第二步的原理图；
37.图5为根据本发明实施例的1tnr阻变随机存储器的制备方法的第三步的原理图；
38.图6为根据本发明实施例的1tnr阻变随机存储器的制备方法的第四步的原理图。
39.附图标记：层晶体管单元1、第三金属间介电质层11、金属接触通道12、金属下电极11、阻变存储集成单元膜堆2、底层金属21、上层金属22、隔离间隙3、空间隔离层31、第一金属间介电质层32、选择器件集成单元4、金属引线41、第二金属间介电质层42。
40.在所有附图中相同的标号指示相似或相应的特征或功能。
具体实施方式
41.在下面的描述中，出于说明的目的，为了提供对一个或多个实施例的全面理解，阐述了许多具体细节。然而，很明显，也可以在没有这些具体细节的情况下实现这些实施例。在其它例子中，为了便于描述一个或多个实施例，公知的结构和设备以方框图的形式示出。
42.在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制；术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性；此外，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
43.下面详细介绍本发明提供的1tnr阻变随机存储器的结构，图6示出了根据本发明实施例的1tnr阻变随机存储器的制备方法的第四步的原理图(即示出了发明实施例的1tnr阻变随机存储器的最终结构)。
44.由图6可知，本发明提供的1tnr阻变随机存储器的结构，包括预设的底层晶体管单
元1(如预设的mosfet晶体管)、设置在该底层晶体管单元1上的阻变存储集成单元以及设置在该阻变存储集成单元上的选择器件集成单元4；其中，该阻变存储集成单元包括设置在该底层晶体管单元1上的多个(至少两个)阻变存储器单体。
45.需要说明的是，一个阻变存储器单体即为一个阻变单元，多个阻变存储器单体同时与底层晶体管单元1以及顶层的选择器件集成单元4，选择器件集成单元4用于对晶体管控制的阻变存储器单体进行选择，从而实现一个晶体管(底层晶体管单元1)对上述多个阻变存储器单体的控制。
46.具体地，该选择器件集成单元4包括设置在阻变存储集成单元上的选择器主体(图中未示出)以及至少两根金属引线41，各金属引线41与各阻变存储器单体一一对应并上下电性连接，各阻变存储器单体分别通过相应的金属引线41与该选择器主体电性连接。通过这种设置，能够实现所有阻变存储器单体与选择器主体的电性连接，从而实现对阻变存储器单体选择控制。
47.在本发明的一个优选的实施方式中，为防止相邻阻变存储器单体之间产生电性干扰，该阻变存储集成单元还可以包括设置在该底层晶体管单元1上的至少一个隔离单体，相邻的该阻变存储器单体之间通过该隔离单体隔离。通过设置隔离单体将相邻阻变存储器单体之间隔离开，能够有效降低相邻阻变存储器单体之间产生电性干扰。
48.具体地，在实际制作过程中，该隔离单体可以包括第一金属间介电层层32以及设置在该第一金属间介电层层32外围的空间隔离层31；其中，该空间隔离层31与阻变存储器单体相接触。通过设置第一金属间介电层层32能够有效隔绝相邻阻变存储器单体之间电流传递，通过空间隔离层31能够进一步防止相邻阻变存储器单体之间产生信号干扰。
49.此外，为防止相邻金属引线41之间的第二金属间介电层层42之间产生电性干扰，该选择器件集成单元4还可以包括设置在相邻金属引线41之间的第二金属间介电层层42。
50.在本发明的一个具体地实施方式中，该底层晶体管单元1通常包括金属下电极11、设置在该金属下电极11下方的三个金属接触通道12，其中，金属下电极11用于与上方的阻变存储器单体电性连接，三个金属接触通道12分别作为述底层晶体管单元1的三个端子与外部器件电性连接。
51.具体地，各阻变存储器单体均包括底层金属21和上层金属22，其中，底层金属21用于与金属下电极电性连接，上层金属22用于与金属导线电性连接。
52.另外，为防止三个金属接触通道12之间产生电性干扰，可以在相邻的金属接触通道12之间设置有第三金属间介电质层11。
53.需要说明的是，第一金属间介电层层32、二金属间介电质层以及第三金属间介电质层11均需要选用低介电常数的电介质制作，能够实现电性隔离；空间隔离层31需要选用具备一定屏蔽效果的材料制成(如有机屏蔽材料)。
54.当然，为提升整个本发明提供的1tnr阻变随机存储器的性能，该阻变存储器单体在该底层晶体管单元1上可以呈均匀分布；通过均匀分布的设置方式能够使各阻变存储器单体之间存在的微小干扰相互抵消，从而进一步提升1tnr阻变随机存储器的性能。
55.此外，为进一步说明本发明提供的1tnr阻变随机存储器的工作原理，图3示出了根据本发明实施例的1tnr阻变随机存储器的制备方法的第一步的原理，图4示出了根据本发明实施例的1tnr阻变随机存储器的制备方法的第二步的原理，图5示出了根据本发明实施
例的1tnr阻变随机存储器的制备方法的第三步的原理；图6示出了根据本发明实施例的1tnr阻变随机存储器的制备方法的第四步的原理。
56.结合图3至图6可知，本发明还提供一种如前述的1tnr阻变随机存储器的制备方法，该方法包括：
57.在预设的底层晶体管单元1上形成阻变存储集成单元膜堆2(对应图3示出的第一步)；
58.对该阻变存储集成单元膜堆2进行隔离间隙3蚀刻，以通过该隔离间隙3将该成阻变存储集成单元膜堆2切割成至少两个阻变存储器单体(对应图4示出的第二步)；
59.在该隔离间隙3内形成与阻变存储器单体的侧壁相贴合的空间隔离层31；
60.在该隔离间隙3的内部以及该阻变存储器单体的上方填充金属间介电质；其中，处于该隔离间隙3的内部的金属间介电质形成第一金属间介电层层32，处于该阻变存储器单体上方的金属间介电质形成第二金属间介电层层42；(上述两个步骤整体对应图5示出的第三步)；
61.在该第二金属间介电层层42内形成与各阻变存储器单体一一对应的金属引线41(对应图6示出的第四步)；
62.在该第二金属间介电层层42上方形成选择器主体(图中未示出)。
63.具体地，在该第二金属间介电层层42上形成与各阻变存储器单体一一对应的选择器单体的过程包括：
64.对该第二金属间介电层层42的顶面进行平坦化处理；
65.对经平坦化处理后的第二金属间介电层层42进行刻蚀或光刻(其他能够形成填充间隙的工艺也可)，以在该第二金属间介电层层42内形成与各阻变存储器单体上下位置对应的填充间隙；
66.在该填充间隙内形成各金属引线41。
67.通过上述具体实施方式可知，本发明提供的1tnr阻变随机存储器的结构及其制备方法至少具备以下优点：
68.1、本发明提供的1tnr阻变随机存储器的结构采用short-bar reram(短棒结构阻变随机存储器，对应阻变存储集成单元)结构，在形成大的阻变存储集成单元后，按照工艺(如all-in-one in-situ etch，一体化原位蚀刻工艺)将阻变存储集成单元分割成若干个，然后分别用不同的金属线引出并形成相应的，形成对应的1tnr结构，能够有效降低制备成本；
69.2、本发明提供的1tnr阻变随机存储器的制备方法，通过对现有的reram工艺流程进行改进，极大地提高了reram的density(集成性)，能够有效避免增加selector(选择器)结构带来的存储密度的增加，从而降低工艺的复杂程度；
70.3、本发明提供的1tnr阻变随机存储器的制备方法，是采用一体化蚀刻的方式形成的阻变存储器和选择器件，不仅能够有效降低工艺的复杂程度，而且可以使形成的阻变存储器单体和选择器件具备异形结构(为非圆柱结构，可以是上小下大的台体结构，根据实际需求设置)，从而进一步提升阻变存储器单体和选择器件的电学性能。
71.4、本发明提供的1tnr阻变随机存储器的制备方法能够有效控制rramcell及对应selector的形貌，提升了存储密度，而且简化了工艺制程，缩短工艺周期，降低生产成本。
72.如上参照图3至图6以示例的方式描述根据本发明的1tnr阻变随机存储器的结构及其制备方法。但是，本领域技术人员应当理解，对于上述本发明所提出的1tnr阻变随机存储器的结构及其制备方法，还可以在不脱离本发明内容的基础上做出各种改进。因此，本发明的保护范围应当由所附的权利要求书的内容确定。