包含发射器和接收器的光电探测器模块的制作方法

1.本公开涉及感测领域，更具体地涉及包含发射器和接收器的光电探测器模块。


背景技术：

2.多年来，电子设备激增。从apple inc.设计和销售的iphone 12到amazon.com inc.用于销售几乎所有类型商品的先进网络，电子设备几乎已进入我们日常生活的方方面面。这些设备依赖于由半导体材料(通常是硅(“si”))制成的微型芯片。这些硅材料还用于制造能够捕捉物体或场景图像的感测设备。硅被广泛使用是因为它是一种丰富的材料，并且由于对电子行业的投资，硅基半导体制造已经成熟。一种常见的技术工艺称为互补金属氧化物半导体，或“cmos”。cmos技术是为制造集成电路而开发的，但现在用于图像传感器。这种图像传感器称为cmos图像传感器。通常，此类cmos图像传感器是使用具有12英寸硅晶片的大批量制造来制造的。
3.尽管cmos图像传感器取得了进步，但仍存在限制或缺点。例如，cmos图像传感器在可检测波长范围内具有局限性。此外，这种cmos图像传感器在可检测波长范围内的较长波长下灵敏度较差。这些和其他限制也可能存在。
4.综上所述，期望工业开发改进的感测设备。


技术实现要素：

5.本发明总体涉及电子设备。更具体地，本发明提供与光电器件相关的技术，例如但不限于使用硅上化合物半导体(“cs”)材料的异质外延(heteroepitaxy)的光电探测器和光电探测器阵列电路，以及随后的电路制造和集成方法。仅作为示例，本发明可以应用于各种应用，包括图像感测、测距，包括光检测和测距(lidar)等等，但是应该认识到存在许多其他应用。
6.根据实施例，本发明提供了一种配置有lidar功能的光电探测器模块装置。该模块可配置用于虚拟现实(vr)、移动电话、智能手机、平板计算机、膝上型计算机、智能手表、电子阅读器、手持游戏控制台或其他计算设备。替代地，模块设备105可以被配置用于汽车、飞行器、飞机、喷气式飞机、船、无人机、机器人车辆、高级驾驶员辅助系统(adas)等。该模块可以具有带有外部区域和内部区域的模块外壳。外部区域包括发射部分和感测部分。
7.模块设备的发射部分可以耦合到激光器件(或激光阵列)，该激光器件(或激光阵列)被配置为发射电磁辐射。该激光器可以在空间上被设置为包括被配置在外壳的外部区域的发射部分上的孔。电磁辐射发射可以具有850nm到1550nm之间的波长范围。激光器件可以是垂直腔面发射激光器(vcsel)阵列器件、边缘发射激光器(eel)器件、耦合到镜子装置的激光器件等。
8.模块设备的感测部分可以耦合到图像传感器器件，该图像传感器器件被配置为检测光子并将它们转换为电信号。该图像传感器可以在空间上被设置为包括被配置在外壳外部区域的感测部分上的孔。图像传感器可以耦合到逻辑/读出电路，并且激光器可以耦合到
激光驱动器。这些器件可以被配置在同一集成电路器件中。
9.光电探测器模块还可包括耦合在外壳的内部区域内的分类器模块。在示例中，分类器模块可以耦合到逻辑/读出电路以进一步处理由图像传感器收集的数据。该分类器模块可以包括一个或多个类别的分类，包括速度感测、图像感测、面部识别、距离感测、声学感测、热感测、颜色感测、生物感测(即通过生物传感器)、重力感测、机械运动感测或其他类似的感测类型。
10.在特定实施例中，图像传感器包括光电探测器器件，该光电探测器器件除其他元件外还包括第一端子和第二端子。该光电探测器器件包括具有表面区域的si衬底。该器件具有缓冲材料，该缓冲材料包括使用直接异质外延沉积在si衬底的表面区域上的cs材料，使得cs材料用第一带隙特性、第一热特性、第一极性和第一晶体特性表征，si衬底用第二带隙特性、第二热特性、第二极性和第二结晶特性表征。该器件具有光电探测器阵列，该阵列用n和m像素元素表征，其中n是大于7的整数，m是大于0的整数。
11.在实施例中，每个像素元素具有各种特征。在实施例中，每个像素元素具有范围从0.3微米到50微米的特性长度。在实施例中，每个像素元素具有范围从0.3微米到50微米的优选特性长度。在实施例中，每个光电探测器包括：n型材料，该n型材料包括磷化铟(inp)材料，该inp材料包括浓度范围为3e17 cm-3
至8e18 cm-3
的si杂质；覆盖在n型材料上的吸收材料，该吸收材料包括含砷化铟镓(ingaas)的材料，该吸收材料主要不含杂质；覆盖吸收材料的p型材料，该p型材料包括浓度范围为3e17 cm-3
至5e18 cm-3
的锌杂质或铍杂质；耦合到n型材料并耦合到第一端子的第一电极；以及耦合到p型材料并耦合到第二端子的第二电极，以定义两端子器件。该器件具有以孔区域为特征的照明区域，以允许多个光子与cs材料相互作用并被吸收材料的一部分吸收，从而导致生成在第一端子和第二端子之间产生电流的移动电荷载流子。
12.任选地，该器件具有以安培/瓦为单位表征电路的大于0.1安培/瓦的响应度(其中η是内部量子效率，q是电子电荷，h是普朗克常数，并且ν是光子频率)，并且具有表征电路的大于10％的光电二极管量子效率(qe＝1240
×
(r
λ
/λ)，其中r
λ
是以a/w为单位的响应度，λ是以nm为单位的波长)。
13.实现了优于传统技术的益处或优点。基于通过直接或选择性异质外延在si上异质外延cs材料和器件结构的集成平台使得能够实现光电器件(例如图像传感器和激光阵列)的大批量制造。使用本技术制造的这些设备可以表现出改进的可检测波长范围、更高的灵敏度和其他相关的性能指标。这些和其他益处或优点在整个本说明书中进行了描述，并且在下文中更具体地进行了描述。
14.可以通过参考说明书的后半部分和附图来实现对本发明的本质和优点的进一步理解。
附图说明
15.为了更全面地理解本发明，参考附图。理解这些附图不应被视为对本发明范围的限制，通过使用附图更详细地描述了当前描述的实施例和当前理解的本发明的最佳模式，其中：
16.图1a是根据本发明的示例的光电探测器模块设备的俯视简化图；
17.图1b是图1a所示的光电探测器模块设备的示例图像传感器阵列芯片的透视简化图；
18.图1c是图1a所示的光电探测器模块设备的示例激光芯片的透视简化图；
19.图1d是图1a所示的光电探测器模块设备的示例激光芯片的透视简化图；
20.图1e是根据本发明的示例的光电探测器模块设备的前透视简化图；
21.图1f是根据本发明的示例的光电探测器模块设备的背透视简化图；
22.图1g是根据本发明的示例的lidar系统的简化框图；
23.图2a是根据本发明的示例的包括耦合到读出电路的光电探测器阵列电路的电路设备的简化图；
24.图2b是图2a所示的耦合到读出电路的光电探测器阵列电路的简化电路图；
25.图3是根据本发明的示例的光电探测器电路设备的简化图；
26.图4是根据本发明的示例的包括通过异质外延实现的si衬底上的cs缓冲材料的设备的简化图；
27.图5是根据本发明的示例的包括通过异质外延实现的si衬底上的光电探测器的cs缓冲材料和cs器件材料的器件的简化图；
28.图6是根据本发明的示例的包括通过异质外延实现的si衬底上的cs缓冲材料、cs器件材料和扩散形成的p型掺杂区的设备的简化图；
29.图7是根据本发明的示例的包括通过异质外延实现的si衬底上的cs缓冲材料、cs器件材料、通过扩散形成的p掺杂区、隔离沟槽、平面膜、金属触点、通孔、通孔中的金属和形成在沟槽中的顶部金属的设备的简化图；
30.图8是根据本发明的示例的通过利用图案化电介质的选择性区域异质外延实现的沉积在si衬底上的cs缓冲材料和cs器件材料的简化图；
31.图9是根据本发明的示例的通过选择性区域异质外延实现的si衬底上的cs缓冲材料、cs器件材料、通过扩散形成的p掺杂区、形成的隔离沟槽、形成的平面膜、形成的金属触点、形成的通孔、形成的通孔中的金属和形成在沟槽中的顶部金属的简化图；
32.图10a-10c分别是根据本发明的示例的具有图案化管芯的晶片的俯视图描述和用圆形或矩形条图案化用于选择性区域异质外延的示例管芯的俯视图描述；
33.图11是图示根据本发明的示例的利用si衬底上的直接异质外延或选择性区域异质外延、以及随后与读出电路晶片的晶片到晶片接合集成、然后是背面处理的制造光电探测器和光电探测器阵列电路的方法的简化流程图；
34.图12是图示用于本发明的ingaas材料和用于常规cmos传感器件的si材料的近似吸收光谱图的简化图。
35.图13a-13e是图示根据本发明的示例的形成光电探测器设备的方法的简化图。
具体实施方式
36.本发明总体涉及电子设备。更具体地，本发明提供了与用于移动应用的光电器件相关的技术，例如但不限于在si上使用cs材料的异质外延的光电探测器和光电探测器阵列电路，以及随后的电路制造和集成方法。仅作为示例，本发明可应用于各种应用，包括图像
传感、测距，包括激光雷达等，但应认识到存在许多其他应用。
37.在示例中，本发明提供了用于在可以在各种模块设备中实现的si衬底上实现高度可制造且可扩展的半导体光电器件(包括光电探测器电路阵列)的方法和设备。通过在si衬底上直接沉积cs材料，可以利用成熟的si微电子制造工艺来制造高性能光电探测器电路。在cmos技术中常见的12英寸si衬底上的沉积使得能够在cmos生产线中进行后续制造，但是该技术不仅限于12英寸si衬底。可以用本发明中描述的技术将cs材料直接沉积在si衬底上。
38.描述cs材料的直接沉积的技术在本文中被称为异质外延。异质外延步骤可以用包括但不限于如下项的技术来实施：金属有机化学气相沉积(mocvd)、分子束外延(mbe)、金属有机mbe(mombe)、化学束外延(cbe)、氢化物气相外延(hvpe)、液相外延(lpe)或其任何组合。
39.除了si衬底之外，在不背离本发明的范围的情况下可以使用替代衬底，包括但不限于绝缘体上硅(silicon on insulator，soi)、错切(miscut)si、错切si上的soi、或si上的锗(ge)。
40.在本发明的实施例中，cs材料通过异质外延被沉积到si衬底上，首先通过沉积缓冲材料进行，这包括在si表面上初始成核(nucleation)并且使得能够捕获、消除和/或过滤靠近cs材料和si表面之间的界面的缺陷。初始成核步骤可以在相对较低的温度下进行，而旨在捕获、消除和/或过滤缺陷的后续缓冲材料生长可以在更高的温度下进行。表面处理可以在si表面上进行初始成核之前实施。这种处理可以包括但不限于对si表面进行化学清洁和/或处理、在环境中通过高温退火对si表面进行重新排序、在环境中进行高温退火以去除和/或处理表面氧化物、或通过处理或蚀刻形成各种si晶面。
41.初始成核和缓冲生长可以用多种方法和方法的组合来进行，包括但不限于用于表面重新排序或修复的初始iv族(例如si或ge材料)生长，然后是用于缺陷捕获的cs生长，或si表面图案化或结构化，这可能包括各种si晶面的形成，然后是cs成核和生长、或低温cs成核、或低温cs成核，然后是用于缺陷弯曲和消除的、利用温度分级的多步生长，或使用应变层超晶格、具有高应变场的界面、分级或阶梯分级层、或其他类似技术来重定向、捕获、转换和/或消除缺陷。
42.本发明的技术可用于通过利用si制造方法来大批量制造各种光电器件。这些器件包括但不限于边缘发射或垂直腔面发射激光器、光调制器、光电探测器或光电二极管、半导体光放大器、和用于光梳或频率生成的非线性器件。具体到图像传感器和光电探测器电路阵列，可以通过器件层的异质外延沉积和随后的制造步骤来实现各种器件结构。这些器件结构包括但不限于平面光电二极管、台面光电二极管、双台面光电二极管、pin或nip光电二极管、雪崩光电二极管(apd)和单行载波(utc)光电二极管。
43.通过在si上沉积cs材料实现的光电器件和器件阵列可用于各种应用，包括但不限于：lidar；用于自动驾驶车辆(包括但不限于汽车、飞行器、飞机、喷气式飞机、无人机、机器人车辆)的lidar；高级驾驶辅助系统(adas)；用于移动设备(包括但不限于手机和平板计算机)的lidar；用于相机应用(包括但不限于数码相机、手机、平板计算机)的成像；用于机器人、人工智能(ai)应用、增强现实(ar)应用和虚拟现实(vr)应用的成像和感知；3d成像和感测；防御和航空航天；工业视觉、工厂自动化；医学和生物医学成像；地形、天气和风测图；气
体感测；红外(ir)成像；智能建筑、安全、人数统计；热成像、热影像；供暖、通风和空调(hvac)。
44.除了iii-v族cs材料之外，本发明的技术可以应用于光电探测器电路的其他材料，包括但不限于ii-vi化合物、iv-vi化合物、ii-v化合物、或iv-iv化合物。
45.在另一实施例中，cs成核、缓冲材料和随后的光电探测器材料可以通过选择性区域异质外延来沉积和形成，由此可以首先用电介质图案化si或类似衬底以形成凹槽，cs成核、缓冲材料和光电探测器材料可被选择性地沉积在该凹槽内。选择性区域异质外延是这样的一种过程，通过该过程，si衬底会用电介质被图案化，并且随后半导体材料的沉积会选择性地沉积在所暴露的si表面上，而不是电介质表面上。选择性区域异质外延有利于提高si上cs材料的质量，有利于光电探测器制造，也有利于实现新型器件结构。选择性区域异质外延可以通过释放由cs材料和si之间的热膨胀系数不匹配引起的热应变，并通过提供缺陷和位错的纵横比捕获，来提高材料质量。
46.上述技术可以应用于针对模块设备配置的集成电路。图1a是根据本发明的示例的光电探测器模块设备的俯视简化图。如图所示，设备101包括电路板110(例如印刷电路板(pcb)等)，该电路板110具有配置在顶部的读出/逻辑器件120、图像传感器器件130、激光器件(或激光阵列)140和激光驱动器150。在这种情况下，图像传感器芯片130面朝下接合在读出/逻辑芯片120上。激光阵列芯片140由其相关联的激光驱动器150配置，该激光阵列芯片140发射一个或多个输出光束，该输出光束从目标反射并且返回以由图像传感器芯片130成像。图1b-1d示出了设备101的某些组件的附加细节或变化。图1b示出了被配置为具有mxn个像素元素的阵列132的示例图像传感器芯片130的透视图。激光器阵列芯片140可以是：垂直腔面发射激光器(vcsel)阵列142，如图1c所示；边缘发射激光器(eel)144，如图1d所示；等等。示例输出光束149在两个示例中均由虚线示出。
47.根据示例，本发明提供了一种光电探测器模块设备。如图1e(前透视图)和图1f(背透视图)所示，示例光电探测器模块设备105可以具有外壳160，外壳160具有外部区域162和内部区域164。外部区域包括发射部分174和感测部分176。在这种情况下，发射部分174和感测部分176被配置在外部区域162的正面。可以有其他配置，例如使感测和检测部分172、174在背面或两侧。
48.模块设备105的发射部分174可以耦合到被配置为发射电磁辐射的激光器件140。该激光器140可以在空间上被布置成包括孔，该孔被配置在外壳160的外部区域的发射部分174上。在示例中，电磁辐射发射可以具有在850nm到1550nm之间的波长范围。在具体示例中，波长范围为940nm。激光器件140可以是vcsel阵列器件(参见图1c)、eel器件(参见图1d)、耦合到镜子装置的激光器件等。
49.模块设备105的感测部分176可以耦合到图像传感器器件130，图像传感器器件130被配置为检测光子并将它们转换为电信号。该图像传感器可以在空间上被设置为包括孔，该孔被配置在外壳160的外部区域162的感测部分176上。图像传感器130和激光器140可以类似于图1a中所示的集成电路器件101进行配置。如内部区域164(图1f中的虚线剖面106)中所示，图像传感器130电耦合到逻辑/读出电路120。在这种情况下，图像传感器130面向设备105的正面(用虚线表示)。此外，激光器140电耦合到激光驱动器150。
50.模块设备105还可以包括耦合在外壳160的内部区域164内的分类器模块178。在示
例中，分类器模块178可以耦合到逻辑/读出电路120以进一步处理由图像传感器130收集的数据。该分类器模块178可以包括一个或多个类别的分类，包括速度感测、图像感测、面部识别、距离感测、声学感测、热感测、颜色感测、生物感测(即，通过生物传感器)、重力感应、机械运动感测或其他类似的感测类型。
51.在示例中，图像传感器130是光电探测器电路，其包括形成在si衬底上的cs材料叠层。该材料叠层可以包括缓冲材料和由n型材料、吸收材料以及p型材料配置的光电探测器阵列。每个光电探测器还包括照明区域、耦合到n型材料和第一端子的第一电极、以及耦合到p型材料和第二端子的第二电极。参考其余附图讨论光电探测器电路的其他细节。
52.该模块设备105可以被配置用于虚拟现实(vr)、移动电话、智能手机、平板计算机、膝上型计算机、智能手表、电子阅读器、手持游戏控制台或其他移动计算设备。替代地，模块设备105可以被配置用于汽车、飞行器、飞机、喷气式飞机、船、无人机、机器人车辆、adas等。本领域普通技术人员将认识到先前讨论的设备配置和应用的其他变化、修改和替代。
53.图1g是图示根据本发明的示例的lidar系统的简化框图。如图所示，系统107包括光学地耦合到光学循环器136的可移动镜子180、激光器件(或激光阵列)140、光学器件134、以及图像传感器器件130。在这种配置中，可移动镜子180可以使来自激光器140(通过光学循环器136)的一个或多个出射光束转向到物体/反射点199。然后，来自该物体/反射点199的一个或多个返回光束用图像传感器130成像(即，从可移动镜子180反射回来并由光学循环器136引导通过光学器件134到达图像传感器130)。使用这些元件之间的这个光路(由带有方向箭头的线所示)，可移动镜子180可以在2d中转向以实现场景或物体的3d成像。当然，对于这个示例lidar系统，可以有其他变化、修改和替代。
54.图2a是根据本发明的示例的电路设备200的简化图，该电路设备200包括耦合到读出电路202的光电探测器阵列电路201。如图所示，光电探测器电路201在接合界面203接合到cmos读出电路202。在不脱离本发明的范围的情况下，光电探测器电路和cmos电路的前端制造步骤可以在细节或顺序上有所不同。在示例中，阵列201中的每个光电探测器器件结构由n型cs材料214、cs吸收材料216、p型cs材料220(配置在cs材料218内)、耦合到第一端子228的p-金属触点224(即阳极)、耦合到第二端子232的n-金属触点(即阴极)形成。在不脱离本发明的范围的情况下，可以从光电探测器电路的顶部或从背面制成n-金属触点/第二端子耦合。这些光电探测器设备可以被隔离沟槽222隔开。
55.读出电路202包括si衬底240，其可以包括读出集成电路(roic)242和其他前端集成电路(ic)。电介质层244内的读出电路202的金属层可以包括在接合界面203处连接到光电探测器201的阳极端子228和阴极端子232的端子(例如，第一输入端子246和第二输入端子)。图2b示出了设备200的简化电路图表示，其中光电探测器201耦合到读出电路202，读出电路202具有用于像素读出262和触发264的端子。本领域普通技术人员将认识到用于金属触点和端子连接的配置的其他变化、修改和替代。
56.在不脱离本发明的范围的情况下，用于后端制造的步骤，包括接合、背面接触、光学涂层、滤色器集成或透镜附接，可以在细节或顺序上有所不同。在本发明的示例中，在与si cmos电路面对面接合之后，从光电探测器电路的背面去除si处理衬底和一些cs材料(参见图3中的衬底210和cs缓冲材料212)。该去除过程可用于形成照明区域，该照明区域被配置为允许光与光电探测器材料(例如，cs吸收材料)相互作用。光学涂层250和/或滤色器252
可应用于n型cmos材料以帮助定义像素元素的照明孔。透镜阵列254可以耦合到光学涂层250/滤色器252以增加光到每个像素元素的耦合以提高光电探测器电路的响应度。图2的光电探测器电路表示背照式(back side illuminated，bsi)光电探测器。在不脱离本发明范围的情况下，可以通过si上的cs异质外延来实现修改的前照式(front side illuminated，fsi)光电探测器电路。
57.图3是根据本发明实施例的光电探测器阵列电路设备300的简化图。如前所述，本发明可包括通过异质外延在si衬底上沉积cs材料以形成cs材料叠层。设备300可以表示接合到cmos电路(图2的器件202)的光电探测器阵列电路(图2的器件201)的先前制造阶段。这里，cs缓冲材料212在空间上被配置在si衬底210的si表面211上。光电探测器器件材料，包括n型cs材料214、cs吸收材料216、cs材料218，在空间上被配置在cs缓冲材料212上。一个或多个p型cs区220被配置在cs材料218的一个或多个部分内。一个或多个隔离沟槽222被配置在光电探测器器件材料的部分(即层214、216、和218)内并填充有用于光或电隔离的电介质材料226，或者替代地或包含地填充有诸如金属之类的其他材料，其可以分离阵列的各个cs光电探测器器件。
58.每个光电探测器可以被配置有到n型cs材料214和p型cs材料220的金属触点(或电极)。在图3中，p-触点金属224被配置在每个p-型cs材料220上，并且尽管未示出，n-触点金属可以耦合到n-型cs材料214。在不脱离本发明的范围的情况下，n-金属触点和耦合可以从光电探测器电路212的顶部或从背面制成。p-触点金属224还可以耦合到第一端子228(例如，阳极)，并且n-触点金属可以耦合到第二端子(例如，阴极)。
59.根据示例，本发明提供了一种用于光电探测器的电路。光电探测器电路包括形成(或沉积)覆盖在si衬底的表面区域上的缓冲材料等。该缓冲材料可以包括使用直接异质外延沉积在si衬底的表面区域上的cs材料，使得cs材料用第一带隙特性、第一热特性、第一极性和第一晶体特性表征。与缓冲材料相比，si衬底用第二带隙特性、第二热特性、第二极性和第二结晶特性表征。
60.在具体示例中，cs材料可以包括inp、ingaas、砷化镓(gaas)、磷化镓(gap)、磷化砷化铟镓(ingaasp)、砷化铟铝镓(inalgaas)、砷化铟(inas)、磷化铟镓(ingap)或其组合。
61.光电探测器电路还包括光电探测器阵列。该阵列用n和m像素元素(即nxm阵列；n》0，m》0)表征。在具体示例中，n为大于7的整数，m为大于0的整数。这些像素元素中的每一个都具有范围从0.3微米到50微米的特性长度。此外，每个光电探测器包括n型材料、覆盖在n型材料上的吸收材料、以及覆盖在吸收材料上的p型材料。
62.在具体示例中，n型材料可以包括inp材料，该inp材料具有覆盖缓冲材料的浓度范围为3e17 cm-3
至5e18 cm-3
的硅杂质。吸收材料可以包括含有ingaas的材料并且可以主要(或基本上)不含任何杂质。并且，p型材料可以包括浓度范围为3e17 cm-3
至5e18 cm-3
的锌杂质或铍杂质。
63.在替代光电探测器cs器件结构中，n型材料包括gaas材料，该gaas材料包括浓度范围为3e17 cm-3
至5e18 cm-3
的硅杂质，吸收材料包括inas量子点材料，并且p型材料包括浓度范围为3e17 cm-3
至1e20 cm-3
的锌杂质或铍杂质或碳杂质。
64.此外，光电探测器器件结构可以配置有包括ingaas或ingaasp的单独吸收材料和包括inp的倍增材料(multiplication material)，由此倍增材料通过雪崩增益产生额外的
电荷载流子。
65.光电探测器电路还包括耦合到n型材料并耦合到第一端子的第一电极，以及耦合到p型材料并耦合到第二端子的第二电极。这种配置将每个光电探测器定义为两端子器件(即，具有阳极和阴极端子)。
66.光电探测器电路还包括以孔区域表征的照明区域，以允许多个光子与cs材料相互作用并被吸收材料的一部分吸收，从而导致生成产生第一端子和第二端子之间的电流的移动电荷载流子。在具体示例中，si衬底被配置为允许光子穿过其中。照明区域也可以被配置为没有硅衬底的任何部分。滤色器可以被配置为覆盖(或以其他方式耦合到)照明区域，并且透镜可以被配置为覆盖(或以其他方式耦合到)滤色器。
67.此外，光电探测器电路用大于0.1安培/瓦的响应度(表征第一端子和第二端子之间的电路)、以及在第一端子和第二端子之间测量的大于10％的光电二极管量子效率表征。取决于应用，光电探测器电路可以表征为bsi设备或fsi。
68.光电探测器电路设备还可包括耦合到光电探测器阵列的模拟前端电路，例如roic。roic包括第一输入端子、第二输入端子和像素输出。第一和第二输入端子分别耦合到光电探测器的第一和第二端子。光电探测器电路还可以包括模数转换功能(例如，配置有roic或作为roic的一部分)。对于上面讨论的元件和配置，可以有其他变化、修改和替代。
69.与设备200和300相关的示例制造方法的进一步细节在下文参考图4-9进行讨论。
70.图4-9是示出根据本发明的示例的制造化合物半导体(cs)光电探测器电路设备的方法的简化图。在这些图中，后续图中共用的附图标记指的是与前面图中所描述的相同的元件。
71.图4是根据本发明的示例的设备400的简化图，该设备400包括通过异质外延实现的在si衬底上的cs缓冲材料。在该实施例中，cs缓冲材料420被沉积在si衬底410的表面区域411上，以使cs材料420成核并捕获和/或过滤缓冲材料420内和靠近cs材料420与si表面411之间的界面的缺陷。可以用多种方法和方法组合实施初始成核和缓冲材料生长，包括但不限于：用于表面重新排序的初始iv族材料生长，然后是用于缺陷捕获的iii-v族cs生长；硅表面图案化或结构化，可以包括各种si晶面的形成，然后是cs成核和生长；低温cs成核；低温cs成核，然后是用于缺陷弯曲和消除的利用温度分级的多步生长；使用应变层超晶格、具有高应变场的界面、分级或阶梯分级材料或其他类似技术来重定向、捕获、转换和/或消除缺陷。
72.如图5的设备500所示，在形成cs缓冲材料420之后，可以将光电探测器器件材料沉积在cs缓冲材料420和si衬底410上。光电探测器器件材料可以包括n型cs材料510、cs吸收材料520和cs材料530。在该实施例中，沉积在si上的缓冲器(例如，图4的设备400)上的cs器件材料可以形成用于光电探测器阵列电路的平面光电二极管结构。
73.n型cs材料510包括si掺杂杂质并且形成为覆盖在si上的缓冲层上。形成在n型材料510上的cs吸收材料520对具有感兴趣的特性波长或波长范围的光具有高度吸收性。吸收材料520主要不含杂质。形成在覆盖吸收材料520上的cs材料530在没有有意杂质的情况下被沉积。所示的各种材料可以包括带平滑层、扩散阻挡层、单独的吸收层、电荷层或倍增层。本领域普通技术人员将认识到其他变化、修改和替代。
74.如图6的设备600所示，用于每个光电探测器的p型材料610形成在cs材料530的一
部分内。取决于用于元件530的特定cs材料，p型材料610可以通过杂质材料的扩散形成，该杂质材料可以是锌、铍或碳等。
75.图7图示了在完成前端制造步骤(例如，如先前在图4-6中所示)之后的光电探测器电路700。隔离沟槽710可以形成在光电探测器器件材料的部分(即，层510-530)内，用于光学或电隔离，并且结合地暴露n型层510(例如，以形成一个或多个n-触点金属)。可以形成覆盖p型材料610的一个或多个p-触点金属720。电介质材料730可以被沉积覆盖在p-触点金属720、p型材料610和光电探测器器件材料上。在这种情况下，电介质材料730也填充隔离沟槽710。可以形成额外的通孔和沟槽以暴露p-触点金属720，然后可以用金属材料740填充通孔和沟槽以提供到位于电介质材料730的暴露表面区域处的p-触点金属720p的金属连接。当然，可以有其他变化、修改和替代。
76.形成的光电探测器器件结构可以包括但不限于pin光电二极管、apd、utc-pd、台面光电二极管或平面光电二极管。光电探测器可以利用体吸收层，包括但不限于ingaas、ingaasp，或者可以替代地利用量子阱、量子划线(dash)或量子点。本领域普通技术人员将认识到其他变化、修改和替代。
77.图8表示光电探测器电路800的替代实施例，其中cs材料通过选择性区域异质外延沉积在si表面上，由此si表面首先用电介质材料810被图案化以形成凹槽，在凹槽内cs材料将被选择性地沉积在所暴露的si表面上，而不沉积在电介质材料上。这些材料可以包括与图7所描述的那些相似或相同的层(由相同的附图标记表示)。如图9所示，在cs材料的选择性异质外延(图8所示)之后，用于光电探测器电路900的前端制造步骤可以与用于形成图7的实施例中的光电探测器电路700的那些步骤相似或相同(由相同的附图标记表示)。如图所示，电介质材料910(与电介质材料810结合，如果不移除的话)隔离由选择性区域异质外延形成的两个cs材料叠层。
78.选择性区域异质外延有利于提高si上的cs材料的质量，有利于光电探测器的制造，也有利于实现新的器件结构。选择性区域异质外延可以通过释放由cs材料和si之间的热膨胀系数不匹配引起的热应变，并通过提供缺陷和位错的纵横比捕获，来提高材料质量。
79.由于由图案化电介质810提供的隔离，图9的实施例可能不需要单独的沟槽隔离步骤(如图7所示)。cs区域之间的一些电介质可以通过蚀刻或替代工艺来去除，然后这些区域可以用不透明的材料(例如金属)填充，以提供额外的光学隔离。在不脱离本发明的范围的情况下，这种沟槽隔离可替代地在将光电探测器衬底或来自衬底的芯片接合到目标读出电路si cmos衬底之后的后端步骤中形成。
80.图10a-10c是图示根据本发明的各种示例的晶片管芯图案的简化图。图10a示出了具有示例管芯图案的晶片1001，其中每个单独的管芯(例如管芯1010)的尺寸/面积可以从诸如小于1mm x 1mm的小尺寸变化到所使用的光刻系统最大允许的更大尺寸。在每个管芯内，如果选择性区域异质外延用于si上的cs材料生长，则可以利用各种电介质图案。示例可以包括圆形图案(在图10b的管芯1002中示出)、矩形图案(在图10c的管芯1003中示出)。图案形状和尺寸的选择与生长优化和图案填充因子一起有助于实现更高的材料质量。对于管芯1003中所示的矩形条纹图案，由虚线圆圈表示的圆形光电探测器(例如，光电探测器1020)可以在生长之后通过台面蚀刻或通过扩散形成，后者将形成平面器件。图案表示从其去除用于选择性区域异质外延的电介质以暴露电介质下方的si表面的区域。
81.在不脱离本发明的范围的情况下，可以利用其他图案，例如但不限于正方形、椭圆形、梯形、不同大小的矩形、平行四边形和各种多边形。
82.在不脱离本发明的范围的情况下，完成实现这种光电探测器和光电探测器阵列的步骤序列，包括在图2-图10c的实施例中表示的那些，可以以多种方式和不同的顺序实施，并且可以改变器件层和结构的设计。
83.图11是图示根据本发明的示例的制造光电探测器和光电探测器阵列电路的方法的简化流程图。如图所示，图11图示并总结了可以执行以实现si上cs光电探测器和光电探测器阵列的并行步骤序列，si上cs光电探测器和光电探测器阵列然后与能够进行包括但不限于读出、逻辑、ai、机器学习(ml)、信号处理和图像处理的功能的cmos电路集成。在示例中，本方法包括并行执行的前端光电探测器制造工艺1110和前端cmos ic制造工艺1120。
84.如图所示，前端光电探测器制造工艺1110可以包括：提供衬底1112(例如，si衬底、soi衬底等)，执行si上cs异质外延和形成器件结构以产生器件1114，以及执行金属化以产生器件1116。可以执行si上cs异质外延、器件结构形成和金属化步骤以实现诸如但不限于图7或图9的实施例中描述的那些结构。也可以制造其他光电探测器变体，然后按照类似的步骤顺序与cmos电路晶片集成。对于前端ic制造工艺1120，步骤可以类似地包括：提供衬底1122(例如，si cmos衬底等)，执行ic制造工艺(例如，si上roic工艺和/或其他ic前端制造)以产生器件1124，以及执行金属化以产生器件1126。
85.在光电探测器电路(工艺1110)和cmos电路(工艺1120)的前端制造之后，利用常见的接合技术(例如但不限于氧化物到氧化物和铜到铜(cu-cu)接合)，晶片(器件1116和1126)可以面对面接合(即，倒装芯片接合配置)，如器件1130所示。在不脱离本发明的范围的情况下，包括接合集成在内的后端制造的精确步骤可以根据光电探测器结构和光电探测器前端制造顺序以及cmos器件结构和cmos前端制造顺序而变化。
86.在接合之后，可以执行后端制造步骤以产生经处理的器件1140(例如，图2的器件200)。此类后端制造步骤可包括但不限于：通过研磨、蚀刻或抛光或其中的组合，部分地或全部地去除光电探测器处理晶片；应用背面触点，可以在光电探测器的n侧或p侧进行，取决于光电探测器结构的方向(即，光电探测器是自上而下的pin或pn结构，还是自上而下的nip或np结构)；应用滤色器；应用透镜或其他光学器件。器件结构可以是fsi或bsi，并且在不脱离本发明的范围的情况下，精确的步骤和步骤的顺序可以变化。
87.作为所描述的晶片到晶片工艺的替代方案，接合到cmos电路的光电探测器的制造也可以以芯片到晶片或芯片到芯片的方式实施。本领域普通技术人员将认识到其他变化、修改和替代。
88.图12是图示用于本发明的ingaas材料和用于常规cmos感测器件的si材料的近似吸收光谱图1200的简化图。为了证明该方法和设备，我们绘制了在宽波长范围内吸收ingaas(实线)和si(虚线)的数据汇编，以说明本技术的优势和优点。如图所示，ingaas的吸收在所考虑的波长范围内更高，并且ingaas的波长范围比si的波长范围延伸到更长的波长。ingaas所示光谱用于0.53的铟成分和0.47的镓成分。该组合物较常用，因为它与inp是晶格匹配的。通过改变包含应变的ingaas成分，可以将ingaas的吸收波长范围进一步扩展到更长的波长。
89.图13a-13e是图示根据本发明的示例的形成光电探测器器件的方法的简化图。这
些图中所示的方法步骤可以与之前讨论的形成光电探测器器件的任何方法步骤组合。此外，这些图中的相同数字表示相同的元件、区域、配置等。
90.在示例中，本方法从提供大硅衬底1310开始，如图13a所示。硅衬底1310具有大约四英寸至大约十二英寸的直径。在示例中，清洁硅衬底的表面以去除任何天然氧化物材料。使用包括氢气或其他合适物质的高温环境清洁衬底。在示例中，该方法包括形成多个v形凹槽1311，如图13b所示，每个v形凹槽可以具有50到500纳米宽度的特征尺寸。在示例中，每个v形凹槽暴露硅衬底的111晶面。多个凹槽1311通常使用诸如氢氧化钾和四甲基氢氧化铵(tmah)之类的蚀刻剂或其他合适的蚀刻剂来形成。
91.在示例中，该方法包括形成成核层1320以涂覆硅衬底1310的表面区域，该成核层1320包括砷化镓材料，如图13c所示。成核层1320具有从10nm到100nm范围内的厚度，但可以是其他的厚度。
92.在示例中，该方法包括形成缓冲材料1330，该缓冲材料1330包括多个纳米线，该多个纳米线形成在多个凹槽中的每一个之上并且沿着每个v形凹槽的长度延伸，如图13d中所示。缓冲材料1330包括从多个纳米线中的每一个延伸的第一过渡区1331，以及第二过渡区1332，第二过渡区1332的特征在于使用直接异质外延所配置的砷化镓化合物半导体(cs)材料的100晶平面生长，使得cs材料用第一带隙特性、第一热特性、第一极性和第一晶体特性表征，并且硅衬底1310用第二带隙特性、第二热特性、第二极性和第二晶体特性表征。
93.在示例中，缓冲材料还包括含砷化镓材料和含磷化铟过渡区(例如，ingaas等)以及界面区，该界面区包括包含砷化铟镓和磷化铟的捕获层，覆盖在含砷化镓材料和含磷化铟过渡区上。在具体示例中，过渡区可以在开始时更接近gaas，并且可以朝向inp分级区更接近inp。
94.尽管以上是对特定实施例的完整描述，但是可以使用各种修改、替代构造和等效物。作为示例，封装器件可以包括上述元件的任何组合，以及本说明书之外的元件。因此，以上描述和说明不应被视为限制本发明的范围，本发明的范围由所附权利要求限定。