一种平面型功率MOS器件及其制备方法与流程

一种平面型功率mos器件及其制备方法
技术领域
1.本技术属于半导体技术领域，尤其涉及一种平面型功率mos器件及其制备方法。


背景技术：

2.普通的mosfet只适合于漏极和源极击穿电压较低的情况，实际中一般电压限制在10v～30v的情况，这主要受到普通mosfet结构的限制，首先在高漏源电压的应用当中需要的沟道长度很长，而沟道长度的增加又会带来不可接受的沟道电阻，更增加了器件面积；其次如漏源电压越高漏极和源极界面处栅氧化层处的电场强度越强，这就要求具有更厚的栅氧化层，从而对器件的阈值电压产生严重的影响。
3.但是，在现在的功率mos器件小型化的趋势下，只是单纯的依靠增加漏极与源极的距离来提升功率mos器件的耐压性能极大的限制了功率mos器件的发展。
4.由此可见，现有的平面型功率mos器件存在体积较大，耐压性能差的问题。


技术实现要素：

5.为了解决上述技术问题，本技术实施例提供了一种平面型功率mos器件及其制备方法，可以解决现有的平面型功率mos器件存在体积较大，耐压性能差的问题。
6.本技术实施例的第一方面提供了一种平面型功率mos器件，所述平面型功率mos器件包括：
7.半导体衬底；
8.n型阱区和p型阱区，所述n型阱区和p型阱区接触，且均位于所述半导体衬底上；
9.栅极氧化层，位于所述n型阱区和所述p型阱区上；
10.栅极金属层，位于所述栅极氧化层上；
11.源极区和p型掺杂区，所述源极区和所述p型掺杂区设于所述p型阱区上，且所述源极区与所述栅极氧化层接触，所述p型掺杂区与所述源极区接触；
12.隔离区和漏极区，所述隔离区和所述漏极区设于所述n型阱区上，且所述隔离区设于所述漏极区与所述栅极氧化层之间；以及
13.栅极冗余区、漏极冗余区、源极冗余区中的至少一项；
14.所述栅极冗余区设于所述栅极氧化层上且位于所述栅极金属层两端；其中，所述栅极冗余区的材料与所述栅极金属层的材料不同；
15.所述漏极冗余区设于所述n型阱区上且位于所述漏极区两端，且分别与所述漏极区和所述隔离区接触；其中，所述漏极冗余区的材料与所述漏极区的材料不同；
16.所述源极冗余区设于所述p型阱区上且位于所述源极区两端，且分别与所述源极区和所述p型掺杂区接触；其中，所述源极冗余区的材料与所述源极区的材料不同。
17.在一个实施例中，所述平面型功率mos器件还包括：
18.反型层，所述反型层设于所述n型阱区与所述漏极区之间，且所述反型层与所述隔离区接触；
19.其中，所述反型层的掺杂类型与所述漏极区的掺杂类型不同。
20.在一个实施例中，所述栅极冗余区包括：第一栅极冗余单元和第二栅极冗余单元；其中，
21.所述第一栅极冗余单元设于所述栅极金属层的第一端，所述第二栅极冗余单元设于所述栅极金属层的第二端，且所述第一栅极冗余单元和所述第二栅极冗余单元互不接触。
22.在一个实施例中，所述漏极冗余区包括：第一漏极冗余单元和第二漏极冗余单元；其中，
23.所述第一漏极冗余单元设于所述漏极区的第一端，所述第二漏极冗余单元设于所述漏极区的第二端，且所述第一漏极冗余单元和所述第二漏极冗余单元互不接触。
24.在一个实施例中，所述源极冗余区包括：第一源极冗余单元和第二源极冗余单元；其中，
25.所述第一源极冗余单元设于所述源极区的第一端，所述第二源极冗余单元设于所述源极区的第二端，且所述第一源极冗余单元和所述第二源极冗余单元互不接触。
26.在一个实施例中，所述第一栅极冗余单元和所述第二栅极冗余单元的宽度均与所述栅极金属层的宽度相同，所述第一栅极冗余单元和所述第二栅极冗余单元的厚度均与所述栅极金属层的厚度相同。
27.在一个实施例中，所述第一栅极冗余单元和所述第二栅极冗余单元的长度范围均为所述栅极氧化层的长度的10％-30％。
28.在一个实施例中，所述第一栅极冗余单元和所述第二栅极冗余单元对称设置。
29.在一个实施例中，所述栅极冗余区和所述栅极金属层的长度之和小于或者等于所述栅极氧化层的长度。
30.本技术实施的第二方面提供了一种平面型功率mos器件的制备方法，包括：
31.提供半导体衬底；
32.在所述半导体衬底上依次形成n型阱区和p型阱区；其中，所述n型阱区和所述p型阱区接触；
33.在所述p型阱区上形成源极区和p型掺杂区；其中，所述p型掺杂区与所述源极区接触；
34.在所述n型阱区上形成隔离区和漏极区；其中，所述隔离区和所述漏极区接触；
35.在所述n型阱区、所述p型阱区、所述源极区以及所述隔离区上形成栅极氧化层，并在所述栅极氧化层栅上形成栅极金属层；以及
36.在所述栅极氧化层上形成栅极冗余区，所述栅极冗余区设于所述栅极金属层两端；所述栅极冗余区的材料与所述栅极金属层的材料不同；或者/和
37.在所述n型阱区上形成漏极冗余区，所述漏极冗余区设于所述漏极区两端，且分别与所述漏极区和所述隔离区接触；所述漏极冗余区的材料与所述漏极区的材料不同；或者/和
38.在所述p型阱区上形成源极冗余区，所述源极冗余区设于所述源极区两端，且分别与所述源极区和所述p型掺杂区接触；其中，所述源极冗余区的材料与所述源极区的材料不同。
39.本技术实施例与现有技术相比存在的有益效果是：通过在平面型功率mos器件中设置栅极冗余区、漏极冗余区、源极冗余区中的至少一项；使得平面型功率mos器件边缘区域的击穿效应大大减小，减小平面型功率器件的电场和应力，并且，由于栅极冗余区、漏极冗余区、源极冗余区只是设置在平面型功率mos器件的边缘区域，所以同时保留了平面型功率mos器件中间区域的性能，最大限度地保留了器件的性能，同时提升了功率mos器件的耐压能力。并且本技术实施增加了栅极冗余区、漏极冗余区、源极冗余区中的至少一项，不增加任何工艺步骤与光罩的基础下大幅提高了平面型功率mos器件的耐压。解决了现有的平面型功率mos器件存在体积较大，耐压性能差的问题。
附图说明
40.图1是本技术一个实施例提供的平面型功率mos器件的垂直切面结构示意图；
41.图2是本技术一个实施例提供的平面型功率mos器件的俯视结构示意图；
42.图3是本技术另一个实施例提供的平面型功率mos器件的俯视结构示意图；
43.图4是本技术一个实施例提供的平面型功率mos器件的边缘区域结构示意图；
44.图5是本技术一个实施例提供的平面型功率mos器件的反型层结构示意图；
45.图6是本技术一个实施例提供的平面型功率mos器件的栅极冗余区具体结构示意图；
46.图7是本技术一个实施例提供的平面型功率mos器件的制备方法步骤示意图；
47.图8是本技术一个实施例提供的形成n型阱区和p型阱区后的示意图；
48.图9是本技术一个实施例提供的形成源极区和p型掺杂区后的示意图；
49.图10是本技术一个实施例提供的形成漏极区和隔离区后的示意图；
50.图11是本技术一个实施例提供的形成栅极氧化层和栅极金属层后的示意图；
51.图12是本技术一个实施例提供的形成栅极冗余区、漏极冗余区和源极冗余区后的示意图。
具体实施方式
52.为了使本技术所要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本技术，并不用于限定本技术。
53.需要说明的是，当元件被称为“固定于”或“设置于”另一个元件，它可以直接在另一个元件上或者间接在该另一个元件上。当一个元件被称为是“连接于”另一个元件，它可以是直接连接到另一个元件或间接连接至该另一个元件上。
54.需要理解的是，术语“长度”、“宽度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本技术的限制。
55.此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本技术的描述中，“多个”的含义是一个或一个以上，
除非另有明确具体的限定。
56.众所周知，普通的mosfet只适合于漏极和源极击穿电压较低的情况，实际中一般电压限制在10v～30v的情况，这主要受到普通mosfet结构的限制，首先在高漏源电压的应用当中需要的沟道长度很长，而沟道长度的增加又会带来不可接受的沟道电阻，更增加了器件面积；其次如漏源电压越高漏极和源极界面处栅氧化层处的电场强度越强，这就要求具有更厚的栅氧化层，从而对器件的阈值电压产生严重的影响。
57.但是，在现在的功率mos器件小型化的趋势下，只是单纯的依靠增加漏极与源极的距离来提升功率mos器件的耐压性能极大的限制了功率mos器件的发展。
58.由此可见，现有的平面型功率mos器件存在体积较大，耐压性能差的问题。
59.为了解决上述技术问题，本技术实施例提供了一种平面型功率mos器件，参考图1、图2、图3所示，其中，平面型功率mos器件包括：半导体衬底10、n型阱区20、p型阱区30、栅极氧化层40、栅极金属层50、源极区60、p型掺杂区70、隔离区80、漏极区90以及栅极冗余区110、漏极冗余区120、源极冗余区130中的至少一项。
60.具体的，n型阱区20和p型阱区30接触，且均位于半导体衬底10上；栅极氧化层40位于n型阱区20和p型阱区30上；栅极金属层50位于栅极氧化层40上；源极区60和p型掺杂区70设于p型阱区30上，且源极区60与栅极氧化层40接触，p型掺杂区70与源极区60接触；隔离区80和漏极区90设于n型阱区20上，且隔离区80设于漏极区90与栅极氧化层40之间；栅极冗余区110设于栅极氧化层40上且位于栅极金属层50两端；其中，栅极冗余区110的材料与栅极金属层50的材料不同；漏极冗余区120设于n型阱区20上且位于漏极区90两端，且分别与漏极区90和隔离区80接触；其中，漏极冗余区120的材料与漏极区90的材料不同；源极冗余区130设于p型阱区30上且位于源极区60两端，且分别与源极区60和p型掺杂区70接触；其中，源极冗余区130的材料与源极区60的材料不同。
61.在本实施例中，平面型功率mos器件在针对不同的应用场景时，需要的耐压是不同的，现有的平面型功率mos器件在需要高耐压时，一般是通过增加源极区60与漏极区90的距离，来提升平面型功率mos器件的耐压能力。但是如此操作，会大大增加平面型功率mos器件的体积，不仅造成了材料的损耗，而且耐压效果并不理想。在tcad(technology computer aided design，半导体工艺模拟以及器件模拟工具)模拟与实验得知器件边缘(10％-30％区域，参考图4中区域a和区域b所示)电场与应力最大，当加大反向偏压时此边缘区域首先发生击穿效应限制了器件的耐压。本技术实施例在平面型功率mos器件容易发生的击穿效应的区域设置冗余器件，即至少设置栅极冗余区110、漏极冗余区120、源极冗余区130中的一项，以此来提升平面型功率mos器件的耐压能力。
62.在本实施例中，参考图2、图3所示，平面型功率mos器件至少包括：栅极冗余区110、漏极冗余区120、源极冗余区130中的至少一项。可以理解的是，可以只包括栅极冗余区110、漏极冗余区120、源极冗余区130中任意一项，也可以包括其中的两项或者全部。具体的，栅极冗余区110设于栅极氧化层40上且位于栅极金属层50两端；其中，栅极冗余区110的材料与栅极金属层50的材料不同。可以理解的是，栅极冗余区110设置于栅极金属层50两端容易发生击穿效应的区域，即栅极金属层50边缘10％-30％的区域，通过设置栅极冗余区110的材料与栅极金属层50的材料不同，导致设置栅极冗余区110的区域由于没有栅极金属层50而无法工作，使得平面型功率mos器件边缘区域的击穿效应大大减小，减小平面型功率器件
的电场和应力，并且，由于栅极冗余区110只是设置在栅极金属层50的两端，所以同时保留了平面型功率mos器件中间区域的性能，最大限度地保留了器件的性能，同时提升了功率mos器件的耐压能力。
63.在本实施例中，源极冗余区130设于p型阱区30上且位于源极区60两端，且分别与源极区60和p型掺杂区70接触；其中，源极冗余区130的材料与源极区60的材料不同。可以理解的是，源极冗余区130设置于源极区60两端容易发生击穿效应的区域，即源极区60边缘的10％-30％的区域，通过设置源极冗余区130的材料与源极区60的材料不同，导致设置源极冗余区130的区域由于没有源极区60而无法工作，使得平面型功率mos器件边缘区域的击穿效应大大减小，减小平面型功率mos器件的电场和应力，并且，由于源极冗余区130只是设置在源极区60的两端，所以同时保留了平面型功率mos器件中间区域的性能，最大限度地保留了器件的性能，同时提升了功率mos器件的耐压能力。
64.在本实施例中，漏极冗余区120设于n型阱区20上且位于漏极区90两端，且分别与漏极区90和隔离区80接触；其中，漏极冗余区120的材料与漏极区90的材料不同；可以理解的是，漏极冗余区120设置于漏极区90两端容易发生击穿效应的区域，即漏极区90边缘10％-30％的区域，通过设置漏极冗余区120的材料与漏极区90的材料不同，导致设置漏极冗余区120的区域由于没有漏极区90而无法工作，使得平面型功率mos器件边缘区域的击穿效应大大减小，减小平面型功率器件的电场和应力，并且，由于漏极冗余区120只是设置在漏极区90的两端，所以同时保留了平面型功率mos器件中间区域的性能，最大限度地保留了器件的性能，同时提升了功率mos器件的耐压能力。
65.在本实施例中，由于栅极金属层50、源极区60、漏极区90中电场分布的关系，通过在tcad模拟与实验得知，依次在平面型功率mos器件中设置栅极冗余区110、漏极冗余区120和源极冗余区130中的任意一种，可以发现在栅极金属层50两端设置栅极冗余区110对平面型功率mos器件耐压能力的提升效果大于在源极区60两端设置源极冗余区130的效果，在源极区60两端设置源极冗余区130对平面型功率mos器件耐压能力的提升效果大于在漏极区90两端设置漏极冗余区120的效果。但是在漏极区90两端设置漏极冗余区120也能提升功率mos器件的耐压特性，只是效果不如设置栅极冗余区110的效果好。因此，本技术优先使用在栅极金属层50两端设置栅极冗余区110，以解决现有的平面型功率mos器件在边缘区域容易发生击穿效应，进而影响平面型功率mos器件可靠度的问题。
66.本技术实施例通过在平面型功率mos器件容易发生击穿效应的区域(参考图4中区域a、区域b)使用了冗余器件(例如，栅极冗余区110、漏极冗余区120、源极冗余区130)的设计，虽然牺牲了平面型功率mos器件的设计面积，但是可以在不增加任何工艺步骤与光罩的基础下大幅提高了平面型功率mos器件的耐压。解决了现有的平面型功率mos器件存在体积较大，耐压性能差的问题。
67.在一个实施例中，参考图5所示，平面型功率mos器件还包括：反型层100。
68.具体的，反型层100设于n型阱区20与漏极区90之间，且反型层100与隔离区80接触；其中，反型层100的掺杂类型与漏极区90的掺杂类型不同。
69.在本实施例中，反型层100设于n型阱区20与漏极区90之间，且反型层100与隔离区80接触，反型层100的掺杂类型与漏极区90的掺杂类型不同，通过在漏极区90下端边缘部分设置反型层100，可以提升平面型功率器件的耐压能力。具体的，漏极区90掺杂为n型离子，
反型层100中掺杂为p型离子。在本实施例中通过在漏极区90边缘区域容易发生击穿效应的部位设置反型层100，因为反型层100的掺杂类型与漏极区90的掺杂类型不同，如此可以大大缓解击穿效应，减小平面型功率器件的电场和应力，并且，由于反型层100只是设置在平面型功率器件的边缘部分，所以同时保留了平面型功率器件中间区域的性能，最大限度地保留了器件的性能，同时提升了功率mos器件的耐压能力。
70.在一个实施例中，参考图2所示，栅极冗余区110包括：第一栅极冗余单元111和第二栅极冗余单元112。
71.具体的，第一栅极冗余单元111设于栅极金属层50的第一端，第二栅极冗余单元112设于栅极金属层50的第二端，且第一栅极冗余单元111和第二栅极冗余单元112互不接触。
72.在本实施例中，第一栅极冗余单元111和第二栅极冗余单元112分别设置于栅极金属层50的两端。即，第一栅极冗余单元111和第二栅极冗余单元112分别位于平面型功率mos器件边缘区域容易发生击穿效应的边缘区域，即在栅极金属层50容易发生击穿效应的区域设置栅极冗余区110，使得平面型功率mos器件边缘区域由于没有栅极金属层50而在边缘区域无法正常工作，进而大幅提升了平面型功率mos器件的耐压。由于在栅极金属层50的两端边缘区域都容易发生击穿效应限制器件的耐压，因此通过设置第一栅极冗余单元111和第二栅极冗余单元112可以有效解决栅极金属层50两端都容易发生击穿效应导致器件耐压降低的问题，通过在栅极金属层50的两端设置第一栅极冗余单元111和第二栅极冗余单元112，使得在设置第一栅极冗余单元111和第二栅极冗余单元112的区域由于没有栅极金属层50，而导致栅极金属层50无法工作，进而大大缓解击穿效应，减小平面型功率器件的电场和应力。
73.在一个实施例中，参考图3所示，漏极冗余区120包括：第一漏极冗余单元121和第二漏极冗余单元122。
74.具体的，第一漏极冗余单元121设于漏极区90的第一端，第二漏极冗余单元122设于漏极区90的第二端，且第一漏极冗余单元121和第二漏极冗余单元122互不接触。其中第一漏极冗余单元121和第二漏极冗余单元122分别与漏极区90和隔离区80接触。
75.在本实施例中，第一漏极冗余单元121和第二漏极冗余单元122分别位于平面型功率mos器件边缘区域容易发生击穿效应的边缘区域，即在漏极区90边缘容易发生击穿效应的区域设置漏极冗余区120，使得平面型功率mos器件边缘区域由于没有漏极区90而在边缘区域无法正常工作，进而大幅提升了平面型功率mos器件的耐压。由于在漏极区90的两端边缘区域都容易发生击穿效应限制器件的耐压，因此通过设置第一漏极冗余单元121和第二漏极冗余单元122可以有效解决漏极区90两端都容易发生击穿效应导致器件耐压降低的问题，通过在漏极区90的两端设置第一漏极冗余单元121和第二漏极冗余单元122，使得在设置第一漏极冗余单元121和第二漏极冗余单元122的区域由于没有漏极区90，而无法工作，进而大大缓解击穿效应，减小平面型功率器件的电场和应力。
76.在一个实施例中，参考图3所示，源极冗余区130包括：第一源极冗余单元131和第二源极冗余单元132。
77.具体的，第一源极冗余单元131设于源极区60的第一端，第二源极冗余单元132设于源极区60的第二端，且第一源极冗余单元131和第二源极冗余单元132互不接触。其中第
一源极冗余单元131和第二源极冗余单元132分别与源极区60和p型掺杂区70接触。
78.在本实施例中，第一源极冗余单元131和第二源极冗余单元132分别位于平面型功率mos器件边缘区域容易发生击穿效应的边缘区域，即在源极区60边缘容易发生击穿效应的区域设置源极冗余区130，使得平面型功率mos器件边缘区域由于没有源极区60而在边缘区域无法正常工作，进而大幅提升了平面型功率mos器件的耐压。由于在源极区60的两端边缘区域都容易发生击穿效应限制器件的耐压，因此通过设置第一源极冗余单元131和第二源极冗余单元132可以有效解决源极区60两端都容易发生击穿效应导致器件耐压降低的问题，通过在源极区60的两端设置第一源极冗余单元131和第二源极冗余单元132，使得在设置第一源极冗余单元131和第二源极冗余单元132的区域由于没有源极区60，而无法工作，进而大大缓解击穿效应，减小平面型功率器件的电场和应力。
79.在一个实施例中，参考图6所示，第一栅极冗余单元111和第二栅极冗余单元112的宽度w1均与栅极金属层50的宽度w2相同，第一栅极冗余单元111和第二栅极冗余单元112的厚度均与栅极金属层50的厚度相同。
80.具体的，通过在平面型功率mos器件栅极金属层50边缘区域容易发生击穿效应的区域设置第一栅极冗余单元111和第二栅极冗余单元112，来减小功率mos器件的导通电阻，进而提升功率mos器件的耐压，可以理解的是，第一栅极冗余单元111和第二栅极冗余单元112正好填充栅极金属层50减少的区域，第一栅极冗余单元111和第二栅极冗余单元112的宽度w1和厚度均与栅极金属层50的宽度w2和厚度相同。通过在容易发生击穿效应的区域使用第一栅极冗余单元111和第二栅极冗余单元112，虽然牺牲了设计面积，但是可以在不增加任何工艺步骤与光罩的基础下大幅提高了器件的耐压。
81.在本实施例中，可以理解的是，第一源极冗余单元131和第二源极冗余单元132的宽度和厚度均与源极区60的宽度和厚度相同，第一漏极冗余单元121和第二漏极冗余单元122的宽度和厚度均与漏极区90的宽度和厚度相同，在此不再赘述。
82.在一个实施例中，参考图6所示，第一栅极冗余单元111和第二栅极冗余单元112的长度l1范围均为栅极氧化层40的长度l2的10％-30％。
83.具体的，本技术通过tcad模拟与实验，得知功率mos器件边缘(10％-30％)电场与应力最大，当加大反向偏压时此边缘区域首先发生击穿效应，限制了功率mos器件的耐压，所以只需要将设置的第一栅极冗余单元111和第二栅极冗余单元112的长度l1范围保持在栅极氧化层40的长度l2的10％-30％内。即可解决功率mos器件边缘部位容易发生击穿效应的问题。同时还保留了中间区域功率mos器件的性能，最大限度地保留了功率器件的性能同时提高的器件的耐压。并且本技术的提升功率器件的耐压能力并不是通过增大源极区60与漏极区90的距离实现了，并且不需要增加任何工艺步骤与光罩的基础下大幅提高了器件的耐压。因此本技术的平面型功率器件也解决了提升耐压能力的同时更加小型化。
84.在一个实施例中，第一源极冗余单元131和第二源极冗余单元132的长度范围均为p型阱区30的长度的10％-30％；第一漏极冗余单元121和第二漏极冗余单元122的长度范围均为n型阱区20的长度的10％-30％。其作用与第一栅极冗余单元111和第二栅极冗余单元112的作用一致，在此不再赘述。
85.在一个实施例中，参考图2所示，第一栅极冗余单元111和第二栅极冗余单元112对称设置。
86.具体的，第一栅极冗余单元111设置于栅极氧化层40的第一端的边缘区域的上边，第二栅极冗余单元112设置于栅极氧化层40的第二端的边缘区域的上边，第一栅极冗余单元111和第二栅极冗余单元112分别设置于栅极金属层50的两端，如此操作只在栅极金属层50的第一端和第二端容易发生击穿效应的部位设置冗余单元，可以解决功率器件边缘部位容易发生击穿效应的问题。
87.在一个实施例中，第一源极冗余单元131和第二源极冗余单元132对称设置，第一漏极冗余单元121和第二漏极冗余单元122对称设置。其作用与第一栅极冗余单元111和第二栅极冗余单元112的作用一致，在此不再赘述。
88.在一个实施例中，栅极冗余区110和栅极金属层50的长度之和小于或者等于栅极氧化层40的长度。可以理解的是，在栅极金属层50的两端设置栅极冗余区110后其总长度不会超过栅极氧化层40的总长度，即不会有超过栅极氧化层40的长度的部分在外裸露，如此操作在容易发生击穿效应的区域使用了冗余器件(即，栅极冗余区110)的设计，可以在不增加任何工艺步骤与光罩的基础下大幅提高了器件的耐压，同时还减少了材料的损耗，节约了耗材。
89.在一个实施例中，源极冗余区130和源极区60的长度之和小于或者等于p型阱区30的长度，漏极冗余区120和漏极区90的长度之和小于或者等于n型阱区20的长度，其作用与栅极冗余区110的作用一致，在此不再赘述。
90.本本技术实施例还提供了一种平面型功率mos器件的制备方法，参考图7所示，包括步骤s10-s60。
91.步骤s10：提供半导体衬底10。
92.步骤s20：参考图8所示，在半导体衬底10上依次形成n型阱区20和p型阱区30；其中，n型阱区20和p型阱区30接触。
93.步骤s30：参考图9所示，在p型阱区30上形成源极区60和p型掺杂区70；其中，p型掺杂区70与源极区60接触。
94.步骤s40：参考图10所示，在n型阱区20上形成隔离区80和漏极区90；其中，隔离区80和漏极区90接触。
95.步骤s50：参考图11所示，在n型阱区20、p型阱区30、源极区60以及隔离区80上形成栅极氧化层40，并在栅极氧化层40栅上形成栅极金属层50。
96.步骤s60：参考图12所示，在栅极氧化层40上形成栅极冗余区110，栅极冗余区110设于栅极金属层50两端；栅极冗余区110的材料与栅极金属层50的材料不同；或者/和在n型阱区20上形成漏极冗余区120，漏极冗余区120设于漏极区90两端，且分别与漏极区90和隔离区80接触；漏极冗余区120的材料与漏极区90的材料不同；或者/和在p型阱区30上形成源极冗余区130，源极冗余区130设于源极区60两端，且分别与源极区60和p型掺杂区70接触；其中，源极冗余区130的材料与源极区60的材料不同。
97.在本实施例中，本技术实施例通过在平面型功率mos器件容易发生击穿效应的区域使用了冗余器件(例如，栅极冗余区110、漏极冗余区120、源极冗余区130)的设计，虽然牺牲了平面型功率mos器件的设计面积，但是可以在不增加任何工艺步骤与光罩的基础下大幅提高了平面型功率mos器件的耐压。解决了现有的平面型功率mos器件存在体积较大，耐压性能差的问题。
98.在本实施例中，平面型功率mos器件至少包括：栅极冗余区110、漏极冗余区120、源极冗余区130中的至少一项。可以理解的是，栅极冗余区110设置于栅极金属层50两端容易发生击穿效应的区域，即栅极金属层50边缘10％-30％的区域，通过设置栅极冗余区110的材料与栅极金属层50的材料不同，导致设置栅极冗余区110的区域由于没有栅极金属层50而无法工作，使得平面型功率mos器件边缘区域的击穿效应大大减小，减小平面型功率器件的电场和应力，并且，由于栅极冗余区110只是设置在栅极金属层50的两端，所以同时保留了平面型功率mos器件中间区域的性能，最大限度地保留了器件的性能，同时提升了功率mos器件的耐压能力。
99.在本实施例中，源极冗余区130设于p型阱区30上且位于源极区60两端，且分别与源极区60和p型掺杂区70接触；其中，源极冗余区130的材料与源极区60的材料不同。可以理解的是，源极冗余区130设置于源极区60两端容易发生击穿效应的区域，即源极区60边缘的10％-30％的区域，通过设置源极冗余区130的材料与源极区60的材料不同，导致设置源极冗余区130的区域由于没有源极区60而无法工作，使得平面型功率mos器件边缘区域的击穿效应大大减小，减小平面型功率器件的电场和应力，并且，由于源极冗余区130只是设置在源极区60的两端，所以同时保留了平面型功率mos器件中间区域的性能，最大限度地保留了器件的性能，同时提升了功率mos器件的耐压能力。
100.在本实施例中，漏极冗余区120设于n型阱区20上且位于漏极区90两端，且分别与漏极区90和隔离区80接触；其中，漏极冗余区120的材料与漏极区90的材料不同；可以理解的是，漏极冗余区120设置于漏极两端容易发生击穿效应的区域，即漏极边缘10％-30％的区域，通过设置漏极冗余区120的材料与漏极区90的材料不同，导致设置漏极冗余区120的区域由于没有漏极区90而无法工作，使得平面型功率mos器件边缘区域的击穿效应大大减小，减小平面型功率器件的电场和应力，并且，由于漏极冗余区120只是设置在漏极区90的两端，所以同时保留了平面型功率mos器件中间区域的性能，最大限度地保留了器件的性能，同时提升了功率mos器件的耐压能力。
101.在本实施例中，在步骤s60中，在栅极氧化层40上形成栅极冗余区110，或者在n型阱区20上形成漏极冗余区120，或者在p型阱区30上形成源极冗余区130。可以理解的是，并不需要在功率mos器件上同时形成栅极冗余区110、漏极冗余区120以及源极冗余区130，只需要根据实际应用需求形成栅极冗余区110、漏极冗余区120以及源极冗余区130中的至少一项，即可解决功率mos器件边缘部位容易发生击穿效应的问题。同时还保留了中间区域功率mos器件的性能，最大限度地保留了功率器件的性能同时提高的器件的耐压。
102.在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述或记载的部分，可以参见其它实施例的相关描述。
103.作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示数据的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
104.以上实施例仅用以说明本技术的技术方案，而非对其限制；尽管参照前述实施例对本技术进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者
替换，并不使相应技术方案的本质脱离本技术各实施例技术方案的精神和范围，均应包含在本技术的保护范围之内。