Si衬底上GeSn及Ge雪崩光电二极管及其制造方法与流程

si衬底上gesn及ge雪崩光电二极管及其制造方法
技术领域
1.本发明涉及半导体领域，特别涉及一种si衬底上gesn及ge雪崩光电二极管及其制造方法。


背景技术：

2.短波红外(swir，λ＝1-3μm)成像技术在夜视、无损伤检测、光通信、激光雷达、测距、相干传感、医疗诊断、高端监控、铁路、天文等领域具有鲜明的不可替代的优势。作为一种极其灵敏的光电探测器，雪崩光电二极管(avalanche photodiodes,apds)可通过碰撞电离使电荷载流子倍增，从而器件的性能得到显著提升。商业化的ingaas/inp swir apds存在制造工艺昂贵、晶圆尺寸小、后脉冲效应高、死区时间长、暗计数率高等问题，导致器件性能问题主要原因是inp倍增区域的空穴与电子碰撞电离系数比较大(0.4-0.5)。尽管低成本si材料的空穴与电子碰撞电离系数比(0.1)优于inp材料，但其截止波长为1.1μm，不适用于swir成像应用。
3.同为四族的ge半导体材料在波长大于1.6μm时的吸收系数极低，这使得ge不适合1.6-3μm波长范围的swir成像。为提升ge在1.6-3μm波长范围的吸收系数，研究人员提出在ge半导体材料中掺入sn元素形成gesn合金。理论与实验研究均表明：gesn合金是非常重要的swir半导体材料，有望实现低成本、高性能的swir apds。常规的gesn/si swir apds以si层和gesn层作为倍增区域和吸收区域。此外，研究人员还采用gesn/ge多量子阱结构作为吸收区域。受到gesn材料生长技术与本征吸收特性的限制，目前报道的gesn/si swir apds对大于2μm的波吸收率差，导致器件性能差，不能满足实际应用的要求。因此，突破相关技术瓶颈对于低成本、高性能gesn/si swir apds的大规模生产和商业化来说至关重要。为此，提出本发明。


技术实现要素：

4.本发明的主要目的在于一种si衬底上gesn及ge雪崩光电二极管及其制造方法，解决了现有apds对2μm以上的波长吸收率低的问题。
5.为了实现以上目的，本发明提供了以下技术方案。
6.本发明的第一方面提供了一种si衬底上gesn及ge雪崩光电二极管，包括由下至上依次堆叠的：
7.下部掺杂硅区，
8.本征硅倍增层，
9.中间掺杂硅层，
10.本征锗吸收层，
11.本征锗锡吸收层，
12.上部掺杂锗锡层，
13.其中，所述本征锗吸收层、本征锗锡吸收层和上部掺杂锗锡层中的至少上部掺杂
锗锡层为黑锗锡；
14.所述下部掺杂硅层和所述上部掺杂锗锡层还分别连接有电极。
15.本发明对雪崩光电二极管最上方的掺杂锗锡层的结构改进，使其下方的锗及锗锡吸收层具有了“黑色效应”，对1.6μm及以上甚至2μm的光波吸收率达到90％以上，甚至99％以上，显著提升了低反射特性，因此，本发明的雪崩光电二极管亦可称之为“si衬底上黑gesn及黑ge雪崩光电二极管”。其中，本发明所述的“黑锗锡”是指具有粗糙表面的材料，包括但不限于纳米尺寸的毛刺状、随机锥形尖刺、草状、金字塔状、纳米线、多孔结构等，这些形状可以深入到本征锗锡吸收层甚至深入至本征锗吸收层。
16.另外，与商业化的ingaas/inp swir apds相比，本发明的黑gesn/黑ge/si swir apds具有低成本、与硅工艺兼容、大晶圆尺寸、宽频谱范围、可大批量生产、可在室温下工作等优势，是变革swir探测领域的关键技术，其实现有助于推动红外夜视、量子计算、量子通信、激光雷达、医疗成像、无人驾驶、污染监测、航行安全等高科技技术领域的快速发展。
17.对于各区域和各层的掺杂类型则根据二极管的用途而定，例如根据电子倍增或空穴倍增不同类型而定，目前应用比较广泛的是电子倍增。
18.当采用电子倍增的二极管时，所述下部掺杂硅区的掺杂为n掺杂，且所述中间掺杂硅层和所述上部掺杂锗锡层的掺杂为p掺杂。
19.当采用空穴倍增的二极管时，将电子倍增的二极管各掺杂层的类型替换即可，具体为n掺杂改为p掺杂，p掺杂改为n掺杂。
20.在一些实施方式中，所述本征硅倍增层的上表面设有凹陷区域，所述中间掺杂硅层位于所述凹陷区域。
21.采用这种结构可以有效降低边缘漏电或边缘击穿问题。
22.在一些实施方式中，所述黑锗锡的深度为0.01～4μm，直径为0.01～1μm，以显著提高对1.6～2.0μm范围波长的吸收率。
23.在一些实施方式中，所述下部掺杂硅区采用掺杂的硅衬底，或者在未掺杂的硅衬底上设有掺杂硅层的结构。两种形成的二极管各有优势，前者成本低，后者掺杂硅层的厚度可控。
24.另外，上述未掺杂的硅衬底也可以替换为其他衬底，包括但不限于soi(绝缘体上硅)，蓝宝石，sos(蓝宝石上硅)，sgoi(绝缘体上硅锗)，sgos(蓝宝石上硅锗)，goi(绝缘体上锗)，gos(蓝宝石上锗)，gaasoi(绝缘体上gaas)和gaasos(蓝宝石上gaas)衬底等。
25.在一些实施方式中在一些实施方式中，所述电极为透明电极。
26.在一些实施方式中，所述本征硅倍增层的厚度、中间掺杂硅层的厚度、本征锗吸收层与本征锗锡吸收层总厚、上部掺杂锗锡层的厚度分别为0.5～2μm、80～120nm、0.5～3μm、80～120nm。
27.在一些实施方式中，所述下部掺杂硅区采用在未掺杂的硅衬底上设有掺杂硅层的结构，所述掺杂硅层的厚度为0.5～2μm。
28.本发明的第二方面提供了上文所述的si衬底上gesn及ge雪崩光电二极管的制造方法，包括下列步骤：
29.先形成由下至上依次堆叠的以下结构：下部掺杂硅区、本征硅倍增层、中间掺杂硅层、外延锗层、外延锗锡层，
30.对所述外延锗锡层的浅表层进行掺杂，形成上部掺杂锗锡层，下方剩余锗层为本征锗锡吸收层；
31.再刻蚀所述本征锗吸收层、本征锗锡吸收层和上部掺杂锗锡层中的至少上部掺杂锗锡层，使其形成黑锗锡；
32.从所述下部掺杂硅层和所述上部掺杂锗锡层引出电极。
33.以上工艺与现有的apds兼容性好，降低了产品升级难度。
34.在一些实施例中，采用如下方法形成所述本征硅倍增层和中间掺杂硅层：
35.在下部掺杂硅区上方形成硅膜，然后将硅膜浅表层的中心区域进行掺杂以形成中间掺杂硅层，其余硅膜作为本征硅倍增层。
36.或者，采用如下方法形成所述本征硅倍增层和中间掺杂硅层：
37.在下部掺杂硅区上方形成硅膜，作为本征硅倍增层；
38.然后在本征硅倍增层上方沉积掺杂硅层，作为中间掺杂硅层。
39.在一些实施例中，采用如下方法形成所述外延锗层和所述外延锗锡层：
40.先外延一层锡，然后再异质外延一层锗锡；
41.或者，
42.先外延一层锗，然后对锗的浅表层进行锡离子注入，使其表层形成外延锗锡层。在一些实施例中，所述刻蚀所述上部掺杂锗锡层的手段为以下中的一种或多种结合：
43.sf6中的飞秒激光照射，基于sf6的电感耦合等离子体蚀刻，cl2基反应离子刻蚀，基于sf6的icp-rie工艺，金属辅助化学蚀刻。
44.在一些实施例中，在所述引出电极之前还包括：
45.形成使所述下部掺杂硅区的至少部分表面和上部掺杂锗锡层的至少表面裸露的台面；
46.然后形成覆盖所述台面表面的钝化层；
47.刻蚀所述钝化层，形成用于引出电极的接触孔。
48.综上，与现有技术相比，本发明达到了以下技术效果：
49.(1)提供si衬底上黑gesn/黑ge异质材料的结构及制备方法，旨在提升gesn吸收层在大于2μm时的吸收效率；
50.(2)提供si衬底上黑gesn/黑ge/si swir apds的结构及制备方法，采用黑gesn/黑ge异质材料作为吸收层，降低反射对gesn层吸收效率的影响，旨在提升黑gesn/黑ge/si swir apds的关键性能参数。
附图说明
51.通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。
52.图1-5为本发明实施例1提供的si衬底上gesn/ge雪崩光电二极管的制造方法各步骤得到的结构示意图；
53.图6-10为本发明实施例2提供的si衬底上gesn/ge雪崩光电二极管的制造方法各步骤得到的结构示意图；
54.图11-15为本发明实施例3提供的si衬底上gesn/ge雪崩光电二极管的制造方法各步骤得到的结构示意图；
55.图16-20为本发明实施例4提供的si衬底上gesn/ge雪崩光电二极管的制造方法各步骤得到的结构示意图。
具体实施方式
56.以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。
57.在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
58.在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。
59.如背景技术所述，现有apds的gesn及吸收层在工作波长大于2μm时的吸收系数与吸收效率低，器件性能差。为此，本发明对锗锡吸收层及其上部的接触层的形状进行改进，以提高对2μm以上波长的吸收率，以期提高器件性能。
60.本发明提供的si衬底上gesn/ge雪崩光电二极管中锗锡/锗具有“黑锗锡/黑锗”结构特点，具体如下。
61.一种si衬底上gesn/ge雪崩光电二极管，包括由下至上依次堆叠的：
62.下部掺杂硅区，
63.本征硅倍增层，
64.中间掺杂硅层，
65.本征锗吸收层，
66.本征锗锡吸收层，
67.上部掺杂锗锡层，
68.其中，所述本征锗吸收层、本征锗锡吸收层和上部掺杂锗锡层中的至少上部掺杂锗锡层为黑锗锡；
69.所述下部掺杂硅层和所述上部掺杂锗锡层还分别连接有电极。
70.本发明正是利用上述“黑锗锡”提高吸收率和拓宽波长范围，实验证明其对2μm以上波长的吸收率达到90％以上，甚至99％以上。
71.在此基础上还可以优化二极管的材料类型、各层形状及厚度等参数，以进一步提高光吸收率或者灵敏度等。
72.例如，优化本征硅倍增层和中间掺杂硅层的关系：所述本征硅倍增层的上表面设有凹陷区域，所述中间掺杂硅层位于所述凹陷区域。这样减少边缘漏电或击穿问题。
73.优化黑锗锡的尺寸，所述黑锗锡的深度为0.01～4μm，直径为0.01～1μm。
74.优化电极的材料，采用透明电极。
75.优化各层的厚度，所述本征硅倍增层、中间掺杂硅层、本征锗吸收层与本征锗锡吸收层总厚、上部掺杂锗锡层的厚度优选分别为0.5～2μm、80～120nm、0.5～3μm、80～120nm。进一步地，所述下部掺杂硅区采用在未掺杂的硅衬底上设有掺杂硅层的结构，所述掺杂硅层的厚度优选为0.5～2μm。
76.优化掺杂类型，所述下部掺杂硅区的掺杂为n掺杂，且所述中间掺杂硅层和所述上部掺杂锗锡层的掺杂为p掺杂。
77.本发明还提供了上述si衬底上ge雪崩光电二极管的制造方法，主要包括衬底制作、黑gesn及黑ge形成、台面及电极制作等三个主要阶段。
78.下文以电子倍增的雪崩光电二极管为例介绍本发明的制造工艺。
79.实施例1
80.(1)gesn及ge/si衬底制作：
81.提供n+-si衬底101作为初始材料，形成0.5-2μm厚的i-si雪崩层，即i-si倍增层102，在i-si倍增层102上外延100nm厚p-si电荷层103。在p-si电荷层103上外延ge吸收层104和gesn吸收层111，两个吸收层总厚0.5-3μm，gesn吸收层111可采用先形成0.5-3μm的锗层后对浅表层进行sn离子注入的方式形成。之后对gesn吸收层111浅层掺杂形成100nm厚p+-gesn接触层105，得到如图1所示的结构。以上尺寸仅为列举，并不限制本发明的应用范围，例如p+-ge层的厚度可以在80nm～120nm之间调整。另外，各层的形成手段，除外延外，其余可采用pecvd、lpcvd、ald、cvd等各种典型沉积方法。掺杂的元素类型也不受限制，同种类型的掺杂优选采用相同元素。掺杂浓度和锗锡的比例根据需要调整。
82.(2)黑gesn及黑ge衬底制作：
83.刻蚀图1所示的p+-gesn接触层105，形成如图2所示的纳米尺寸的毛刺107。刻蚀的手段为以下中的一种或多种结合：
84.sf6中的飞秒激光照射，基于sf6的电感耦合等离子体蚀刻，cl2基反应离子刻蚀，基于sf6的icp-rie工艺，金属辅助化学蚀刻。
85.毛刺的尺寸可控制在深度为0.01～4μm，直径为0.01～1μm。毛刺也可以深入至ge吸收层或gesn吸收层。
86.本实施例的毛刺状仅为列举，实际上其也可以替换为随机锥形尖刺、草状、金字塔状、纳米线、多孔结构等。
87.(3)引出电极：
88.形成台面：使所述p+-gesn接触层105的至少部分表面和n+-si衬底的至少上表面裸露的，如图3所示；这一步可以接触掩膜版和刻蚀等手段实现。
89.形成钝化层108：在上一步形成台面的表面形成氧化硅等绝缘材料钝化层，如图4所示。
90.刻蚀接触孔及填充电极：在钝化层上刻蚀接触孔，填充电极材料，以形成n型欧姆接触109、p型欧姆接触110，如图5所示。
91.在其他实施例中，台面形状并不仅限于图3所示，只要能引出电极同时满足集成度高、电阻小等实用要求即可。
92.实施例2
93.(1)gesn及ge/si衬底制作
94.提供i-si衬底206作为初始材料，在i-si衬底206上外延0.5-2μm厚n+-si层201，形成0.5-2μm厚的i-si倍增层202，在i-si倍增层202上外延100nm厚p-si电荷层203。在p-si电荷层203上外延ge吸收层204和gesn吸收层211，两个吸收层总厚0.5-3μm，gesn吸收层211可采用先形成0.5-3μm的锗层后对浅表层进行sn离子注入的方式形成。之后对gesn吸收层211浅层掺杂形成100nm厚p+-gesn接触层205，得到如图6所示的结构。在其他实施例中，各层的厚度、形成手段和掺杂元素类型及浓度都可以调整。
95.(2)黑gesn及黑ge/si衬底制作：
96.刻蚀图6所示的p+-gesn接触层205，形成如图7所示的纳米尺寸的毛刺207形状。刻蚀的手段为以下中的一种或多种结合：
97.sf6中的飞秒激光照射，基于sf6的电感耦合等离子体蚀刻，cl2基反应离子刻蚀，基于sf6的icp-rie工艺，金属辅助化学蚀刻。
98.毛刺的尺寸可控制在深度为0.01～4μm，直径为0.01～1μm。毛刺也可以深入至ge吸收层或gesn吸收层。
99.本实施例的毛刺状仅为列举，实际上其也可以替换为随机锥形尖刺、草状、金字塔状、纳米线、多孔结构等。
100.(3)引出电极：
101.形成台面：使所述p+-gesn接触层205的至少部分表面和n+-si层201的至少上表面裸露的，如图8所示；这一步可以接触掩膜版和刻蚀等手段实现。
102.形成钝化层208：在上一步形成台面的表面形成氧化硅等绝缘材料钝化层，如图9所示。
103.刻蚀接触孔及填充电极：在钝化层208上刻蚀接触孔，填充电极材料，以形成n型欧姆接触209、p型欧姆接触210，如图10所示。
104.在其他实施例中，台面形状并不仅限于图8所示，只要能引出电极同时满足集成度高、电阻小等实用要求即可。
105.实施例3
106.(1)gesn及ge/si衬底制作
107.提供i-si衬底306作为初始材料，在i-si衬底306上外延0.5-2μm厚n+-si层301，形成0.5-2μm厚的i-si倍增层302，在i-si倍增层302内形成100nm厚p-si电荷层303。ge吸收层304和gesn吸收层311，两个吸收层总厚0.5-3μm，gesn吸收层311可采用先形成0.5-3μm的锗层后对浅表层进行sn离子注入的方式形成。之后对gesn吸收层311浅层掺杂形成100nm厚p+-gesn接触层305，得到如图11所示的结构。
108.(2)黑gesn及黑ge/si衬底制作：
109.刻蚀图11所示的p+-gesn接触层305，形成如图12所示的纳米尺寸的毛刺307形状。刻蚀的手段为以下中的一种或多种结合：
110.sf6中的飞秒激光照射，基于sf6的电感耦合等离子体蚀刻，cl2基反应离子刻蚀，基于sf6的icp-rie工艺，金属辅助化学蚀刻。
111.毛刺的尺寸可控制在深度为0.01～4μm，直径为0.01～1μm。毛刺也可以深入至ge
吸收层或gesn吸收层。
112.本实施例的毛刺状仅为列举，实际上其也可以替换为随机锥形尖刺、草状、金字塔状、纳米线、多孔结构等。
113.(3)引出电极：
114.形成台面：使所述p+-gesn接触层305的至少部分表面和n+-si层301的至少上表面裸露的，如图13所示；这一步可以接触掩膜版和刻蚀等手段实现。
115.形成钝化层308：在上一步形成台面的表面形成氧化硅等绝缘材料钝化层，如图14所示。
116.刻蚀接触孔及填充电极：在钝化层308上刻蚀接触孔，填充电极材料，以形成n型欧姆接触309、p型欧姆接触310，如图15所示。
117.在其他实施例中，台面形状并不仅限于图13所示，只要能引出电极同时满足集成度高、电阻小等实用要求即可。
118.实施例4
119.(1)gesn及ge/si衬底制作
120.提供n+-si衬底401作为初始材料，外延0.5-2μm厚的i-si倍增层402，在i-si倍增层402内形成100nm厚p-si电荷层403。ge吸收层404和gesn吸收层411，两个吸收层总厚0.5-3μm，gesn吸收层411可采用先形成0.5-3μm的锗层后对浅表层进行sn离子注入的方式形成。之后对gesn吸收层411掺杂形成100nm厚p+-gesn接触层405，得到如图16所示的结构。
121.(2)黑gesn及黑ge/si衬底制作：
122.刻蚀图16所示的p+-gesn接触层405，形成如图17所示的纳米尺寸的毛刺407形状。刻蚀的手段为以下中的一种或多种结合：
123.sf6中的飞秒激光照射，基于sf6的电感耦合等离子体蚀刻，cl2基反应离子刻蚀，基于sf6的icp-rie工艺，金属辅助化学蚀刻。
124.毛刺的尺寸可控制在深度为0.01～4μm，直径为0.01～1μm。毛刺也可以深入至ge吸收层或gesn吸收层。
125.本实施例的毛刺状仅为列举，实际上其也可以替换为随机锥形尖刺、草状、金字塔状、纳米线、多孔结构等。
126.(3)引出电极：
127.形成台面：使所述p+-gesn接触层405的至少部分表面裸露，如图18所示；这一步可以接触掩膜版和刻蚀等手段实现。
128.形成钝化层408：在上一步形成台面的表面形成氧化硅等绝缘材料钝化层，如图19所示。
129.刻蚀接触孔及填充电极：在钝化层408上刻蚀接触孔，填充电极材料，以形成p型欧姆接触410，同时在n+-si衬底401背面金属化，形成n型欧姆接触409，如图20所示。
130.在其他实施例中，台面形状并不仅限于图18所示，只要能引出电极同时满足集成度高、电阻小等实用要求即可。
131.以上对本公开的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本公开的范围。本公开的范围由所附权利要求及其等价物限定。不脱离本公开的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本公开的
范围之内。