陶瓷电子器件的制作方法

1.本发明的某一方面涉及一种陶瓷电子器件。


背景技术：

2.近来，电子设备例如智能手机的尺寸变小。并且，电子设备具有高性能。因此，要求安装在电子设备上的陶瓷电子器件尺寸减小。然而，例如，当陶瓷电子器件的芯片尺寸减小时，内部电极层面向电介质层的面积也会减小。在这种情况下，静电容量也会减小。为了确保静电容量并减小芯片尺寸，要求以高密度层叠，其中电介质层的厚度和内部电极层的厚度减小并且所层叠的层的数量增大。此外，提高电介质层的性能例如介电常数也是必需的。在下式中，静电容量与电介质层的厚度成反比。因此，减小电介质层的厚度是有效的。
3.c＝ε
×
s/d
4.c：静电容量[f]；ε：电介质材料的介电常数[f/n]；s：电极面积[m2]；电极的间隔(电介质层的厚度)：d[m]。


技术实现要素：

[0005]
根据实施方式的第一方面，提供一种陶瓷电子器件，包括：层叠结构，其中以陶瓷为主要成分的多个电介质层中的每一层和具有孔的多个内部电极层中的每一层交替层叠，其中多个内部电极层中的至少一层的连续系数为80％以下，并且其中多个内部电极层中的至少一层的孔的平均孔径小于等于多个电介质层的每一层的厚度。
附图说明
[0006]
图1是层叠陶瓷电容器的部分剖面透视图；
[0007]
图2是沿图1中的a-a线截取的剖视图；
[0008]
图3是沿图1中的b-b线截取的剖视图；
[0009]
图4示出内部电极层的连续系数；
[0010]
图5示出平均孔径的计算方法；
[0011]
图6a至图6d示出用于模拟的模型的一部分；
[0012]
图7a至图7d示出用于模拟的模型的一部分；
[0013]
图8示出静电容量的图；
[0014]
图9示出静电容量保持率的图；以及
[0015]
图10示出层叠陶瓷电容器的制造方法的流程。
具体实施方式
[0016]
通过将电介质生片和包括金属颗粒例如ni或cu的金属导电膏层叠，将电介质生片和金属导电膏烧结和收缩，从而形成层叠陶瓷电容器。在这种情况下，金属颗粒的烧结起始温度与电介质材料的烧结起始温度大为不同。因此，烧制工序中金属导电膏的收缩与烧制
工序中电介质生片的收缩之间的差异变大。在这种情况下，内部电极层中会发生结构缺陷例如孔。因此，内部电极层的连续系数会降低。当连续系数降低时，会发生性能劣化，例如静电容量降低或变化。更甚者，内部电极层会破裂。在这种情况下，电容器的功能无法实现。
[0017]
为了提高内部电极层的连续系数，已进行许多项研究。例如，为了减小烧制工序中金属导电膏的收缩与电介质生片的收缩之间的差异，已提出有多种在金属导电膏中添加由陶瓷制成的共材(co-material)的方法(例如，参见日本专利申请公开号2014-082435)。已提出有通过向金属导电膏中添加金属元素例如ca、mg、ba或mn来提高金属导电膏与电介质生片之间的润湿性的方法(例如，参见日本专利申请公开号2016-192477)。已提出有通过在金属导电膏的ni颗粒上形成涂膜来调节ni的烧结特性的方法(例如，参见日本专利申请公开号2015-131982)。已提出有通过在金属导电膏中添加pt或au来提高ni的耐热性的方法(例如，参见日本专利申请公开号2011-228023)。
[0018]
另一方面，当内部电极层的连续系数变大时，烧制工序中内部电极层和电介质层之间的收缩差异导致的应力不会被吸收。在这种情况下，很容易出现裂缝。因此，已提出有限制连续系数的方法(例如，参见日本专利申请公开号2013-089944、日本专利申请公开号2006-332334、日本专利申请公开号h11-031633和日本专利申请公开号h10-012476)。然而，当限制连续系数时，静电容量会降低。
[0019]
现将参考附图对示例性实施方式进行说明。
[0020]
[示例性实施方式]
[0021]
图1示出根据一实施方式的层叠陶瓷电容器100的透视图，其中示出层叠陶瓷电容器100的一部分的剖面。图2示出沿图1中的a-a线截取的剖视图。图3示出沿图1中的b-b线截取的剖视图。如图1至图3所示，层叠陶瓷电容器100包括：具有长方体形状的层叠芯片10；和分别设置在层叠芯片10的彼此相对的两个端面上的外部电极20a和20b。在层叠芯片10的两个端面以外的四个面当中，将层叠方向上的顶面和底面以外的两个面称作侧面。外部电极20a和20b中的每一个均延伸至层叠芯片10的层叠方向上的顶面和底面以及两个侧面。然而，外部电极20a和20b彼此间隔开。
[0022]
层叠芯片10具有被设计成具有交替地层叠的电介质层11和内部电极层12的结构。电介质层11含有充当电介质材料的陶瓷材料。内部电极层12含有贱金属。内部电极层12的端缘(end edge)交替地露出于层叠芯片10的第一端面和层叠芯片10的不同于第一端面的第二端面。外部电极20a设置在第一端面上。外部电极20b设置在第二端面上。由此，内部电极层12交替地电连接至外部电极20a和外部电极20b。因此，层叠陶瓷电容器100具有如下结构：其中层叠有多个电介质层11，其间夹有内部电极层12。在电介质层11和内部电极层12的层叠结构中，层叠方向上的最外层是内部电极层12，覆盖层13覆盖层叠结构的顶面和底面。覆盖层13主要由陶瓷材料构成。例如，覆盖层13的主要成分与电介质层11的主要成分相同。
[0023]
例如，层叠陶瓷电容器100可以为长度0.25mm，宽度0.125mm和高度0.125mm。层叠陶瓷电容器100可以为长度0.4mm，宽度0.2mm和高度0.2mm。层叠陶瓷电容器100可以为长度0.6mm，宽度0.3mm和高度0.3mm。层叠陶瓷电容器100可以为长度1.0mm，宽度0.5mm和高度0.5mm。层叠陶瓷电容器100可以为长度3.2mm，宽度1.6mm和高度1.6mm。层叠陶瓷电容器100可以为长度4.5mm，宽度3.2mm和高度2.5mm。然而，层叠陶瓷电容器100的尺寸并不限于以上尺寸。
[0024]
内部电极层12主要由贱金属例如镍(ni)、铜(cu)或锡(sn)构成。内部电极层12可以由贵金属例如铂(pt)、钯(pd)、银(ag)或金(au)或包括其一种或多种的合金构成。
[0025]
电介质层11主要由通式abo3所表示的具有钙钛矿结构的陶瓷材料构成。钙钛矿结构包括具有非化学计量组成的abo
3-α
。例如，陶瓷材料为例如具有钙钛矿结构的batio3(钛酸钡)、cazro3(锆酸钙)、catio3(钛酸钙)、srtio3(钛酸锶)、mgtio3(钛酸镁)、ba
1-x-y
ca
x
sryti
1-z
zrzo3(0≤x≤1，0≤y≤1，0≤z≤1)。ba
1-x-y
ca
x
sryti
1-z
zrzo3可以是钛酸钡锶、钛酸钡钙、锆酸钡、钛酸锆酸钡、钛酸锆酸钙、钛酸锆酸钡钙等。
[0026]
如图2所示，其中连接至外部电极20a的内部电极层12与连接至外部电极20b的内部电极层12相对的部分，是层叠陶瓷电容器100中生成电容的部分。因此，该部分被称作电容部14。即，电容部14是其中连接至不同外部电极的两个相邻的内部电极层12彼此相对的区域。
[0027]
其中连接至外部电极20a的内部电极层12彼此相对、而其间不夹有连接至外部电极20b的内部电极层12的部分被称作端边缘(end margin)15。其中连接至外部电极20b的内部电极层12彼此相对、而其间不夹有连接至外部电极20a的内部电极层12的部分也是端边缘15。即，端边缘15是其中连接至一外部电极的内部电极层12彼此相对、而其间不夹有连接至另一外部电极的内部电极层12的部分。端边缘15是不生成电容的部分。
[0028]
如图3所示，在层叠芯片10中，从层叠芯片10的两个侧面到内部电极层12的部分称为侧边缘(side margin)16。即，侧边缘16是覆盖所层叠的内部电极层12的每个朝向层叠结构的各个侧面延伸的边缘的部分。侧边缘16是不生成电容的部分。
[0029]
图4示出内部电极层12的连续系数。如图4所示，在内部电极层12中的长度为l0的观察区域中，测量金属部分的长度l1、l2至ln并求和。金属部分的比率σln/lo可以定义为连续系数。例如，可以观察l0为20μm(电介质层11的厚度1μm的20倍)的观察区域。
[0030]
当内部电极层12的连续系数增大时，能够抑制层叠陶瓷电容器100的静电容量的降低或变化。然而，静电容量并非仅由连续系数决定。当内部电极层12的连续系数过大时，烧结期间内部电极层12与电介质层11之间的收缩因子差异造成的应力不会被吸收。在这种情况下，容易出现裂缝。
[0031]
本发明人已发现，除内部电极层12的连续系数以外，还能够通过控制内部电极层12中的孔径的平均值(下文中称作平均孔径)来抑制裂缝的产生并且提高静电容量。以下将进行详细说明。在以下说明，连续系数和平均孔径均加以控制的内部电极层可以是层叠陶瓷电容器100的一部分内部电极层12，或者层叠陶瓷电容器100的所有内部电极层12。
[0032]
内部电极层12中的平均孔径可以例如基于以下测量获得。首先，如图5所示，在内部电极层12的长度l0的观察区域中，对其中不存在金属的部分(孔)的长度d1、d2、...、dm进行测量并求和。平均值σdm/m通过将求和值除以长度“m”的数量而获得。在此，假设内部电极层12中形成的孔是在厚度方向上贯穿内部电极层12的孔，并且例如为圆柱状。孔可以处于真空状态，可以残留空气，或者可以残留陶瓷成分。如果截面图的截面穿过孔的中心，则dm等于孔的直径。如果截面图的截面偏离孔的中心，则dm小于孔的直径。孔径的期望值为4/π
×
dm，其由dm乘以4/π(≈1.2724)获得。因此，平均孔径可以定义为4/π
×
σdm/m。另外，连续系数和平均孔径可以通过日本专利申请公开号2018-056433中的方法测量。尽管其并不依赖于测量方法，但测量并获得尽可能多的点是合意的。在长度l0的观察区域中，可以通过
仅提取dm为电介质层11的厚度的1/10以上的孔来计算平均孔径。
[0033]
当内部电极层12的连续系数降低时，电容量也会降低。然而，通过实验难以准确地确定静电容量降低了多少。其原因在于，制造层叠陶瓷电容器100时难以完全控制结构，例如电介质层11的厚度、内部电极层12的厚度、内部电极层12的连续系数和内部电极层12的面积。然而，这些问题在计算机模拟中不太可能出现。因此，内部电极层12的连续系数和平均孔径变化时的层叠陶瓷电容器100的静电容量通过计算机模拟的电场分析而获得。作为电解分析的模拟软件，使用ansys制造的电磁场分析软件ansys maxwell 2020r1。
[0034]
图6a至图7d示出模拟中所使用模型的一些示例。如图6a至图7d所示，每个模型都是将层叠陶瓷电容器100的内部切出的模型。在该模型中，边界条件设定成使相同结构的图案重复。因此，该模型是贯穿内部电极层12的圆柱孔规则排列的模型。此外，所需的静电容量是每单位体积或单位面积。作为模拟的条件，电介质层11的厚度为1μm，相对介电常数εr为5,000。
[0035]
在图6a的模型中，内部电极层12的连续系数为100％。内部电极层12中没有孔。因此，平均孔径为0。在图6b的模型中，内部电极层12的连续系数为80％。内部电极层12的平均孔径为1μm。在图6c的模型中，内部电极层12的连续系数为50％。内部电极层12的平均孔径为1μm。在图6d的模型中，内部电极层12的连续系数为30％。内部电极层12的平均孔径为1μm。从模型中明显看出，即使平均孔径彼此相等，金属成分在内部电极层12中存在的位置在连续系数不同的模型中也彼此不同。
[0036]
在图7a的模型中，内部电极层12的连续系数为50％。内部电极层12的平均孔径为0.25μm。在图7b的模型中，内部电极层12的连续系数为50％。内部电极层12的平均孔径为0.5μm。在图7c的模型中，内部电极层12的连续系数为50％。内部电极层12的平均孔径为2μm。在图7d的模型中，内部电极层12的连续系数为50％。内部电极层12的平均孔径为4μm。从模型中明显看出，即使连续系数彼此相等，金属成分在内部电极层12中存在的位置在平均孔径不同的模型中也彼此不同。
[0037]
表1示出模拟静电容量。图8示出模拟静电容量的图。静电容量是单位有效面积的静电容量[mf/m2]。连续系数分别为100％、95％、90％、80％、70％、60％、50％、40％和30％。平均孔径分别为0.03125μm、0.0625μm、0.125μm、0.25μm、0.5μm、1μm、2μm、4μm、8μm和16μm。连续系数为100％的模型没有孔。因此，连续系数为100％的模型的平均孔径为0。
[0038]
[表1]
[0039][0040]
从表1的结果和图8可以看出，在连续系数为100％的模型以外的模型中，对于每个
平均孔径，静电容量随着连续系数的降低而降低。然而，降低的程度根据平均孔径有很大的变化。即，平均孔径越大，静电容量的降低程度越大。平均孔径越小，静电容量的降低程度越小。因此，即使连续系数彼此相等，当平均孔径减小时，也可以增大静电容量。据信静电容量的降低程度根据平均孔径而变化是因为，当孔大时，电容部14中电场不能绕过且不产生静电容量的区域的比例增加。
[0041]
接下来，将相对于连续系数为100％的模型的静电容量的比例限定为静电容量保持率。表2示出获得的静电容量保持率。图9示出获得的静电容量保持率的图。静电容量保持率也表现出与静电容量相同的趋势。静电容量保持率根据连续系数降低的程度取决于平均孔径而变化很大。特别是连续系数为80％以下时，差异显著。此外，当平均孔径设为1μm以下时，能够有效地防止因连续系数降低而导致的静电容量保持率降低。
[0042]
[表2]
[0043][0044]
当电介质层11的相对介电常数在当前计算条件下变化时，静电容量变化。然而，静电容量保持率没有变化。这是因为连续系数为100％的模型的静电容量和连续系数小于100％的模型的静电容量以相同的比率改变。因此，上述结果不依赖于电介质层11的相对介电常数。即，上述结果不依赖于电介质层11的材料。
[0045]
另一方面，当电介质层11的厚度变化时，静电容量和静电容量保持率两者都变化。在此，对于静电容量保持率，在该模型中电介质层11的厚度为1μm且内部电极层12的平均孔径为1μm的结果，与电介质层11的厚度为0.5μm且内部电极层12的平均孔径为0.5μm的结果彼此类似。因此，获得相同的值。因此，当电介质层11的厚度为1μm时，通过使平均孔径为1μm以下，能够有效地防止静电容量保持率降低。换言之，当平均孔径小于等于电介质层11的厚度时，能够有效地防止静电容量降低。
[0046]
由上述结果可知，当内部电极层12的连续系数为80％以下时，将内部电极层12的平均孔径设为小于等于电介质层11的厚度，以便设计高性能层叠陶瓷电容器100。例如，通过减小内部电极层12的平均孔径，同时通过降低内部电极层12的连续系数来抑制裂缝的产生，能够设计保持高静电容量的前所未有的层叠陶瓷电容器100。
[0047]
从有效抑制静电容量保持率降低的观点来看，当内部电极层12的连续系数为80％以下时，优选地，内部电极层12的平均孔径是电介质层11的厚度的0.9倍以下。更优选地，平均孔径是电介质层11的厚度的0.8倍以下。再更优选地，平均孔径是电介质层11的厚度的0.5倍以下。
[0048]
当内部电极层12的连续系数过小时，可能未必实现充足的静电容量。因此，优选地，内部电极层12的连续系数具有下限。例如，优选地，内部电极层12的连续系数为50％以
上。更优选地，连续系数为60％以上。再更优选地，连续系数为70％以上。
[0049]
优选地，内部电极层12的平均孔径小，如基于图8和图9所描述。例如，优选地，内部电极层12的平均孔径为5μm以下。更优选地，平均孔径为1μm以下。再更优选地，平均孔径为0.5μm以下。
[0050]
电介质层11每一层的厚度可以为0.1μm以上且10μm以下，0.3μm以上且3μm以下，或者0.5μm以上且1μm以下。在通过机械抛光获得图2所示的层叠陶瓷电容器的剖面后，通过计算由显微镜(例如扫描透射电子显微镜)捕获的图像在10个不同位置处的厚度的平均值，可以测量电介质层11每一层的厚度。
[0051]
内部电极层12每一层的厚度可以为0.1μm以上且3μm以下，0.5μm以上且2μm以下，或者0.8μm以上且1.2μm以下。在通过机械抛光获得图2所示的层叠陶瓷电容器的剖面后，通过计算由显微镜(例如扫描透射电子显微镜)捕获的图像在10个不同位置处的厚度的平均值，可以测量内部电极层12每一层的厚度。
[0052]
接下来，将对层叠陶瓷电容器100的制造方法进行说明。图10是层叠陶瓷电容器100的制造方法流程图。
[0053]
[制造原料粉末]
[0054]
制备用于形成电介质层11的电介质材料。电介质材料11中含有的a位元素和b位元素通常以abo3颗粒的烧结体(sintered compact)形式包含在介质层11中。例如，batio3是具有钙钛矿结构的四方晶系化合物，其表现出高介电常数。该batio3通常可以通过将钛原料(例如二氧化钛)与钡原料(例如碳酸钡)反应以合成钛酸钡而获得。已知有多种方法作为构成电介质层11的陶瓷的合成方法。例如，已知有固相法、溶胶-凝胶法、水热法等等。该实施方式可以使用这些方法中的任一种。
[0055]
根据目的，可以向得到的陶瓷粉末中加入添加剂化合物。添加剂化合物可以是mg(镁)、mn(锰)、v(钒)、cr(铬)或稀土元素(y(钇)、sm(钐)、eu(铕)、gd(钆)、tb(铽)、dy(镝)、ho(钬)、er(铒)、tm(铥)和yb(镱))的氧化物，或者co(钴)、ni(镍)、li(锂)、b(硼)、na(钠)、k(钾)或si(硅)的氧化物，或者包括钴、镍、锂、硼、钠、钾或硅的玻璃。
[0056]
例如，将包括添加剂的化合物与所得的陶瓷原料粉末湿混。将所得的陶瓷材料粉末干燥和粉碎。由此，制备陶瓷材料。例如，如果必要，将所得的陶瓷材料粉碎。由此，粒径得以调节。另外可选地，可以通过分级工序来进一步调节粒径。由此，得到电介质材料。
[0057]
[层叠工序]
[0058]
接下来，将例如聚乙烯醇缩丁醛(pvb)树脂的粘合剂、例如乙醇或甲苯的有机溶剂以及增塑剂加入到所得的电介质材料中，并进行湿混。使用所得到的浆料，通过例如模涂机法或刮刀法将带状电介质生片印刷在基材上，然后干燥。
[0059]
接下来，使用丝网印刷法或凹版印刷法印刷用于形成内部电极的导电金属膏，从而在电介质生片上形成内部电极图案。用于形成内部电极的导电金属膏含有有机粘合剂。多个内部电极层图案交替地暴露于一对外部电极。陶瓷颗粒作为共材添加到金属导电膏中。陶瓷颗粒的主要成分不受限制，但优选与电介质层11的主要成分陶瓷相同。例如，可以将平均粒径为50nm以下的batio3均匀地分散。
[0060]
在此之后，将印刷有内部电极层图案的电介质生片冲压成预定的尺寸，并在剥离基材的同时层叠预定数量(例如，100至1000)的冲压的电介质生片，使得内部电极层12和电
介质层11彼此交替，并且内部电极层12的端缘交替地暴露于电介质层长度方向上的两个端面，以交替地引出至成对的极化不同的外部电极。将待成为覆盖层13的覆盖片在层叠方向上夹持在层叠的电介质生片的上表面和下表面上。并且，将所得层叠结构切割成预定的芯片尺寸(例如，1.0mm
×
0.5mm)。
[0061]
[烧制工序]
[0062]
在n2气氛下，从所得的陶瓷层叠结构中除去粘合剂。在此之后，通过浸渍法印刷要作为外部电极20a和20b的基底层的金属膏。在1160℃至1280℃的温度范围内，在氧分压为10-12
至10-9
mpa的还原性气氛中，将所得的陶瓷层叠结构烧制5分钟至10分钟。
[0063]
[再氧化工序]
[0064]
为了使氧返回到在还原性气氛中烧制并部分还原的作为电介质层11的主相的钛酸钡中，可以在约1000℃下的n2和水蒸气的混合气体中，或者在500℃至700℃的大气气氛中，进行热处理，使内部电极层12不被氧化。该工序称为再氧化工序。
[0065]
[镀覆工序]
[0066]
在此之后，可以通过镀覆在外部电极20a和20b的基底层上形成金属层，例如cu、ni、sn等。通过这些工序，制造层叠陶瓷电容器100。
[0067]
为了减小内部电极层12的平均孔径，例如，减小用于形成内部电极层12的金属导电膏中的主要成分金属颗粒的粒径，以及提高烧制时从室温到最高温度的平均升温速度。由此，内部电极层12中的孔的生长得以抑制。另外可选地，可以考虑向金属导电膏中添加由高熔点材料制成的颗粒。例如，用于形成内部电极层12的金属导电膏中的主要成分金属粒子的粒径为内部电极层12的厚度的1/2以下。例如，可以使用粒径为100nm以下的金属颗粒作为主要成分金属颗粒。更优选地，可以使用粒径为50nm以下的金属颗粒作为主要成分金属颗粒。另外可选地，烧制时从室温到最高温度的平均升温速度为100℃/秒以上，更优选200℃/秒以上。另外可选地，使用钼(mo)、铌(nb)、钽(ta)和钨(w)作为添加到金属导电膏中的高熔点材料。
[0068]
在实施方式中，将层叠陶瓷电容器描述为陶瓷电子器件的示例。然而，实施方式不限于层叠陶瓷电容器。例如，实施方式可以应用于其他电子器件，例如压敏电阻或热敏电阻。
[0069]
尽管已对本发明的实施方式加以详述，但应当理解到，可以在不脱离本发明的构思和范围的情况下对其进行各种改变、替换和变更。