半导体装置的制作方法

1.实施方式涉及半导体装置。


背景技术：

2.对于电力控制用半导体装置，要求其具有高击穿电压。
3.现有技术文献
4.专利文献
5.专利文献1：日本特表2015-510696号公报


技术实现要素：

6.发明所要解决的课题
7.实施方式提供具有高击穿电压的半导体装置。
8.用于解决课题的手段
9.实施方式的半导体装置具备半导体部、第一至第四电极和第一及第二绝缘膜。所述半导体部包含第一导电型的第一半导体层和第二导电型的第二半导体层。所述第一电极设于所述半导体部的背面上，所述第二电极设于所述半导体部的表面侧。所述第一半导体层在所述第一电极与所述第二电极之间延伸。所述第二半导体层设于所述第一半导体层与所述第二电极之间，且与所述第二电极电连接。所述第三电极从所述半导体部的所述表面侧通过所述第二半导体层延伸到所述第一半导体层中。所述第四电极从所述半导体部的所述表面侧延伸到所述第一半导体层中。所述第三电极在沿着所述半导体部的所述背面的方向上相互分离地配置，且与所述第二电极电连接。所述第四电极包围所述第二半导体层，且与所述第二电极电连接。所述第一绝缘膜设于所述半导体部与所述第三电极之间，使所述第三电极与所述半导体部电绝缘。所述第二绝缘膜设于所述半导体部与所述第四电极之间，使所述第四电极与所述半导体部电绝缘，且具有比所述第一绝缘膜的膜厚更厚的膜厚。
附图说明
10.图1是表示实施方式的半导体装置的剖视示意图。
11.图2的(a)及(b)是表示实施方式的半导体装置的俯视示意图。
12.图3的(a)及(b)、图4的(a)及(b)、图5的(a)及(b)是表示实施方式的半导体装置的制造过程的剖视示意图。
13.图6的(a)及(b)是表示比较例的半导体装置的特性的示意图。
14.图7的(a)及(b)是表示实施方式的半导体装置的特性的示意图。
具体实施方式
15.以下，参照附图对实施方式进行说明。对附图中的相同部分标注相同的附图标记并适当省略其详细说明，对不同部分进行说明。此外，附图是示意性的或者概念性的，各部
分的厚度和宽度的关系、部分间的大小的比率等未必与现实情况相同。另外，即使在表示相同部分的情况下，根据附图，也存在彼此的尺寸、比率被差异化表示的情况。
16.而且，将使用各图中所示的x轴、y轴及z轴对各部分的配置及结构进行说明。x轴、y轴、z轴相互正交，分别表示x方向、y方向、z方向。另外，有时将z方向作为上方、将其相反方向作为下方进行说明。
17.图1是表示实施方式的半导体装置1的剖视示意图。图1是沿着图2的(a)中所示的v-v线的剖视图。半导体装置1例如是mosfet。
18.如图1所示，半导体装置1具备半导体部10、第一电极20、第二电极30、第三电极40、第四电极50和控制电极60。半导体部10例如是硅。
19.第一电极20设于半导体部10的背面10b之上。第一电极20例如是漏极电极。第一电极20例如是包含镍(ni)、铝(al)等的金属层。
20.第二电极30设于半导体部10的表面10f侧。第二电极30例如是源极电极。第二电极30例如是包含氮化钛(tin)、钨(w)、铝(al)等的金属层。
21.第三电极40配置于在半导体部10的表面侧设置的沟槽th的内部。沟槽th例如是具有圆形或多边形的开口且沿从半导体部10的表面侧朝向背面的方向(例如，－z方向)延伸的孔。
22.第三电极40通过第一绝缘膜45与半导体部10电绝缘。第一绝缘膜45覆盖沟槽th的内表面，且设于半导体部10与第三电极40之间。第一绝缘膜45例如是硅氧化膜。
23.第四电极50配置于在半导体部10的表面侧设置的沟槽tg的内部。沟槽tg例如沿从半导体部10的表面侧朝向背面的方向(例如，－z方向)延伸。另外，沟槽tg设为将配置有多个第三电极40的区域包围的槽状(参照图2的(a))。第四电极50沿沟槽tg的开口延伸，且以将配置有多个第三电极40的区域包围的方式设置。
24.第四电极50通过第二绝缘膜55与半导体部10电绝缘。第二绝缘膜55覆盖沟槽tg的内表面，且设于半导体部10与第四电极50之间。第二绝缘膜55例如是硅氧化膜。第二绝缘膜55具有比第一绝缘膜45的膜厚fh1更厚的膜厚ft2。
25.第二绝缘膜55例如具有包含第一层55a和第二层55b的双层构造。第一层55a设于半导体部10与第四电极50之间。第二层55b设于半导体部10与第一层55a之间。
26.此外，实施方式并不限定于上述的例子。例如，第一层55a也可以包含与第二层55b的材料不同的材料。例如，也可以是第一层55a包含氮化硅而第二层55b包含氧化硅的结构。
27.控制电极60例如在沟槽th内设于半导体部10与第三电极40之间。控制电极60例如是栅极电极。控制电极60设于沟槽th的上部。控制电极60的上表面例如位于沟槽th的开口的附近。
28.控制电极60通过第三绝缘膜63与半导体部10电绝缘。第三绝缘膜63例如是栅极绝缘膜。第三绝缘膜63覆盖沟槽th的内表面的上部，且设于半导体部10与控制电极60之间。第三绝缘膜63例如是硅氧化膜。
29.控制电极60例如在与半导体部10的表面10f平行的平面内以包围第三电极40的方式设置。控制电极60通过第四绝缘膜65与第三电极40电绝缘。第四绝缘膜65设于第三电极40与控制电极60之间。第四绝缘膜65例如是硅氧化膜。
30.控制电极60在沟槽tg内以从第一电极20到第三电极40的第一距离比从第一电极
20到控制电极60的第二距离短的方式设置。
31.半导体部10例如包含第一导电型的第一半导体层11、第二导电型的第二半导体层13、第一导电型的第三半导体层15和第一导电型的第四半导体层17。以下，以第一导电型为n型且以第二导电型为p型来进行说明。
32.第一半导体层11在第一电极20与第二电极30之间延伸。第一半导体层11例如是n型漂移层。沟槽th及沟槽tg分别以从半导体部10的表面侧延伸到第一半导体层11中的方式设置。第三电极30隔着第一绝缘膜45与第一半导体层11相对。第四电极50隔着第二绝缘膜55与第一半导体层11相对。
33.第二半导体层13设于第一半导体层11与第二电极30之间。第二半导体层13例如是p型扩散层。第二半导体层13以隔着第三绝缘膜63与控制电极60相对的方式设置。
34.第三半导体层15局部地设于第二半导体层13与第二电极30之间。第三半导体层15以与第三绝缘膜63相接的方式设置。第三半导体层15例如是n型源极层。
35.第四半导体层17例如设于第一半导体层11与第一电极20之间。第四半导体层17包含与第一半导体层11的第一导电型杂质的浓度相比为高浓度的第一导电型杂质。第四半导体层17例如是n型缓冲层。第一电极20与第四半导体层17电连接。
36.半导体装置1还具备第五绝缘膜33、第六绝缘膜35、第一配线47、第二配线57和第三配线67。
37.第五绝缘膜33及第六绝缘膜35设于半导体部10与第二电极30之间。第五绝缘膜33设于半导体部10与第六绝缘膜35之间。第六绝缘膜35设于第五绝缘膜33与第二电极30之间。第五绝缘膜33及第六绝缘膜35例如是层间绝缘膜。第五绝缘膜33及第六绝缘膜35例如是硅氧化膜。
38.第五绝缘膜33覆盖半导体部10的表面10f、沟槽th及沟槽tg。第一配线47、第二配线57及第三配线67设于第五绝缘膜33与第六绝缘膜35之间。
39.第一配线47经由设于第五绝缘膜33的接触孔与第三电极40电连接。
40.第二配线57经由设于第五绝缘膜33的另一接触孔与第四电极50电连接。
41.第三配线67经由设于第五绝缘膜33的再一接触孔与控制电极60电连接。第一配线47经由设于第三绝缘膜33的又一接触孔与第二半导体层13及第三半导体层15也电连接。
42.第二电极30经由设于第六绝缘膜35的接触孔与第一配线47及第二配线57分别连接。即，第三电极40及第四电极50与第二电极30电连接。另外，第二半导体层13及第三半导体层15也与第二电极30电连接。
43.图2的(a)及(b)是表示实施方式的半导体装置1的俯视示意图。图2的(a)是沿着图1中所示的h-h线的剖视图。图2的(b)是对图2的(a)的一部分进行表示的局部剖视图。
44.如图2的(a)所示，沟槽tg以将配置有多个第三电极40的区域包围的方式设置。沟槽tg例如具有四个角被进行了倒角的四边形的外缘。第四电极50沿沟槽tg延伸，且将多个第三电极40包围。
45.第三电极40例如设为沿z方向延伸的柱状。另外，第四电极50例如设为沿z方向以及与半导体部10的背面10b平行方向延伸的板状。
46.第三电极40例如沿y方向排列。第三电极40的沿y方向排列而成的多个列沿x方向排列。第三电极40中的一个例如以在x方向上相邻的方式配置于在y方向上相邻的第三电极
40间的空间。
47.图2的(b)是对沟槽tg的一个角进行表示的俯视图。如图2的(b)所示，沟槽th例如具有正六边形的剖面形状。第三电极40例如设于正六边形的中央。
48.多个第三电极40以在y方向上相邻的两个第一绝缘膜45的间隔为最小间隔dmin的方式配置。另外，多个第三电极40以在与x方向及y方向交叉的倾斜方向dd上相邻的两个第一绝缘膜45的间隔为最小间隔dmin的方式配置。
49.沟槽tg的四个角中的一个在x-y剖面内以与倾斜方向dd平行的方式设置。另外，设于沟槽tg的内部的第四电极包含沿x方向延伸的第一部分、沿倾斜方向延伸的第二部分和沿y方向延伸的第三部分。
50.多个第三电极40例如包含与第四电极50的第二部分tg2最靠近的三个第三电极40。与第四电极50的第二部分tg2最靠近的三个第三电极40沿第四电极50的第二部分排列。此外，实施方式并不限定于该例，例如，也可以是两个以上的第三电极40被配置为与第四电极50的第二部分最靠近并沿第四电极50的第二部分排列的方式。
51.另外，沿沟槽tg配置的沟槽th以与沟槽tg的间隔de为相等间隔的方式配置。间隔de例如与最小间隔dmin相同。
52.接下来，参照图3的(a)及(b)、图4的(a)及(b)、图5的(a)及(b)来说明半导体装置1的制造方法。图3的(a)及(b)、图4的(a)及(b)、图5的(a)及(b)是表示实施方式的半导体装置1的制造过程的剖视示意图。
53.如图3的(a)所示，在半导体部10的表面10f侧，在形成沟槽th及沟槽tg之后，形成绝缘膜101。该情况下，半导体部10例如是n型硅晶圆。
54.沟槽th及tg例如是通过使用蚀刻掩模(未图示)将半导体部10选择性地去除而形成的。沟槽th及tg例如使用各向异性rie(reactive ion etching：反应性离子蚀刻)形成。
55.绝缘膜101在沟槽th及tg的内部留出空间，以覆盖沟槽th及tg的内表面的方式形成。绝缘膜101例如通过对半导体部10进行热氧化而形成。绝缘膜101例如是硅氧化膜。
56.如图3的(b)所示，以埋入沟槽tg内的空间并将沟槽tg的开口覆盖的方式形成抗蚀剂掩模103。沟槽th在半导体部10的表面侧露出。抗蚀剂掩模103例如使用光刻来形成。
57.如图4的(a)所示，将绝缘膜101选择性地去除。使用抗蚀剂掩模103选择性地蚀刻绝缘膜101。绝缘膜101例如使用湿法蚀刻而被去除。抗蚀剂掩模103在选择性地蚀刻绝缘膜101之后被去除。
58.如图4的(b)所示，在沟槽th的内表面上以及绝缘膜101与半导体部10之间形成绝缘膜105。绝缘膜105是通过使半导体部10再度热氧化而形成的。在沟槽tg的内部，通过绝缘膜101使半导体部10热氧化。绝缘膜105以在沟槽th及tg的内部留出空间的方式形成。绝缘膜105例如是硅氧化膜。
59.如图5的(a)所示，以埋入沟槽th及tg的内部的空间的方式形成导电膜107。导电膜107例如是具有导电性的多晶硅。导电膜107例如使用cvd(chemical vapor deposition：化学气相沉积)来形成。
60.如图5的(b)所示，将形成在半导体部10的表面10f之上的绝缘膜105及导电膜107去除。绝缘膜105及导电膜107例如使用各向同性的干法蚀刻或cmp(chemical mechanical polishing：化学机械研磨)来去除。
61.接着，在半导体部10的表面侧，形成第二半导体层13、第三半导体层15、控制电极60、第一～第三配线及第二电极30(参照图1)。另外，通过在半导体部10的背面侧形成第四半导体层17及第一电极20(参照图1)，完成半导体装置1。
62.图6的(a)及(b)是表示比较例的半导体装置2的特性的示意图。图6的(a)是表示半导体装置2的剖视图。图6的(b)是表示半导体装置2在截止时的电场强度分布的线图。横轴是水平方向(y方向)上的位置。纵轴是电场强度。
63.如图6的(a)所示，在半导体装置2中，在第一半导体层11与第三电极40之间以及第一半导体层11与第四电极50之间设有第一绝缘膜45。即，第一半导体层与第三电极40之间的绝缘膜的膜厚与第一半导体层11与第四电极50之间的绝缘膜的膜厚相同。
64.如图6的(b)所示，由于沟槽th与沟槽tg的俯视形状的不同，设于各自内部的第一绝缘膜45内的电场分布产生差异。因此，第一半导体层11与第一绝缘膜45的分界面处的电场强度em1及em2产生差异。电场强度em1例如是沿z方向延伸的孔状的沟槽th与第一半导体层11的分界面处的电场值。电场强度em2例如是槽状的沟槽tg与第一半导体层11的分界面处的电场值。
65.如图6的(b)所示，电场强度em2高于电场强度em1。因此，在半导体装置2中，将设有多个第三电极40的区域包围的终端区域的电场强度em2较大，容易产生雪崩击穿。即，终端区域的击穿电压降低。
66.图7的(a)及(b)是表示实施方式的半导体装置1的特性的示意图。图7的(a)是表示半导体装置1的剖视图。图7的(b)是表示半导体装置1在截止时的电场强度分布的线图。横轴是水平方向(y方向)上的位置。纵轴是电场强度。
67.如图7的(a)所示，在半导体装置1中，设于第一半导体层11与第四电极50之间的第二绝缘膜55的膜厚比设于第一半导体层11与第三电极40之间的第一绝缘膜45的膜厚更厚。因此，能够使第一半导体层11与第二绝缘膜55的分界面处的电场强度em2和第一半导体层11与第一绝缘膜45的分界面处的电场强度em1相同或者比电场强度em1低。即，能够提高将设有多个第三电极40的区域包围的终端区域的击穿电压。作为结果，半导体装置1具有比半导体装置2高的击穿电压。
68.对本发明的一些实施方式进行了说明，但这些实施方式是作为例子而提出的，并不意图限定发明的范围。这些新的实施方式可以以其它各种方式实施，能够在不脱离发明的主旨的范围内进行各种省略、置换、变更。这些实施方式及其变形包含在发明的范围及主旨中，并且包含于权利要求书所记载的发明及其等效的范围内。
69.附图标记说明
70.1、2
…
半导体装置；10
…
半导体部；10b
…
背面；10f
…
表面；11
…
第一半导体层；13
…
第二半导体层；15
…
第三半导体层；17
…
第四半导体层；20
…
第一电极；30
…
第二电极；33
…
第五绝缘膜；35
…
第六绝缘膜；40
…
第三电极；45
…
第一绝缘膜；47
…
第一配线；50
…
第四电极；55
…
第二绝缘膜；55a
…
第一层；55b
…
第二层；57
…
第二配线；60
…
控制电极；63
…
第三绝缘膜；65
…
第四绝缘膜；67
…
第三配线；101、105
…
绝缘膜；103
…
抗蚀剂掩模；107
…
导电膜；tg、th
…
沟槽。