包含LDMOS晶体管的半导体器件及其制作方法与流程

包含ldmos晶体管的半导体器件及其制作方法
技术领域
1.本发明属于集成电路制造技术领域，具体涉及一种包含ldmos晶体管的半导体器件及其制作方法。


背景技术：

2.bcd(bipolar-cmos-dmos)工艺为在同一芯片(die)上制作双极晶体管(bjt)器件、互补金属氧化物半导体(cmos)器件和双扩散金属氧化物半导体(dmos)器件的工艺。
3.ldmos(laterally diffused metal oxide semiconductor，横向扩散金属氧化物半导体)晶体管是一种双扩散结构的功率器件，ldmos晶体管相较于普通的mos晶体管，增加了低掺杂的漂移区，漂移区对漏区和栅极之间的电场具有缓冲作用，减小了漏、源两极之间的寄生电容，并削弱了短沟道效应，电压的一部分会降落在漂移区上，提高了击穿电压(breakdown voltage，bv)，ldmos晶体管以其优异特性，在中高压以及高压领域应用广泛。对于ldmos晶体管来说，导通电阻(on-resistance，ron)和击穿电压是其最重要的两个参数。导通电阻越小，ldmos的驱动能力越强；击穿电压越大，ldmos的可靠性就越高。所以通常希望ldmos具有较小的导通电阻和较大的击穿电压。
4.对于包含ldmos晶体管的半导体器件，漂移区的设计是关键。通过在漂移区上设置场氧化层以及场板，可以弱化阻断状态下漂移区的耗尽电场，有利于提高击穿电压。目前常用来设置在场板下方的漂移区场氧为利用硅局部氧化隔离(locos)工艺、高温氧化物(hto)膜层隔离或者浅沟槽隔离(sti)工艺形成的氧化硅。但是，在采用sti作为漂移区场氧的工艺中，ldmos晶体管导通路径长，导通截面小，导致导通电阻(ron)偏大。在采用hto作为漂移区场氧的工艺中，高温氧化物(hto)膜层采用lpcvd工艺沉积的过程温度高、速度慢，hto厚度通常较薄，hto厚度受限制，对衬底表面耗尽电场集中的改善作用不大，对击穿电压的提高作用不明显。在采用locos作为漂移区场氧的工艺中，存在locos工艺和先进cmos工艺的兼容性较差的问题。


技术实现要素：

5.本发明的目的在于提供一种包含ldmos晶体管的半导体器件及其制作方法，避免了locos工艺导致的浅沟槽隔离的周圈被局部腐蚀形成凹槽的问题，使locos工艺和cmos工艺较好的兼容。
6.本发明提供一种包含ldmos晶体管的半导体器件的制造方法，包括：
7.提供一衬底，刻蚀部分厚度的所述衬底形成沟槽；
8.执行氧化工艺，在所述沟槽中形成locos；
9.形成浅沟槽隔离，在所述locos两侧的衬底中均形成所述浅沟槽隔离；
10.形成具有第一导电类型的漂移区，所述漂移区从所述衬底内延伸至所述衬底的上表面，所述漂移区包围位于所述沟槽中的locos；
11.形成依次位于所述衬底上的栅氧化层和栅极；所述栅极覆盖所述栅氧化层和部分
所述locos。
12.进一步的，刻蚀部分厚度的所述衬底形成沟槽的同一光刻工艺中，还刻蚀所述衬底形成对准标记凹槽。
13.进一步的，通过控制所述沟槽的刻蚀深度和所述locos的氧化生长厚度，使最终形成的所述locos的上表面趋近于所述衬底的上表面。
14.进一步的，最终形成的所述locos的上表面与所述衬底的上表面二者的高度差小于等于200埃。
15.进一步的，所述制造方法，还包括：
16.提供一衬底，在所述衬底上依次形成氧化层一和氮化层一；刻蚀所述氮化层一、所述氧化层一和部分深度的所述衬底，形成所述沟槽和所述对准标记凹槽；
17.形成所述locos之后，去除所述氮化层一和所述氧化层一，在所述衬底上重新生长形成氧化层二；
18.形成所述浅沟槽隔离之前，形成氮化层二，所述氮化层二覆盖所述locos和所述氧化层二。
19.进一步的，形成浅沟槽隔离包括：
20.刻蚀所述氮化层二、所述氧化层二和部分厚度的衬底，形成sti沟槽；在所述sti沟槽中填充氧化层形成所述浅沟槽隔离；
21.去除所述氮化层二。
22.进一步的，形成所述locos之后，形成所述浅沟槽隔离之前还包括：
23.向所述衬底中注入所述第一导电类型的掺杂物形成深阱；所述深阱从所述衬底内延伸至所述衬底的上表面，所述深阱包围所述漂移区。
24.进一步的，形成所述浅沟槽隔离之后，形成所述栅氧化层和栅极之前还包括：
25.形成具有第二导电类型的阱区，所述第二导电类型与所述第一导电类型相反，所述阱区从所述衬底内延伸至所述衬底的上表面，所述深阱包围所述阱区。
26.进一步的，形成所述栅氧化层和所述栅极之后还包括：
27.形成源区和漏区；所述源区和所述漏区分设于所述栅极的两侧，且均为所述第一导电类型；所述漏区的掺杂浓度大于所述漂移区；
28.所述源区位于所述衬底的顶部并被所述阱区包围，所述漏区位于所述衬底的顶部并被所述漂移区包围，所述漏区与所述locos间隔一段距离。
29.本发明还提供一种包含ldmos晶体管的半导体器件，包括：
30.衬底，所述衬底中形成有沟槽；
31.在所述沟槽中形成有locos；
32.浅沟槽隔离，在所述locos两侧的衬底中均形成有所述浅沟槽隔离；
33.漂移区，所述漂移区为第一导电类型，所述漂移区从所述衬底内延伸至所述衬底的上表面，所述漂移区包围位于所述沟槽中的所述locos；
34.依次位于所述衬底上的栅氧化层和栅极；所述栅极覆盖所述栅氧化层和部分所述locos。
35.进一步的，所述locos的上表面与所述衬底的上表面二者的高度差小于等于200埃。
36.进一步的，还包括：
37.阱区，所述阱区为第二导电类型，所述第二导电类型与所述第一导电类型相反，所述阱区从所述衬底内延伸至所述衬底的上表面；
38.源区和漏区；所述源区和所述漏区分设于所述栅极的两侧，且均为所述第一导电类型；所述漏区的掺杂浓度大于所述漂移区；所述源区位于所述衬底的顶部并被所述阱区包围，所述漏区位于所述衬底的顶部并被所述漂移区包围，所述漏区与所述locos间隔一段距离。
39.与现有技术相比，本发明具有如下有益效果：
40.本发明提供一种包含ldmos晶体管的半导体器件及其制造方法，包括：提供一衬底，刻蚀部分厚度的所述衬底形成沟槽；执行氧化工艺，在所述沟槽中形成locos；形成浅沟槽隔离，在所述locos两侧的衬底中均形成所述浅沟槽隔离；形成具有第一导电类型的漂移区，所述漂移区从所述衬底内延伸至所述衬底的上表面，所述漂移区包围位于所述沟槽中的locos；形成依次位于所述衬底上的栅氧化层和栅极；所述栅极覆盖所述栅氧化层和部分所述locos。本发明locos是在浅沟槽隔离(sti)之前形成的，避免了locos工艺导致的浅沟槽隔离的周圈被局部腐蚀形成凹槽的问题。
41.进一步的，刻蚀部分厚度的所述衬底形成沟槽的同一光刻工艺中，还刻蚀所述衬底形成对准标记凹槽，沟槽和对准标记凹槽在同一曝光和刻蚀工艺中进行，可以省一道曝光和刻蚀。
42.进一步的，通过控制所述沟槽的刻蚀深度和所述locos的氧化生长厚度，使所述locos的上表面趋近于所述衬底的上表面，可以基本消除locos凸起(locos高出衬底的上表面部分为凸起)，避免locos凸起影响阱区和漂移区的离子注入，以及避免locos凸起影响后续栅极曝光以及刻蚀的工艺窗口。
附图说明
43.图1至图11为一种ldmos的制造方法各步骤示意图。
44.图12为本发明实施例的包含ldmos晶体管的半导体器件制造方法流程示意图。
45.图13至图22为本发明实施例的包含ldmos晶体管的半导体器件制造方法各步骤示意图。
46.其中，附图标记如下：
47.10-衬底；101-氧化层；102-对准标记凹槽；103-第一氮化层；104-第二氮化层；105-开口；110-locos；111-栅氧化层；120-dnw；130-浅沟槽隔离；140-阱区；150-漂移区；161-栅极；
48.20-衬底；201-氧化层一；202-氮化层一；203-沟槽；204-对准标记凹槽；205-氧化结构；210-locos；211-氧化层二；212-氮化层二；206-sti沟槽；220-dnw；222-栅氧化层；230-浅沟槽隔离；240-阱区；250-漂移区；261-栅极；270-侧墙；280-源区；290-漏区。
具体实施方式
49.如背景技术所述，包含ldmos晶体管的半导体器件，采用硅局部氧化隔离(locos)作为漂移区场氧制作方法中，locos工艺和先进cmos工艺的兼容性较差。
50.具体的，如图1所示，衬底10上形成氧化层101。
51.如图2所示，执行第一次曝光和刻蚀工艺，刻蚀氧化层101和部分厚度的衬底10形成对准标记凹槽102。
52.如图3所示，进行深n型阱(dnw，deep n-type well)工艺。向衬底10中注入n型离子，形成dnw120，dnw120从衬底10中的较深位置延伸至衬底10的上表面(靠近氧化层101一侧的表面)。
53.如图4所示，形成浅沟槽隔离(sti)130。具体的，在有源区内，在氧化层101表面形成第一氮化层103。刻蚀第一氮化层103、氧化层101和部分厚度的衬底10形成sti沟槽，在sti沟槽中填充氧化层形成浅沟槽隔离(sti)130，执行化学机械研磨工艺(cmp)使第一氮化层103和浅沟槽隔离(sti)130的上表面平整。
54.如图4和图5所示，形成对应locos的开口105。具体的，第一氮化层103经刻蚀、cmp工艺后性能(例如致密性)有所下降，因此去除第一氮化层103，重新生长形成第二氮化层104。执行第二次曝光和刻蚀工艺，在第二氮化层104中形成对应locos的开口105。
55.如图6和图7所示，执行氧化工艺，在所述开口105的区域氧化形成locos110。去除第二氮化层104，并对氧化层101进行湿法清洗。如图8所示，分别进行离子注入工艺形成阱区140和漂移区150。如图9所示，形成栅氧化层111和栅极161。
56.图10为图6中a处局部放大示意图；图11为图7中b处局部放大示意图。locos工艺会导致开口105附近的第二氮化层104(例如si3n4)边缘下面的衬底10的上表面a处会形成一层热生长的氮氧化物,阻碍后续的硅氧化反应,导致后续a处的栅氧化层偏薄,光学上看有白带，称为白带效应。白带效应解决方案包括:在去除第二氮化物104后，通过氧化形成第一牺牲氧化层,第一次湿法清洗；接着，氧化形成第二牺牲氧化层,第二次湿法清洗；可以将si/sio2界面的氮(n)元素去除，从而保证后续形成的栅氧化层整体厚度均匀。但是，白带效应解决方案又引出新的问题，主要问题：两次湿法清洗中，过量的hf清洗液会导致浅沟槽隔离(sti)130的周圈b处被局部腐蚀形成凹槽，影响ldmos的窄沟道器件性能；且后续栅极刻蚀时容易产生多晶硅残留缺陷。另外，采用如上工艺流程制作的locos凸出衬底表面的高度较高，后续阱区和漂移区的离子注入工艺会受locos凸起(locos高出衬底的上表面部分为凸起)的影响，而如果将形成locos步骤放在形成阱区和漂移区的离子注入工艺后面,形成locos步骤中的热量会影响阱区和漂移区的离子的分布；另外，locos凸起影响后续栅极曝光以及刻蚀的工艺窗口。
57.基于上述研究，本发明实施例提供了一种包含ldmos晶体管的半导体器件及其制作方法。以下结合附图和具体实施例对本发明进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需要说明的是，附图均采用非常简化的形式且使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
58.在附图中，为了清楚，层、区、元件的尺寸以及其相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
59.应当明白，当元件或层被称为“在
……
上”、“与
……
相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在
……
上”、“与
……
直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管
可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本技术教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。而当讨论的第二元件、部件、区、层或部分时，并不表明本技术必然存在第一元件、部件、区、层或部分。
60.空间关系术语例如“在
……
下”、“在
……
下面”、“下面的”、“在
……
之下”、“在
……
之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在
……
下面”和“在
……
下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
61.在此使用的术语的目的仅在于描述具体实施例并且不作为本技术的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
62.本发明实施例提供了一种包含ldmos晶体管的半导体器件制造方法，如图12所示，包括：
63.步骤s1、提供一衬底，刻蚀部分厚度的所述衬底形成沟槽；
64.步骤s2、执行氧化工艺，在所述沟槽中形成locos；
65.步骤s3、形成浅沟槽隔离，在所述locos两侧的衬底中均形成所述浅沟槽隔离；
66.步骤s4、形成具有第一导电类型的漂移区，所述漂移区从所述衬底内延伸至所述衬底的上表面，所述漂移区包围位于所述沟槽中的locos；
67.步骤s5、形成依次位于所述衬底上的栅氧化层和栅极；所述栅极覆盖所述栅氧化层和部分所述locos。
68.本发明实施例涉及一种包含ldmos晶体管的半导体器件及其制作方法。所述半导体器件可包含至少一个ldmos晶体管。所述ldmos晶体管具有包括源区、栅极和漏区的晶体管基本结构，其中源区和漏区可以对称或者非对称地布置在栅极周围。以下实施例中主要对单个ldmos晶体管的结构以及制作方法进行介绍。但可以理解，一些实施例中，所述半导体器件包含两个以上的ldmos晶体管，该两个以上的ldmos晶体管可以同时制作，并且，该两个以上的ldmos晶体管可以沿半导体器件上的一中心线对称地设置，并且可以具有共用的组件(例如漏区及漂移区)。
69.下文对含有ldmos晶体管的半导体器件的描述中，主要以n沟道ldmos晶体管的情形进行说明。在该情形中，下文中的第一导电类型为n型，与第一导电类型相反的第二导电类型为p型。n型的掺杂物有磷、砷等，p型的掺杂物有硼、铟等。然而，半导体器件所含的ldmos晶体管并不限于n沟道，也可以为p沟道。在后一情形中，只需将导电类型反转(即第一导电类型为p型，与第一导电类型相反的第二导电类型为n型)并结合栅极偏置状态的适当
修改即可。
70.下面结合图13至图22详细介绍本发明实施例的包含ldmos晶体管的半导体器件制造方法的各步骤。
71.如图13所示，提供一衬底20，衬底20上依次形成有氧化层一201和氮化层一202。衬底20用来形成包含ldmos晶体管的半导体器件。衬底20的材料可以是硅、锗、硅锗、碳化硅、砷化镓、磷化镓、磷化铟、砷化铟或锑化铟等，也可以是绝缘体上覆硅(soi)或者绝缘体上覆锗(goi)，或者还可以为其它的材料，例如gaas、gaasp、alinas、algaas、gainas、gainp或gainasp等，或者还可以是上述材料的组合。衬底20可以包括掺杂的外延层、梯度半导体层和位于不同类型的其它半导体层上面的半导体层(例如锗硅层上的硅层)。此处衬底20例如为硅衬底。衬底20可以是掺杂过的衬底，例如具有第二导电类型(例如p-)掺杂。
72.如图14所示，执行曝光和刻蚀工艺，形成对应locos的沟槽203和对准标记凹槽204。具体的，可以先在氮化层一202表面上形成图形化的掩模(例如为光刻胶层)，利用掩模开口限定出沟槽203区域和对准标记凹槽204，接着刻蚀掩模开口暴露出的氮化层一202、氧化层一201和部分深度的衬底10，形成对应locos的沟槽203和对准标记凹槽204。沟槽203和对准标记凹槽204在同一曝光和刻蚀工艺中进行，可以省一道曝光和刻蚀。
73.如图15所示，形成locos210；执行炉管氧化工艺，在沟槽203中形成locos210，以及在对准标记凹槽204中形成氧化结构205。炉管氧化工艺消耗衬底20,衬底20例如为硅衬底,衬底20作为形成locos210的硅源，沟槽203底部和侧面的衬底20均发生氧化反应，生成近似椭圆形的locos210。执行炉管氧化完成后，locos210的上表面最高点与所述衬底20的上表面二者的高度差小于等于1000埃。本实施例的方案较现有技术(前述图1至图10)的工艺流程更有利于控制locos210的高度，locos210的高度可以通过控制沟槽203的开口深度和locos210的氧化深度来进行调节。本实施例中，沟槽203的靠下部分位于衬底20中，locos210形成过程中，衬底20作为形成locos210的硅源，形成的locos210靠下部分位于沟槽203中，沟槽203位于衬底20中的部分容纳了部分厚度的locos210，如此一来，可使locos210的上表面最高点与衬底20的上表面二者的高度差减小，更有利于控制locos210的高度。
74.而前述图1至图10介绍的制作方法中，如图5和图6所示，开口105仅刻蚀第二氮化层104，开口105没有形成在衬底10中，炉管氧化工艺消耗氧化层101和衬底10,衬底10作为形成locos110的硅源，如此形成的locos110厚度的大部分均高于衬底10的上表面，形成的locos110厚度的少部分由于消耗衬底10形成而低于衬底10的上表面。最终locos110的上表面最高点与所述衬底10的上表面二者的高度差较大是不期望的。
75.如图15和图16所示，形成深n型阱(dnw，deep n-type well)220。具体的，氮化层一202和氧化层一201经前序工艺后性能(例如致密性)有所下降，而且为避免白带效应导致后续形成的栅氧化层整体厚度不均匀，因此去除氮化层一202和氧化层一201，在去除氮化层一202和氧化层一201的过程中，均通过湿法清洗去除，湿法清洗的过程中尽可能的将si/sio2界面的氮(n)元素去除，以避免白带效应；之后，重新生长形成氧化层二211。
76.进行深n型阱(dnw，deep n-type well)工艺。向衬底20中注入n型离子，形成dnw220，dnw220从衬底20中的较深位置延伸至衬底20的上表面(靠近氧化层二211一侧的表面)。深阱工艺在bcd工艺中一般是不可缺少的，可以用来做隔离,也可以用来形成三极管。
dnw可以是ldmos晶体管的一部分,也可以是独立于ldmos晶体管之外的其他用途。因为dnw的深度比较深，需要接受大量的热并进行扩散，因此将深阱工艺放到sti工艺的前面。dnw可以和对准标记凹槽204一起用于后续工艺步骤中的光罩对准。
77.如图17和图18所示，形成浅沟槽隔离(sti)230。具体的，先形成氮化层二212，执行曝光和刻蚀工艺形成sti沟槽206。刻蚀氮化层二212、氧化层二211和部分厚度的衬底20形成sti沟槽206，在sti沟槽206中填充氧化层形成浅沟槽隔离(sti)230。所述浅沟槽隔离(sti)230用于隔离衬底20上要制作的元件使之相互绝缘。去除氮化层二212，在去除氮化层二212的过程中，locos210的上表面有少部分损耗。在前面去除氮化层一202和氧化层一201、形成氧化层二211和氮化层二212的过程中，也会对locos210的上表面有少部分损耗，通过控制和调整各工艺步骤对locos210的上表面的损耗量，使最终形成的locos210上表面与衬底20的上表面高度差小于等于200埃。
78.如图19所示，形成阱区240和漂移区250；所述衬底20中包括利用注入工艺形成的漂移区250，所述漂移区250具有第一导电类型，所述漂移区250从衬底20内延伸至所述衬底20的上表面。在利用注入工艺制作所述漂移区250时，可以先在衬底20表面上形成图形化的掩模(例如为光刻胶层)，利用掩模开口限定出注入区域。所述第一导电类型例如为n型，用于形成漂移区250的注入工艺中，向衬底20的注入区域注入n型掺杂物(如磷或砷)。所述注入工艺可以采用注入能量低的浅层区域注入和注入能量高的深层区域注入相结合的方法。n型掺杂物的注入密度、注入深度可根据ldmos晶体管的大小、特性等适应设置。完成n型掺杂物注入后，去除掩模。
79.本发明实施例中，在完成用于形成漂移区250的第一导电类型注入后，继续利用注入工艺，在所述衬底20中形成具有第二导电类型的阱区240，所述阱区240从衬底20内延伸至所述衬底20的上表面。所述阱区240与所述漂移区250相比，注入区域不同，注入的掺杂物也不同，所述第二导电类型例如为p型，即通过注入硼或二氟化硼(bf2)来形成p型阱区。p型掺杂物的注入密度、注入深度可根据ldmos晶体管的大小、特性等适应设置。完成p型掺杂物注入后，去除掩模。
80.在完成目的在于形成漂移区250和阱区240的注入工艺后，接着可利用热退火工艺进行离子扩散处理，使注入的掺杂物扩散并稳定下来，从而形成漂移区250和阱区240。具体热处理的时间和温度可根据ldmos晶体管的大小、特性等适应设置。
81.如图20所示，形成栅氧化层222和栅极261。具体的，去除氧化层二211，重新生长氧化层和栅极材料层，并将氧化层和栅极材料层图形化，形成栅氧化层222和栅极261。图22为包含ldmos晶体管的半导体器件的平面(俯视)示意图。图13至图21为对应图22中bb’各步骤的剖面示意图。如图21和图22所示，形成侧墙270、源区280和漏区290。所述侧墙270位于所述栅极261的两侧。本实施例中，所述栅极261从所述栅氧化层222上方沿所述漂移区250向预设的漏区290延伸，并覆盖在所述locos210的上表面，所述locos210的部分表面被露出。所述栅氧化层222的材料例如为氧化硅和/或氮氧化硅等，本实施例中，栅极261与漂移区250在所述衬底20上表面的正投影为部分重叠，所述栅氧化层222的一部分设置于阱区240上，所述栅氧化层222的另一部分设置于漂移区250上，漂移区250与ldmos晶体管的导电沟道连接。所述栅极261的材料例如为掺杂多晶硅，厚度约100nm～200nm。本实施例中，利用所述栅极261构造ldmos晶体管的场板。ldmos晶体管击穿电压较大，导通电阻(ron)较小。
ldmos晶体管由于其在导通电阻和击穿电压之间的均衡性能可广泛应用于开关式调节器。
82.在图20所示的结构基础上，可以利用注入工艺，在栅极261两侧相应位置的衬底20中注入n型掺杂物，分别形成如图21所示的源区280和漏区290。所述源区280位于衬底20顶部并被所述阱区240包围，所述漏区290位于所述衬底10顶部并被所述漂移区250包围，漏区290与locos210间隔一段距离。
83.本发明提供的包含ldmos晶体管的半导体器件的制作方法，在衬底上形成了locos210，所述locos210场氧结构可以避免下方漂移区内的耗尽电场局部集中而导致击穿，有助于提高击穿电压，并且不影响导通模式下漏区和源区之间的导通界面，有助于获得较小的导通电阻，而且所述制作方法使locos工艺与cmos工艺较好的兼容。
84.本发明locos是在浅沟槽隔离(sti)之前形成的，避免了locos工艺导致的浅沟槽隔离的周圈被局部腐蚀形成凹槽的问题。刻蚀部分厚度的所述衬底形成沟槽的同一光刻工艺中，还刻蚀所述衬底形成对准标记凹槽，沟槽和对准标记凹槽在同一曝光和刻蚀工艺中进行，可以省一道曝光和刻蚀。通过控制所述沟槽的刻蚀深度和所述locos的氧化生长厚度，使所述locos的上表面趋近于所述衬底的上表面，可以基本消除locos凸起(locos高出衬底的上表面部分为凸起)，避免locos凸起影响阱区和漂移区的离子注入，以及避免locos凸起影响后续栅极曝光以及刻蚀的工艺窗口。
85.本发明还提供一种包含ldmos晶体管的半导体器件，如图21和图22所示，包括：
86.衬底20，所述衬底20中形成有沟槽；
87.在所述沟槽中形成有locos210；
88.浅沟槽隔离230，在所述locos两侧的衬底中均形成有所述浅沟槽隔离230；
89.漂移区250，所述漂移区250为第一导电类型，所述漂移区250从所述衬底20内延伸至所述衬底的上表面，所述漂移区250包围位于所述沟槽中的所述locos210；
90.依次位于所述衬底20上的栅氧化层222和栅极261；所述栅极覆261盖所述栅氧化层222和部分所述locos210。
91.所述locos210的上表面与所述衬底20的上表面二者的高度差小于等于200埃。
92.ldmos晶体管的漂移区250设置于衬底20中，漂移区250用于在ldmos晶体管工作时通过形成耗尽电场而使载流子发生漂移，漂移区250具有第一导电类型(例如n-)掺杂，与衬底20的掺杂类型相反。漂移区250的第一导电类型掺杂浓度例如为5
×
10
16
/cm3以上至5
×
10
18
/cm3以下。
93.所述ldmos晶体管还包括在衬底20的顶部(衬底表面附近)设置的源区280和漏区290，本实施例中，漂移区250位于较源区280和漏区290更深的位置，并且包围漏区290。作为示例，ldmos晶体管的源区280和漏区290非对称地设置于栅极261两侧，漏区290与栅极261间隔一定距离设置，且漂移区250设置于栅极261的朝向漏区290一端，该结构的ldmos晶体管在阻断时漏区290被施加高电压。但另外的实施例中，所述源区280和漏区290也可以对称地设置在栅极261两侧，则在阻断时源区280也可以被施加高电压。
94.具体的，ldmos晶体管的源区280和漏区290具有第一导电类型，并且所述源区280和漏区290的第一导电类型掺杂浓度大于所述漂移区250(源区和漏区的掺杂例如表示为n+)，所述漏区290设置于所述衬底20顶部且被所述漂移区250包围。在衬底20中还设置有具有第二导电类型的阱区240(阱区掺杂例如表示为p)，所述阱区240在区别于所述漂移区250
的位置(即与所述漂移区250没有重合)从所述衬底20内延伸至所述衬底10的上表面，所述源区280位于所述衬底20的顶部且被所述阱区240包围。相对于所述源区280和漏区290，漂移区250和阱区240位于所述衬底20中更深的位置。
95.ldmos晶体管的栅氧化层222以及栅极261依次叠加设置在衬底10的上表面。所述源区280和所述漏区290分设于所述栅极261的两侧。本实施例中，所述漂移区250与所述栅氧化层222在所述衬底20上表面的正投影为部分重叠，即部分所述栅氧化层222覆盖在所述漂移区250的衬底20表面上。并且，在区别于所述漂移区250的位置，所述阱区240与所述栅氧化层222在所述衬底20上表面的正投影为部分重叠，即部分所述栅氧化层222覆盖在所述阱区240的衬底20表面上。ldmos晶体管的漂移区250可看作在较漏区290更深的衬底20范围内从栅极261向漏区290的方向延伸，并包裹漏区290。当ldmos晶体管的栅极261被合适地偏置时，导电沟道(例如n型)形成在源区280和漏区290之间，具体从源区280向漂移区250延伸。
96.为了缓和在阻断状态(例如漏区加高电压，栅极、源区电压为0v)下在漂移区250内(特别是靠近栅极261的衬底10上表面区域)形成的耗尽电场集中，本发明实施例的半导体器件中，ldmos晶体管在漂移区250的衬底20上方设置有locos210作为场氧化膜，locos210作为电容的介电质，位于locos210正上方的栅极261部分作为场板，在所述场板和衬底20之间形成了场板结构。当locos210的厚度增加时，击穿电压增大。可采用炉管氧化工艺在场板和衬底之间形成locos210作为电容的介电质。所述场板结构设置于所述栅极261和所述漏区290之间的衬底20靠上区域，所述漏区290与locos210间隔一设定距离。所述设定距离可以根据所述ldmos晶体管的结构以及特性具体调整。
97.根据场板结构缓和下方漂移区内耗尽电场集中的需要，所述场氧化膜locos210的大小可以调整。所述侧墙270的材料例如是氧化硅。本发明不限于此，所述场氧化膜locos210的形状可以根据对漂移区250内耗尽电场集中的缓解需要进行调整。通过控制所述沟槽的刻蚀深度和所述locos的氧化生长厚度，使所述locos的上表面趋近于所述衬底的上表面，可以基本消除locos凸起(locos高出衬底的上表面部分为凸起)，避免locos凸起影响阱区和漂移区的离子注入，以及避免locos凸起影响后续栅极曝光以及刻蚀的工艺窗口。
98.本发明实施例的包含ldmos晶体管的半导体器件中，ldmos晶体管具有场板结构，所述场板结构包括位于衬底20的漂移区250上方的场板以及位于所述场板与所述衬底20之间的场氧化膜locos210，在阻断状态下，locos210区域形成场板电场，所述locos210作为介电质，可以避免下方漂移区250内的耗尽区域电场局部集中而导致击穿，有助于提高击穿电压。
99.综上所述，本发明提供一种包含ldmos晶体管的半导体器件及其制造方法，包括：提供一衬底，刻蚀部分厚度的所述衬底形成沟槽；执行氧化工艺，在所述沟槽中形成locos；形成浅沟槽隔离，在所述locos两侧的衬底中均形成所述浅沟槽隔离；形成具有第一导电类型的漂移区，所述漂移区从所述衬底内延伸至所述衬底的上表面，所述漂移区包围位于所述沟槽中的locos；形成依次位于所述衬底上的栅氧化层和栅极；所述栅极覆盖所述栅氧化层和部分所述locos。本发明locos是在浅沟槽隔离(sti)之前形成的，避免了locos工艺导致的浅沟槽隔离的周圈被局部腐蚀形成凹槽的问题。
100.本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他
实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的方法而言，由于与实施例公开的器件相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
101.上述描述仅是对本发明较佳实施例的描述，并非对本发明权利范围的任何限定，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。