嵌入式SONOS器件及其制备方法与流程

嵌入式sonos器件及其制备方法
技术领域
1.本技术涉及半导体存储器制造技术领域，具体涉及一种嵌入式sonos器件及其制备方法。


背景技术：

2.非易失性存储器作为计算机中必不可少的存储设备，对所处理的信息起着重要的存储功能。sonos(silicon-oxide-nitride-oxide-silicon)存储器具有单元尺寸小、存储保持性好、操作电压低、与cmos工艺兼容等特点。
3.现有的sonos存储器件的制造过程中，器件逻辑区往往存在干法刻蚀ono膜层带来的ono膜层中的氮化硅残留(mini-spacer)问题，从而降低了器件的良率；此外，现有的sonos存储器件中，在形成ono膜层和形成栅极结构之间的工艺中通常会使用到湿法刻蚀工艺去除一些膜层，但是湿法刻蚀工艺容易造成ono膜厚的波动，增加了sonos器件窗口的散度，从而对器件的性能造成一定的影响。


技术实现要素：

4.本技术提供了一种嵌入式sonos器件及其制备方法，可以解决现有的sonos存储器件的制造过程中，ono膜层中的氮化硅残留问题、ono膜厚因湿法刻蚀工艺产生波动等问题中的至少一个的问题。
5.一方面，本技术实施例提供了一种嵌入式sonos器件的制备方法，所述嵌入式sonos器件包括：存储管区、选择管区和器件逻辑区，所述嵌入式sonos器件的制备方法包括：
6.提供一衬底，所述衬底的表面形成有衬垫氧化层，所述衬底中形成有多个间隔设置的浅沟槽隔离结构以分隔嵌入式sonos器件中的存储器件和逻辑器件，其中，所述存储管区和所述选择管区的衬底中均形成有第一阱区；所述存储管区的衬底中还形成有位于所述第一阱区上的第二阱区；
7.对所述存储管区的第二阱区进行离子注入工艺并在所述存储管区的第二阱区表面形成一遂穿存储区；
8.去除所述存储管区、所述选择管区和所述器件逻辑区的衬垫氧化层；
9.形成ono膜层，所述ono膜层覆盖所述存储管区、所述选择管区和所述器件逻辑区的衬底；
10.去除所述选择管区和所述器件逻辑区的第一厚度的ono膜层；
11.对所述选择管区和所述器件逻辑区的衬底进行离子注入工艺以在所述选择管区形成第三阱区，以及在所述器件逻辑区的衬底中形成第四阱区、第五阱区；
12.采用湿法刻蚀工艺去除所述选择管区和所述器件逻辑区的第二厚度的ono膜层；
13.去除所述存储管区的第一厚度的ono膜层，以及去除所述选择管区和所述器件逻辑区的第三厚度的ono膜层以露出所述选择管区和所述器件逻辑区的衬底；
14.形成第一栅氧化层，所述第一栅氧化层覆盖所述选择管区和所述器件逻辑区的衬底；以及，
15.形成第二栅氧化层，所述第二栅氧化层覆盖所述存储管区的剩余厚度的ono膜层。
16.可选的，在所述嵌入式sonos器件的制备方法中，采用高温炉管氧化工艺形成所述第一栅氧化层。
17.可选的，在所述嵌入式sonos器件的制备方法中，采用原位水汽生成工艺形成所述第二栅氧化层。
18.可选的，在所述嵌入式sonos器件的制备方法中，所述ono膜层包括堆叠的底部氧化硅层、氮化硅层和顶部氧化硅层。
19.可选的，在所述嵌入式sonos器件的制备方法中，所述去除所述选择管区和所述器件逻辑区的第一厚度的ono膜层包括：
20.去除所述选择管区和所述器件逻辑区的顶部氧化硅层。
21.可选的，在所述嵌入式sonos器件的制备方法中，所述去除所述选择管区和所述器件逻辑区的第二厚度的ono膜层包括：
22.利用热磷酸溶液去除所述选择管区和所述器件逻辑区的氮化硅层。
23.可选的，在所述嵌入式sonos器件的制备方法中，所述去除所述存储管区的第一厚度的ono膜层，以及去除所述选择管区和所述器件逻辑区的第三厚度的ono膜层以露出所述选择管区和所述器件逻辑区的衬底包括：
24.湿法去除所述存储管区的顶部氧化硅层，以及去除所述选择管区和所述器件逻辑区的底部氧化硅层以露出所述选择管区和所述器件逻辑区的衬底。
25.可选的，在所述嵌入式sonos器件的制备方法中，所述形成第二栅氧化层，所述第二栅氧化层覆盖选择管区的剩余厚度的ono膜层包括：
26.形成第二栅氧化层，所述第二栅氧化层覆盖选择管区的氮化硅层。
27.可选的，在所述嵌入式sonos器件的制备方法中，在形成第二栅氧化层，所述第二栅氧化层覆盖选择管区的剩余厚度的ono膜层之后，所述嵌入式sonos器件的制备方法包括：
28.形成多个栅极结构，所述栅极结构分别位于所述存储管区的第二栅氧化层上、所述选择管区的第一栅氧化层上以及所述器件逻辑区的第一栅氧化层上。
29.另一方面，本技术实施例还提供了一种嵌入式sonos器件，所述嵌入式sonos器件包括：存储管区、选择管区和器件逻辑区，所述嵌入式sonos器件包括：
30.衬底，所述衬底中形成有多个间隔设置的浅沟槽隔离结构以分隔嵌入式sonos器件中的存储器件和逻辑器件，其中，所述存储管区和所述选择管区的衬底中均形成有第一阱区；所述存储管区的衬底中还形成有位于所述第一阱区上的第二阱区；所述选择管区的衬底中形成有第三阱区；所述器件逻辑区的衬底中形成有第四阱区和第五阱区；
31.遂穿存储区，所述遂穿存储区位于所述存储管区的衬底中的所述第二阱区上；
32.剩余厚度的ono膜层，所述剩余厚度的ono膜层覆盖所述存储管区的衬底；
33.第一栅氧化层，所述第一栅氧化层覆盖所述选择管区和所述器件逻辑区的衬底；以及，
34.第二栅氧化层，所述第二栅氧化层覆盖所述存储管区的剩余厚度的ono膜层。
35.本技术技术方案，至少包括如下优点：
36.本技术利用湿法刻蚀工艺去除第二厚度的ono膜层，避免了ono膜层中的氮化硅残留的情况，提高了器件的良率。
37.进一步的，本技术采用不同的工艺分别形成第一栅氧化层和第二栅氧化层，并且在形成第二栅氧化层和后续的形成栅极结构之间没有其他额外的湿法工艺步骤，减少了因为湿法工艺带来剩余厚度的ono膜层+第二栅氧化层的总厚度(ono的膜厚)的波动，减小了sonos器件窗口的散度，提升了器件的性能。
附图说明
38.为了更清楚地说明本技术具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本技术的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
39.图1是本发明实施例的嵌入式sonos器件的制备方法的流程图；
40.图2-图10是本发明实施例的制备嵌入式sonos器件的各工艺步骤中的半导体结构的示意图；
41.其中，附图标记说明如下：
42.10-衬底，11-浅沟槽隔离结构，12-第一阱区，13-第二阱区，14-遂穿存储区，15-第三阱区，16-第四阱区，17-第五阱区，18-源漏区；
43.20-衬垫氧化层，30-光刻胶层，40-ono膜层，41-氮化硅层和底部氧化硅层，42-底部氧化硅层，50-光刻胶层，60-第一栅氧化层，70-第二栅氧化层，80-栅极结构；
44.sonos-存储管区，npass-选择管区，hv pmos、hv nmos-器件逻辑区。
具体实施方式
45.下面将结合附图，对本技术中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本技术的一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本技术保护的范围。
46.在本技术的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本技术的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
47.在本技术的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本技术中的具体含义。
48.此外，下面所描述的本技术不同实施方式中所涉及的技术特征只要彼此之间未构
成冲突就可以相互结合。
49.本技术实施例提供了一种嵌入式sonos器件的制备方法，所述嵌入式sonos器件包括：存储管区、选择管区和器件逻辑区，请参考图1，图1是本发明实施例的嵌入式sonos器件的制备方法的流程图，所述嵌入式sonos器件的制备方法包括：
50.s1：提供一衬底，所述衬底的表面形成有衬垫氧化层，所述衬底中形成有多个间隔设置的浅沟槽隔离结构以分隔嵌入式sonos器件中的存储器件和逻辑器件，其中，所述存储管区和所述选择管区的衬底中均形成有第一阱区；所述存储管区的衬底中还形成有位于所述第一阱区上的第二阱区；
51.s2：对所述存储管区的第二阱区进行离子注入工艺并在所述存储管区的第二阱区表面形成一遂穿存储区；
52.s3：去除所述存储管区、所述选择管区和所述器件逻辑区的衬垫氧化层；
53.s4：形成ono膜层，所述ono膜层覆盖所述存储管区、所述选择管区和所述器件逻辑区的衬底；
54.s5：去除所述选择管区和所述器件逻辑区的第一厚度的ono膜层；
55.s6：对所述选择管区和所述器件逻辑区的衬底进行离子注入工艺以在所述选择管区形成第三阱区，以及在所述器件逻辑区的衬底中形成第四阱区、第五阱区；
56.s7：采用湿法刻蚀工艺去除所述选择管区和所述器件逻辑区的第二厚度的ono膜层；
57.s8：去除所述存储管区的第一厚度的ono膜层，以及去除所述选择管区和所述器件逻辑区的第三厚度的ono膜层以露出所述选择管区和所述器件逻辑区的衬底；
58.s9：形成第一栅氧化层，所述第一栅氧化层覆盖所述选择管区和所述器件逻辑区的衬底；以及，
59.s10：形成第二栅氧化层，所述第二栅氧化层覆盖所述存储管区的剩余厚度的ono膜层。
60.具体的，请参考图2-图10，图2-图10是本发明实施例的制备嵌入式sonos器件的各工艺步骤中的半导体结构的示意图。
61.首先，如图2所示，提供一衬底10，可以看到，所述嵌入式sonos器件包括：存储管区sonos、选择管区npass和器件逻辑区hv pmos、hv nmos，其中，hv pmos为高压pmos器件区，hv nmos为高压nmos器件区。所述衬底10的表面形成有衬垫氧化层20，即，所述存储管区sonos、所述选择管区npass和所述器件逻辑区hv pmos、hv nmos的衬底上均形成有衬垫氧化层20。进一步的，所述衬底10中形成有多个间隔设置的浅沟槽隔离结构11以分隔嵌入式sonos器件中的存储器件和逻辑器件(所述器件逻辑区hv pmos、hv nmos)等器件，其中，所述存储管区sonos和所述选择管区npass的衬底10中均形成有第一阱区12；所述存储管区sonos的衬底10中还形成有位于所述第一阱区12上的第二阱区13；较佳的，所述衬底10的导电类型可以为p型，所述第二阱区13的导电类型可以为p型，可以通过对此区域进行p型离子注入工艺得到。
62.然后，如图2所示，对所述存储管区sonos的第二阱区13进行离子注入工艺并在所述存储管区sonos的第二阱区13表面形成一遂穿存储区14。具体的，该s2步骤可以包括：先在整片表面形成光刻胶层30；再采用光刻工艺去除所述存储区sonos的光刻胶以在所述存
储区sonos的衬垫氧化层20上方打开一窗口；接着以光刻胶层30为掩膜，只对所述存储管区sonos的第二阱区13进行tunnel(遂穿)离子注入工艺，此时在所述第二阱区13注入遂穿离子的同时，可以在所述存储管区sonos的第二阱区13表面得到一遂穿存储区14；最后，去除剩余的光刻胶层30。
63.接着，如图3所示，去除所述存储管区sonos、所述选择管区npass和所述器件逻辑区hv pmos、hv nmos的衬垫氧化层20。具体的，在本实施例中可以采用湿法刻蚀工艺去除所述衬垫氧化层20。
64.进一步的，如图4所示，形成ono膜层40，所述ono膜层40覆盖所述存储管区sonos、所述选择管区npass和所述器件逻辑区hv pmos、hv nmos的衬底10。具体的，所述ono膜层40包括堆叠的底部氧化硅层、氮化硅层和顶部氧化硅层。
65.接着，如图5所示，去除所述选择管区npass和所述器件逻辑区hv pmos、hv nmos的第一厚度的ono膜层。具体的，该s5步骤可以包括：先形成一光刻胶层50；然后利用光刻工艺去除所述选择管区npass和所述器件逻辑区hv pmos、hv nmos的光刻胶层50；最后可以利用干法刻蚀工艺去除所述选择管区npass和所述器件逻辑区hv pmos、hv nmos的所述ono膜层40中的顶部氧化硅层，此时，所述选择管区npass和所述器件逻辑区hv pmos、hv nmos的衬底10上仅剩氮化硅层和底部氧化硅层41。
66.进一步的，如图5所示，对所述选择管区npass和所述器件逻辑区的衬底进行离子注入工艺以在所述选择管区npass形成第三阱区15，以及在所述器件逻辑区hv pmos的衬底10中形成第四阱区16，以及在所述器件逻辑区hv nmos的衬底10中形成第五阱区17。具体的，重新涂覆光刻胶层，以新的光刻胶层为掩膜，对所述选择管区npass的衬底进行p型离子注入工艺以得到所述选择管区npass的第三阱区15；对高压pmos器件区hv pmos的衬底进行n型离子注入工艺以得到高压pmos器件区hv pmos的第四阱区16；对高压nmos器件区hv nmos的衬底进行p型离子注入工艺以得到高压nmos器件区hv nmos的第五阱区17。此外，在得到各自的阱区之后，还可以包括去除新的光刻胶层的步骤。
67.接着，如图6所示，采用湿法刻蚀工艺去除所述选择管区npass和所述器件逻辑区hv pmos、hv nmos的第二厚度的ono膜层。具体的，本实施例可以利用热磷酸溶液去除所述选择管区npass和所述器件逻辑区hv pmos、hv nmos的氮化硅层。此时，所述选择管区npass和所述器件逻辑区hv pmos、hv nmos的衬底10表面仅剩所述底部氧化硅层42。在本发明中，利用湿法刻蚀工艺去除第二厚度的ono膜层，避免了传统工艺中干法刻蚀ono膜层中的氮化硅从而造成氮化硅残留的情况，提高了器件的良率。
68.进一步的，如图7所示，去除所述存储管区sonos的第一厚度的ono膜层，以及去除所述选择管区npass和所述器件逻辑区hv pmos、hv nmos的第三厚度的ono膜层以露出所述选择管区npass和所述器件逻辑区hv pmos、hv nmos的衬底10。具体的，本实施例可以采用全片湿法刻蚀工艺去除所述存储管区sonos的顶部氧化硅层，以及去除所述选择管区npass和所述器件逻辑区hv pmos、hv nmos的底部氧化硅层，此时，所述存储管区sonos的衬底上仅剩氮化硅层和底部氧化硅层41，所述选择管区npass和所述器件逻辑区hv pmos、hv nmos已露出衬底表面。
69.接着，如图8所示，形成第一栅氧化层60，所述第一栅氧化层60覆盖所述选择管区npass和所述器件逻辑区hv pmos、hv nmos的衬底10。具体的，本实施例可以采用高温炉管
氧化工艺形成所述第一栅氧化层60。因所述存储管区sonos的氮化硅层表面无法通过高温炉管氧化工艺形成氧化层，所以采用高温炉管氧化工艺可以只在所述选择管区npass和所述器件逻辑区hv pmos、hv nmos的衬底10形成所述第一栅氧化层60。
70.最后，如图9所示，形成第二栅氧化层70，所述第二栅氧化层70覆盖所述存储管区sonos的剩余厚度的ono膜层(底部氧化硅层和氮化硅层)41。具体的，可以采用原位水汽生成工艺(issg)形成所述第二栅氧化层70。
71.值得注意的是，本实施例在采用原位水汽生成工艺(issg)形成覆盖所述存储管区sonos的剩余厚度的ono膜层的所述第二栅氧化层70的过程中，所述选择管区npass和所述器件逻辑区hv pmos、hv nmos的衬底10上的所述第一栅氧化层60上也会相应形成一定厚度的所述所述第二栅氧化层70(未图示)。
72.较佳的，如图10所示，在形成第二栅氧化层70之后，所述嵌入式sonos器件的制备方法还包括：形成多个栅极结构80以及形成源漏区18，所述栅极结构80分别位于所述存储管区sonos的第二栅氧化层70上、所述选择管区npass的第一栅氧化层60(也可以理解为所述选择管区npass的第二栅氧化层70)上以及所述器件逻辑区hv pmos、hv nmos的第一栅氧化层60(也可以理解为所述器件逻辑区hv pmos、hv nmos的第二栅氧化层70)上；所示源漏区分别位于所述存储管区sonos的第二阱区13中、所述选择管区npass的第三阱区15中、高压pmos器件区hv pmos的第四阱区16中以及高压nmos器件区hv nmos的第五阱区17中。
73.本技术采用高温炉管氧化工艺形成所述第一栅氧化层60以及采用原位水汽生成工艺形成所述第二栅氧化层70，并且在形成第二栅氧化层70和形成栅极结构80之间没有其他额外的湿法工艺步骤，减少了因为湿法工艺带来剩余厚度的ono膜层41+第二栅氧化层70的总厚度(ono的膜厚)的波动，减小了sonos器件窗口的散度，提升了器件的性能。
74.基于同一发明构思，本技术实施例还提供了一种嵌入式sonos器件，如图9所示，所述嵌入式sonos器件包括：存储管区sonos、选择管区npass和器件逻辑区hv pmos、hv nmos，所述嵌入式sonos器件包括：
75.衬底10，所述衬底10中形成有多个间隔设置的浅沟槽隔离结构11以分隔嵌入式sonos器件中的存储器件和逻辑器件，其中，所述存储管区sonos和所述选择管区npass的衬底10中均形成有第一阱区11；所述存储管区sonos的衬底10中还形成有位于所述第一阱区11上的第二阱区12；所述选择管区npass的衬底10中形成有第三阱区15；所述器件逻辑区hv pmos、hv nmos的衬底10中依次形成有第四阱区16和第五阱区17；
76.遂穿存储区14，所述遂穿存储区14位于所述存储管区sonos的衬底10中的所述第二阱区13上；
77.剩余厚度的ono膜层41，所述剩余厚度的ono膜层41覆盖所述存储管区sonos的衬底10，其中，所述剩余厚度的ono膜层41为堆叠的底部氧化硅层和氮化硅层；
78.第一栅氧化层60，所述第一栅氧化层60覆盖所述选择管区npass和所述器件逻辑区hv pmos、hv nmos的衬底10；以及，
79.第二栅氧化层70，所述第二栅氧化层70覆盖所述存储管区sonos的剩余厚度的ono膜层41。较佳的，所述第二栅氧化层70相应地覆盖所述选择管区npass和所述器件逻辑区hv pmos、hv nmos的衬底10上的所述第一栅氧化层60。
80.显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对
于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本技术创造的保护范围之中。