阵列型电感器、电路板和电子设备的制作方法

1.本说明书所公开的发明涉及阵列型电感器、包括该阵列型电感器的电路板、和包括该电路板的电子设备。


背景技术：

2.一直以来，已知有包含多个电感器的阵列型电感器。在阵列型电感器中，多个电感器被封装于单个芯片。现有的阵列型电感器例如包括由磁性材料构成的磁性基体、设置于该基体内的多个内部导体、和与该多个内部导体各自的两端连接的多个外部电极。现有的阵列型电感器例如记载于日本特开2016-006830号公报(专利文献1)和日本特开2019-153649号公报(参照专利文献2、图4)。
3.现有技术文献
4.专利文献
5.专利文献1：日本特开2016-006830号公报
6.专利文献2：日本特开2019-153649号公报


技术实现要素：

7.发明要解决的技术问题
8.在阵列型电感器中，由于多个电感器被封装化，所以具有安装于基板时的安装空间小的优点。然而，当阵列型电感器所包含的内部导体彼此的距离变近时，电感器间的磁耦合变大，各电感器有可能无法发挥所希望的特性。因此，在设计为各电感器作为独立的电感器发挥功能的现有的阵列型电感器中，为了减弱电感器间的磁耦合，将内部导体间的间隔设定得较大。例如，在专利文献2的图4所示的阵列型电感器400中，作为内部导体的金属板12彼此的间隔比金属板12与作为磁性基体的成型体10的上表面之间的间隔大3倍程度。不限于专利文献2的阵列型电感器，在现有的阵列型电感器中，相邻的内部导体彼此的间隔被设定为比内部导体与磁性基体的表面的距离大3倍或其以上，利用这样的结构，使得表示电感器间的磁耦合的耦合系数的大小大致为0.2以下，各电感器能够发挥所希望的特性。
9.通过在内部导体的周围以均等的厚度设置磁性基体，能够高效地提高电感器的自感。因此，从有效地提高自感的观点出发，阵列型电感器中的内部导体间的间隔优选为内部导体与磁性基体的表面的距离的1倍至2倍程度。然而，如上所述，当在维持现有的阵列型电感器的基本形状、结构的状态下减小内部导体间的间隔时，电感器间的磁耦合增强。因此，现有的阵列型电感器的内部导体间的距离被设为内部导体与磁性基体的表面的距离的2倍以上，以便能够针对每个内部导体确保和内部导体与磁性基体的表面的距离相等的距离。
10.本发明的目的在于解决或缓和上述问题的至少一部分。本发明的更具体的目的之一在于，在内部导体间的间隔小于内部导体与磁性基体的表面的距离的2倍的阵列型电感器中，抑制电感器间的磁耦合。
11.本发明的上述以外的目的通过说明书整体的记载而明确。本说明书公开的发明也
可以解决从“发明要解决的技术问题”一栏中的记载以外掌握的技术问题。
12.用于解决技术问题的技术方案
13.本发明的一个或多个实施方式的阵列型电感器包括：磁性基体，其具有第1面、与上述第1面相对的第2面、和连接上述第1面与上述第2面的第3面；多个内部导体，其在上述磁性基体的内部沿着贯穿上述第1面和上述第2面的基准轴线彼此隔开间隔地配置，并具有彼此相同的形状；多个第1外部电极，其以至少与上述第3面接触的方式设置于上述磁性基体，并与上述多个内部导体各自的一端连接；以及多个第2外部电极，其以至少与上述第3面接触的方式设置于上述磁性基体，并与上述多个内部导体各自的另一端连接。在本发明的一个或多个实施方式中，磁性基体具有导体间区域，该导体间区域位于多个内部导体中的、第1内部导体与相邻于第1内部导体的第2内部导体之间，从沿着基准轴线的基准轴线方向观察时与第1内部导体和第2内部导体这两者重叠。在本发明的一个或多个实施方式中，用包含基准轴线且与第3面垂直的基准平面切断导体间区域而得到的第1截面的基准轴线方向上的第1基准轴线方向尺寸小于基准平面上的第1内部导体与磁性基体的最短距离的2倍。在本发明的一个或多个实施方式中，第1截面的与基准轴线正交的第1正交方向尺寸相对于第1基准轴线方向尺寸之比即第1纵横比小于1。也可以为，第1基准轴线方向尺寸是第1内部导体与第4面之间的距离的1倍以上。
14.在本发明的一个或多个实施方式中，用基准平面切断第1内部导体而得到的第2截面的上述正交方向上的第2正交方向尺寸与第1正交方向尺寸相等。
15.在本发明的一个或多个实施方式中，磁性基体具有与第3面相对的第4面。也可以为，第1内部导体与上述第4面之间的距离，与第2内部导体与第4面之间的距离相等。也可以为，第1内部导体与上述第4面之间的距离，比上述第2内部导体与上述第4面之间的距离小。
16.在本发明的一个或多个实施方式中，用基准平面将上述第1内部导体切断而得到的第2截面的正交方向上的第2正交方向尺寸比第1正交方向尺寸大。
17.在本发明的一个或多个实施方式中，第2纵横比是用基准平面切断第1内部导体而得到的第2截面的正交方向上的第2正交方向尺寸相对于基准轴线方向上的第2基准轴线方向尺寸之比，第1纵横比小于第2纵横比。
18.在本发明的一个或多个实施方式中，第2纵横比大于1。在本发明的一个或多个实施方式中，表示第1内部导体与上述第2内部导体的磁耦合的耦合系数的大小小于0.2。表示第1内部导体与上述第2内部导体的磁耦合的耦合系数的大小也可以小于0.1。
19.本发明的一个实施方式涉及包括上述任一阵列型电感器的电路板。
20.本发明的一个实施方式涉及包括上述电路板的电子设备。
21.发明效果
22.根据本说明书所公开的技术，在内部导体间的间隔小于内部导体与磁性基体的表面的距离的2倍的阵列型电感器中，能够抑制电感器间的磁耦合。
附图说明
23.图1是安装于安装基板的本发明的一个实施方式的阵列型电感器的立体图。
24.图2是图1的阵列型电感器的分解图。
25.图3是示意性地表示用通过基准轴线且与磁性基体的下表面垂直的平面切断而得
到的图1的阵列型电感器的截面的截面图。
26.图4是表示图1的阵列型电感器所包括的内部导体的截面的截面图。
27.图5是本发明的另一实施方式的阵列型电感器的立体图。
28.图6是示意性地表示用通过基准轴线并与磁性基体的下表面垂直的平面切断而得到的图5的阵列型电感器的截面的截面图。
29.图7是本发明的另一实施方式的阵列型电感器的立体图。
30.图8是示意性地表示用通过基准轴线并与磁性基体的下表面垂直的平面切断而得到的图7的阵列型电感器的截面的截面图。
31.图9是本发明的另一实施方式的阵列型电感器的立体图。
32.图10是示意性地表示用通过基准轴线并与磁性基体的下表面垂直的平面切断而得到的图9的阵列型电感器的截面的截面图。
33.图11是本发明的另一实施方式的阵列型电感器的截面图。
34.图12是表示对本发明的实施例的阵列型电感器的电感器特性进行模拟的结果的坐标图。
35.附图标记说明
36.1、101、201、301、401 阵列型电感器
37.2 电路板
38.10 基体
39.10a、110a、210a、310a、410a 导体间区域。
具体实施方式
40.以下，适当参照附图，对本发明的各种实施方式进行说明。此外，在多个附图中，对于共同的构成要素，在该多个附图中标注相同的参照附图标记。需要注意的是，为了便于说明，各附图未必以准确的比例尺记载。以下说明的本发明的实施方式并不限定权利要求书的发明。在以下的实施方式中说明的各要素并不一定是发明的解决方案所必须的。
41.参照图1至图4，对本发明的一个或多个实施方式的阵列型电感器1进行说明。图1是本发明的一个实施方式的阵列型电感器1的立体图，图2是阵列型电感器1的分解图，图3是示意性地表示阵列型电感器1的沿着i-i线的截面的截面图，图4是表示阵列型电感器1所包括的内部导体的截面的截面图。
42.在各图中记载有相互正交的l轴、w轴和t轴。在本说明书中，除了联系上下文有其他理解的情况以外，阵列型电感器1的“长度”方向、“宽度”方向和“厚度”方向分别设为图1的l轴方向、w轴方向和t轴方向。
43.如图所示，阵列型电感器1包括基体10、设置于该基体10内的内部导体25a、25b和设置于基体10的表面的外部电极21a、21b、22a、22b。内部导体25a在其一端与外部电极21a连接，在其另一端与外部电极22a连接。内部导体25b在其一端与外部电极21b连接，在其另一端与外部电极22b连接。内部导体25a在l轴方向上配置于与内部导体25b隔开间隔的位置。这样，阵列型电感器1包括：具有内部导体25a和外部电极21a、22a的第1电感器；以及具有内部导体25b和外部电极21b、22b的第2电感器。配置在基体10内的内部导体的数量不限于2个。在基体10内能够配置任意数量的内部导体。
44.在如以上那样构成的阵列型电感器1中，内部导体25a和外部电极21a、22a构成电感器1a，内部导体25b和外部电极21b、22b构成电感器1b。电感器1a优选不从电感器1b受到磁干扰地进行动作。同样地，电感器1b优选不从电感器1a受到磁干扰地进行动作。因此，阵列型电感器1以电感器1a与电感器1b之间的耦合系数的大小(绝对值)变低的方式构成。在本发明的一个或多个实施方式中，电感器1a与电感器1b之间的耦合系数的大小为0.2以下。在一组电感器构成为共模线圈的情况下，该一组电感器间的耦合系数通常设定为0.4以上。电感器1a与电感器1b之间的耦合系数的大小为0.2以下，所以阵列型电感器1无法作为共模线圈发挥功能。这样，阵列型电感器1的电感器1a和电感器1b分别以作为单独的电感器发挥功能的方式构成。
45.电感器1a、1b分别在例如流过大电流的大电流电路中使用。更具体而言，阵列型电感器1也可以是用于dc/dc转换器的电感器(所谓的功率电感器)。
46.阵列型电感器1能够安装于安装基板2a。在安装基板2a设置有4个焊盘3。阵列型电感器1的4个外部电极21a、21b、22a、22b以在将阵列型电感器1安装于安装基板2a时，与对应的焊盘3分别相对的方式配置。阵列型电感器1也可以通过分别利用焊料将外部电极21a、21b、22a、22b与对应的焊盘3接合而安装于安装基板2a。这样，电路板2包括阵列型电感器1和安装该阵列型电感器1的安装基板2a。在安装基板2a，除了阵列型电感器1以外，还能够安装各种电子部件。
47.电路板2能够安装于各种电子设备。能够安装电路板2的电子设备包括智能手机、平板电脑、游戏控制台、服务器、汽车的电气安装件和这些以外的各种电子设备。阵列型电感器1也可以是埋入安装基板2a的内部的内置部件。
48.阵列型电感器1将具有内部导体25a和外部电极21a、22a的电感器1a以及具有内部导体25b和外部电极21b、22b的电感器1b构成为单个芯片，所以特别适合于要求电子部件以高密度安装的小型电子设备。
49.在图示的实施方式中，基体10形成为长方体形状。在本发明的一个实施方式中，基体10形成为长度尺寸(l轴方向的尺寸)为0.6mm～10mm、宽度尺寸(w轴方向的尺寸)为0.2～10mm、高度尺寸(t轴方向的尺寸)为0.2～10mm。基体10以l轴方向上的规定的位置为边界，具有位于比该边界位置靠l轴方向的正侧的第1区域和位于比该边界位置靠负侧的第2区域。在第1区域中包含内部导体25a，在第2区域中包含内部导体25b。这样，基体10包括分别具有1个电感器的多个区域。包含1个电感器的基体10的1个区域的l轴方向上的尺寸为0.1mm～5.0mm。基体10的尺寸并不限定于本说明书中具体说明的尺寸。在本说明书中，当提到“长方体”或“长方体形状”时，并不是仅意味着数学上严格意义的“长方体”。
50.基体10具有第1主面10a、第2主面10b、第1端面10c、第2端面10d、第1侧面10e和第2侧面10f。基体10的外表面由这6个面规定。第1主面10a与第2主面10b彼此相对，第1端面10c与第2端面10d彼此相对，第1侧面10e与第2侧面10f彼此相对。在以安装基板2a为基准时，第1主面10a位于基体10的上侧，因此有时将第1主面10a称为“上表面”，将第2主面10b称为“下表面”。第1主面10a、第2主面10b、第1侧面10e和第2侧面10f分别连接第1端面10c和第2端面10d。
51.阵列型电感器1以第1主面10a或者第2主面10b与安装基板2a相对的方式配置。将第1主面10a或第2主面10b中的与安装基板2a相对的面称为“安装面”。在图示的实施方式
中，由于第2主面10b与安装基板2a相对，所以该第2主面10b为“安装面”。因此，也可以将第2主面10b称为“安装面10b”。基体10的“安装面”是与安装基板2a相对的面，所以有时第2主面10b以外的面也成为安装面。阵列型电感器1所包括的外部电极21a、21b、22a、22b各自的至少一部分与基体10的安装面接触。在图1所示的实施方式中，外部电极21a、21b、22a、22b各自的一部分分别与第1主面10a和第2主面10b接触，因此可以将第1主面10a和第2主面10b中的任一者作为安装面。
52.在图示的实施方式中，第1主面10a和第2主面10b与lw平面平行，第1端面10c和第2端面10d与wt平面平行，第1侧面10e和第2侧面10f与tl平面平行。
53.在提及阵列型电感器1的上下方向时，以图1的上下方向为基准。阵列型电感器1或者基体10的厚度方向能够设为与上表面10a和安装面10b中的至少一者垂直的方向。阵列型电感器1或者基体10的长度方向能够设为与第1端面10c和第2端面10d中的至少一者垂直的方向。阵列型电感器1或者基体10的宽度方向能够设为与第1侧面10e和第2侧面10f中的至少一者垂直的方向。阵列型电感器1或者基体10的宽度方向能够设为与阵列型电感器1或者基体10的厚度方向和长度方向垂直的方向。
54.在图示的实施方式中，外部电极22a在w轴方向上与外部电极21a隔开间隔的位置安装于基体10，外部电极21b在l轴方向上与外部电极21a隔开间隔的位置安装于基体10。另外，外部电极22b在l轴方向上与外部电极22a隔开间隔，在w轴方向上与外部电极21b隔开间隔的位置安装于基体10。在图示的实施方式中，外部电极21a、21b以与基体10的安装面10b、第1侧面10e和上表面10a接触的方式设置，外部电极22a、22b以与基体10的安装面10b、第2侧面10f和上表面10a接触的方式设置。外部电极21a、21b也可以以与安装面10b和第1侧面10e接触而不与上表面10a接触的方式设置于基体10。外部电极22a、22b也可以以与安装面10b和第2侧面10f接触而不与上表面10a接触的方式设置于基体10。外部电极21a、21b、22a、22b的形状和配置不限于本说明书中明确说明的形状和配置。外部电极21a、21b、22a、22b可以是彼此相同的形状，也可以是彼此不同的形状。外部电极21a、21b、22a、22b中的任意选择的一组外部电极彼此也可以具有相同的形状。
55.基体10由磁性材料制成。作为该磁性材料，能够使用铁氧体材料、软磁性合金材料、在树脂中分散有磁性颗粒的复合磁性材料、或者这些以外的任意公知的磁性材料。基体10用的铁氧体材料中包含ni-zn类铁氧体、ni-zn-cu类铁氧体、mn-zn类铁氧体、或它们以外的任意的铁氧体。
56.基体10用的磁性材料所包含的金属磁性颗粒例如是(1)fe、ni等金属颗粒、(2)fe-si-cr合金、fe-si-al合金、fe-ni合金等结晶合金颗粒、(3)fe-si-cr-b-c合金、fe-si-cr-b合金等非晶质合金颗粒、或者(4)将它们混合而成的混合颗粒。基体10中包含的金属磁性颗粒的组成不限于上述组成。例如，基体10中包含的金属磁性颗粒可以是co-nb-zr合金、fe-zr-cu-b合金、fe-si-b合金、fe-co-zr-cu-b合金、ni-si-b合金或fe-al-cr合金。基体10所包含的fe类的金属磁性颗粒也可以含有80wt％以上的fe。也可以在金属磁性颗粒各自的表面形成绝缘膜。该绝缘膜也可以是上述金属或合金氧化而成的氧化膜。设置于金属磁性颗粒的各个表面的绝缘膜例如可以是通过溶胶凝胶法涂敷的氧化硅膜。
57.在一个或多个实施方式中，基体10所包含的金属磁性颗粒具有1.0～20μm的平均粒径。基体10中所含的金属磁性颗粒的平均粒径可以小于1.0μm，也可以大于20μm。基体10
也可以包含平均粒径彼此不同的2种以上的金属磁性颗粒。
58.在基体10中，金属磁性颗粒彼此也可以通过在制造工序中金属磁性颗粒所含有的元素氧化而形成的氧化膜结合。基体10除了金属磁性颗粒以外还可以包含结合材料。在基体10包含结合材料的情况下，金属磁性颗粒彼此通过结合材料而相互结合。基体10所包含的结合材料例如也可以通过使绝缘性优异的热固化性树脂固化而形成。作为结合材料的材料，例如可以使用环氧树脂、聚酰亚胺树脂、聚苯乙烯(ps)树脂、高密度聚乙烯(hdpe)树脂、聚甲醛(pom)树脂、聚碳酸酯(pc)树脂、聚偏二氟乙烯(pvdf)树脂、酚醛(phenolic)树脂、聚四氟乙烯(ptfe)树脂或聚并苯噁唑(pbo)树脂。
59.在本发明的一个或多个实施方式中，基体10的相对磁导率为100以下。在本发明的一个或多个实施方式中，基体10的相对磁导率为30以上。在将阵列型电感器1用于高频电路的情况下，能够减小基体10的相对磁导率。例如，在阵列型电感器1以100mhz程度的频率进行动作的情况下，能够将基体10的相对磁导率的下限设为20以上。在阵列型电感器1进一步以高频的频带进行动作的情况下，能够将基体10的相对磁导率的下限设为10以上。在本发明的一个或多个实施方式中，基体10的相对磁导率处于30以上且100以下的范围。基体10也可以构成为在其整个区域中相对磁导率处于30～100的范围。如上所述，阵列型电感器1也可以用于要求低电感的dc/dc转换器。通过将基体10的相对磁导率设为100以下，所要求的低电感的实现变得容易。通过将基体10的相对磁导率设为100以下，也容易实现高电流特性。通过将基体10的相对磁导率设为100以下，也容易实现高绝缘性。通过将基体10的相对磁导率设为100以下，能够抑制磁饱和的产生，所以无需为了改善直流叠加特性而在基体10设置磁隙。
60.如上所述，阵列型电感器1的基体10的相对磁导率取100以下的较小的值，所以阵列型电感器1的各系统的电感器的自感l也取较小的值。这样，由于各系统的电感器的自感较低，所以在阵列型电感器1中不易发生磁饱和。因此，在阵列型电感器1的各系统的电感器中能够流过大电流。因此，在本发明的一个或多个实施方式中，在阵列型电感器1的各系统的电感器中，能够增大由将其自感l与流动的电流i的平方之积除以各电感器的体积v而得到的值表示的能量密度ed(即，ed＝l
×
i2/v)。例如，在使阵列型电感器1的各系统的电感器的自感l小于100nh时，能够使ed为1500nh
·
a2/mm3。另外，在使阵列型电感器1的各系统的电感器的自感l小于50nh时，能够使ed为2000nh
·
a2/mm3。另外，在使阵列型电感器1的各系统的电感器的自感l小于25nh时，能够使ed为2500nh
·
a2/mm3。
61.在本发明的一个或多个实施方式中，内部导体25a、25b具有彼此相同的形状。在图示的实施方式中，内部导体25a、25b均具有彼此相同的长方体形状。通过使内部导体25a、25b各自的形状彼此相同，能够容易地使阵列型电感器1的各系统(即电感器1a、1b)的电特性一致。内部导体25a、25b能够以在t轴方向上排列整齐的方式设置在基体10内。具体而言，如图3所示，内部导体25a、25b以其各自的上表面的t轴方向上的位置彼此相同的方式，此外，以使其各自的下表面的t轴方向上的位置彼此相同的方式，在t轴方向上排列整齐。在本说明书中，即使内部导体25a、25b的形状存在由制造误差和/或测量误差引起的程度的差异，也不妨碍内部导体25a、25b的形状彼此相同。
62.内部导体25a、25b也可以分别从第1侧面10e向第2侧面10f呈直线状延伸。如后所述，内部导体25a、25b除了图示的形状以外，还能够采取具有环绕部的形状。关于内部导体
25a、25b能够采用的形状，在后文说明。
63.内部导体25a和内部导体25b设置于基体10内。在图示的实施方式中，内部导体25a的一端从第1侧面10e向基体10的外侧露出，在该一端与外部电极21a连接。此外，内部导体25a的另一端从第2侧面10f向基体10的外侧露出，在该另一端与外部电极22a连接。这样，内部导体25a的一端与外部电极21a连接，其另一端与外部电极22a连接。同样地，内部导体25b的一端从第1侧面10e向基体10的外侧露出，在该一端与外部电极21b连接。此外，内部导体25b的另一端从第2侧面10f向基体10的外侧露出，在该另一端与外部电极22b连接。这样，内部导体25b的一端与外部电极21b连接，其另一端与外部电极22b连接。这样，在将内部导体25a、25b与外部电极连接时，不直接将内部导体25a、25b与安装面10b连接，而是经由形成于第1侧面、第2侧面的外部电极21a、22a、21b、22b，在基体10的外侧与安装面10b连接，由此能够增大基体10的体积相对于阵列型电感器1整体的体积。由此，在阵列型电感器1中，能够增大由磁性材料构成的基体10的体积的比例，因此能够增大基体10的饱和磁通密度。
64.内部导体25a在俯视时(在从t轴观察的视角下)从外部电极21a向第2外部电极22a呈直线状延伸。即，内部导体25a不具有俯视时在基体10内彼此相对地配置的部分。在本说明书中，当内部导体25a在基体10内不具有俯视时彼此相对的部分时，该内部导体25a能够从外部电极21a向外部电极22a呈直线状延伸。这样，与包括具有俯视时彼此相对的部分的内部导体的现有电感器相比，能够在不改变基体10的体积电阻率的情况下提高绝缘可靠性(耐电压)。内部导体25a也可以配置在从外部电极21向第2外部电极22引出的直线上。在图示的实施方式中，内部导体25a具有长方体形状。内部导体25a也可以具有在外部电极21a与外部电极22a之间并排配置的多个导体层。该多个导体部均从外部电极21向外部电极22呈直线状延伸，是彼此相似的形状。内部导体25a所包含的多个导体层各自不具有在基体10内彼此相对地配置的部分。由于多个导体层分别为彼此相似的形状，所以在多个导体层中的在基体10内彼此相对的部分之间没有电位差。因此，即使在内部导体25a由上述的多个导体层构成的情况下，基体10所要求的绝缘可靠性(耐电压)也能够设为与内部导体25a由单个导体部构成的情况相同的程度。内部导体25a所包含的多个导体层也可以分别在基体10内相互连结。内部导体25a和内部导体25b也可以分别由通过贯通孔以外的方式连结的多个导体构成。内部导体25a和内部导体25b也可以分别不在基体10内相互连结，而由通过外部电极21a、22a和外部电极21b、22b连结的多个导体构成。
65.在图1和图3中表示了沿着l轴延伸且贯穿第1端面10c和第2端面10d的假想的轴线即基准轴线ax1。在图示的实施方式中，基准轴线ax1在与l轴平行的方向上延伸。基准轴线ax1也可以通过第1端面10c的几何学的重心和第2端面10d的几何学的重心。在第1端面10c为长方形的情况下，第1端面10c的几何学的重心成为将规定第1端面10c的长方形的对角线彼此连结的线段的交点。内部导体25a、25b沿着基准轴线ax1配置。内部导体25a、25b在与基准轴线ax1垂直的方向上从第1侧面10e延伸到第2侧面10f。
66.如图2所示，阵列型电感器1也可以具有层叠有多个磁性体层的层叠结构。在图2中，为了便于说明，省略了外部电极21a、22a、21b、22b的图示。在图示的实施方式中，基体10包括磁性体层11a～11e。磁性体层11a～11e分别由磁性材料制作。基体10从l轴方向的负侧向正侧依次层叠有磁性体层11a、磁性体层11b、磁性体层11c、磁性体层11d和磁性体层11e。磁性体层11a、11c、11e也可以分别如图示那样包含多个磁性体层。磁性体层11a、11c、11e以
外的各磁性体层也可以包含多个磁性体层。磁性体层11a和磁性体层11e以从l轴方向上的两侧覆盖内部导体25a和内部导体25b的方式配置，所以有时也被称为覆盖层。
67.在磁性体层11b的一个表面设置有内部导体25a，在磁性体层11d的一个表面设置有内部导体25b。具体而言，在磁性体层11b的与l轴相交的一对表面中的位于l轴方向的正侧的表面设置有内部导体25a，在磁性体层11d的与l轴相交的一对表面中的位于l轴方向的正侧的表面设置有内部导体25b。内部导体25a和内部导体25b例如通过利用丝网印刷法将由导电性优异的金属或者合金构成的导电性糊料印刷在各磁性体层而形成。作为该导电性糊料所包含的导电性的材料，能够使用ag、cu或者它们的合金。在图示的实施方式中，内部导体25a设置于磁性体层11b，内部导体25b设置于与磁性体层11b不同的磁性体层11d，但内部导体25a和内部导体25b也可以设置于一个磁性体层。内部导体25a和内部导体25b也可以通过上述以外的材料和方法形成。内部导体25a和内部导体25b例如也可以通过溅射法、喷墨法或者它们以外的公知的方法来形成。内部导体25a和内部导体25b也可以通过将金属箔、合金箔埋入磁性体层11a～11e中的任一层来形成，或者通过埋入或夹入磁性体层11a～11e中的相邻的层间来形成。
68.进一步参照图3，对内部导体25a、25b的配置和截面形状进一步进行说明。图3是示意性地表示阵列型电感器1的沿着i-i线的截面的截面图。更具体而言，图3表示用通过基准轴线ax1且与下表面10b垂直的平面(与lt面平行的平面)切断的阵列型电感器1的截面。在本说明书中，有时将通过基准轴线ax1且与下表面10b垂直的平面称为“基准平面”。为了简化说明，在图3中，省略了外部电极21a、21b、22a、22b。
69.在本发明的一个或多个实施方式中，内部导体25b在基准轴线ax1方向上与内部导体25a隔开间隔地配置。基体10具有导体间区域10a。导体间区域10a配置在内部导体25a与内部导体25b之间。导体间区域10a是指基体10中的、位于内部导体25a与内部导体25b之间且从沿着基准轴线ax1的基准轴线方向观察时(即，从l轴方向观察时)与内部导体25a和内部导体25b这两者重叠的区域。在阵列型电感器1包括3个以上的内部导体的情况下，能够将位于该3个以上的内部导体中的相邻的内部导体之间且从沿着基准轴线ax1的基准轴线方向观察时与该相邻的内部导体这两者重叠的区域设为导体间区域。在阵列型电感器1具有n个内部导体的情况下，该阵列型电感器1能够具有(n-1)个导体间区域。
70.导体间区域10a在基准轴线方向上跨内部导体25a与内部导体25b之间的全长地延伸。即，导体间区域10a在基准轴线方向的一端与内部导体25a接触，在基准轴线方向的另一端与内部导体25b接触。
71.如图3所示，用通过基准轴线ax1且与下表面10b垂直的平面(即，基准平面)切断导体间区域10a而得到的截面，具有长方形形状。为了便于说明，有时将用基准平面切断的导体间区域10a的截面简称为“导体间区域10a的截面”。如图所示，将导体间区域10a的截面的沿着基准轴线ax1的基准轴线方向(l轴方向)上的尺寸设为第1基准轴线方向尺寸a1，将导体间区域10a的截面的与基准轴线ax1正交的正交方向(t轴方向)上的尺寸设为第1正交方向尺寸a2。
72.内部导体25a配置于从基体10的上表面10a、下表面10b、第2端面10d分别隔开距离a3a、距离a4a、距离a5a的位置。此外，内部导体25b配置于从基体10的上表面10a、下表面10b、第1端面10c分别隔开距离a3b、距离a4b、距离a5b的位置。在图示的实施方式中，如上所
述，内部导体25a、25b在t轴方向上排列整齐，因此距离a3a与距离a3b相等，距离a4a与距离a4b相等。
73.在本发明的一个或多个实施方式中，内部导体25a在磁性基体10内配置于距离a3a、距离a4a、距离a5a彼此相等的位置。在距离a3a、距离a4a、距离a5a中的任一者比其他距离小的情况下，在内部导体25a的周围的一部分磁阻增加，其结果是，电感器1a的自感会劣化。例如，在距离a3a比距离a4a和距离a5a小的情况下，在内部导体25a与基体10的上表面10a之间的区域中，与基体10的其他区域相比磁阻变大，因此电感器1a的自感劣化。通过使距离a3a、距离a4a、距离a5a彼此相等，能够在内部导体25a的周围以一定的厚度设置磁性基体10，因此能够防止电感器1a的自感的劣化。同样地，内部导体25b在磁性基体10内配置于距离a3b、距离a4b、距离a5b彼此相等的位置。由此，能够防止电感器1b的自感的劣化。
74.在本发明的一个或多个实施方式中，第1正交方向尺寸a2相对于第1基准轴线方向尺寸a1之比(a2/a1)即第1纵横比小于1。通过使导体间区域10a的第1纵横比小于1，能够减小导体间区域10a的磁阻。由此，在内部导体25a中流动的电流变化时产生的磁通容易通过导体间区域10a，相反难以到达内部导体25b，因此能够抑制电感器1a与电感器1b的磁耦合。此外，通过使导体间区域10a的第1纵横比小于1，能够增大内部导体25a与内部导体25b的距离，因此能够延长包围内部导体25a和内部导体25b这两者的磁路的磁路长度。因此，在内部导体25a中流动的电流变化时产生的磁通难以到达内部导体25b，所以能够抑制电感器1a与电感器1b的磁耦合。
75.在阵列型电感器1中，内部导体间的间距由导体间区域10a的第1基准轴线方向尺寸a1表示。在本发明的一个或多个实施方式中，以导体间区域10a的第1基准轴线方向尺寸a1小于通过基准轴线ax1且与基体10的下表面10b垂直的基准平面中的内部导体25a与基体10的表面的最短距离的2倍的方式配置内部导体25a、25b。在图示的实施方式中，距离a3a、距离a4a、距离a5a中的最小距离成为基准平面中的内部导体25a与基体10的表面的最短距离。在距离a3a、距离a4a和距离a5a彼此相等的情况下，以导体间区域10a的第1基准轴线方向尺寸a1小于内部导体25a与例如基体10的上表面10a之间的距离a3a的2倍的方式配置内部导体25a、25b。由此，能够使阵列型电感器1的基准轴线方向上的尺寸小型化，减少安装面积。在现有的阵列型电感器中，为了高效地提高各电感器的自感，在各内部导体的周围以一定的厚度设置磁性基体。当在各内部导体的周围以一定的厚度设置磁性基体时，相邻的内部导体间的间隔(即，位于相邻的内部导体间的导体间区域的基准轴线方向的尺寸)成为基准平面中的内部导体与基体的表面之间的最短距离(例如，内部导体与基体的上表面之间的距离)的2倍。另外，在现有的阵列型电感器中，为了抑制磁耦合，使相邻的内部导体间的间隔比内部导体与基体的表面之间的最短距离的2倍大。与此相对，在阵列型电感器1中，通过使导体间区域10a的第1纵横比小于1，从而抑制电感器1a与电感器1b之间的磁耦合，因此能够使内部导体25a与内部导体25b之间的间距(即，导体间区域10a的第1基准轴线方向尺寸a1)小于基准平面中的内部导体与基体的表面之间的最短距离(例如，与上表面之间的距离a3a)的2倍。
76.在本发明的一个或多个实施方式中，以导体间区域10a的第1基准轴线方向尺寸a1为内部导体25a与基体10的上表面10a之间的距离a3a的1倍以上的方式配置内部导体25a、25b。由此，导体间区域10a中的磁阻比其他区域高，能够防止电感器1a、1b的自感降低。
77.在阵列型电感器包括3个以上的内部导体的情况下，该磁性基体10能够具有2个以上的导体间区域。关于上述的导体间区域10a的说明能够分别适用于阵列型电感器1所具有的2个以上的导体间区域。
78.接着，主要参照图4，对阵列型电感器所包括的内部导体的形状进行说明。图4是将图3所示的内部导体25a、25b的截面放大表示的放大截面图。如图所示，将内部导体25a的截面的基准轴线方向上的尺寸设为b1a，将该截面的与基准轴线方向垂直的方向上的尺寸设为b2a，将内部导体25b的截面的基准轴线方向上的尺寸设为b1b，将该截面的与基准轴线方向垂直的方向上的尺寸设为b2b。如上所述，内部导体25a和内部导体25b具有相同的形状，因此尺寸b1a和尺寸b1b彼此相等，尺寸b2a和尺寸b2b彼此相等。在本说明书中，在不需要相互区分尺寸b1a和尺寸b1b的情况下，将尺寸b1a和尺寸b1b统称为尺寸b1，将尺寸b2a和尺寸b2b统称为尺寸b2。
79.将尺寸b2相对于尺寸b1之比(b2/b1)设为第2纵横比。在本发明的一个或多个实施方式中，第2纵横比(b2/b1)为第1纵横比(a2/a1)以上。第2纵横比例如可以为0.5～1.5的范围。通过以成为接近1的值(例如，0.5～1.5的范围)的方式决定内部导体25a、25b的形状，能够得到具有高自感的电感器1a、1b。
80.接着，参照图5至图11，对能够应用本发明的其他实施方式的阵列型电感器进行说明。
81.首先，参照图5和图6，对本发明的一个或多个实施方式的阵列型电感器101进行说明。图5是阵列型电感器101的立体图，图6是示意性地表示用通过基准线ax1且与基体10的下表面10b垂直的平面(即，基准平面)切断的阵列型电感器101的截面的截面图。图5和图6所示的阵列型电感器101与阵列型电感器1的不同点在于，分别具有内部导体125a、125b来代替内部导体25a、25b，分别具有外部电极121a、122a、121b、122b来代替外部电极21a、22a、21b、22b。在以下的说明中，在阵列型电感器101中，对于与阵列型电感器1的共同点省略说明。
82.在图示的实施方式中，外部电极121a、122a、121b、122b均设置于基体10的第2主面10b。外部电极121a、122a、121b、122b的形状不限于图示的形状。例如，外部电极121a、121b除了第2主面10b以外，也可以以与第1侧面10e接触的方式设置于基体10，外部电极122a、122b除了第2主面10b以外，也可以以与第2侧面10f接触的方式设置于基体10。
83.在图示的实施方式中，内部导体125a以连接外部电极121a和外部电极122a的方式设置在基体10内。内部导体125a具有第1部分125a1、第2部分125a2和第3部分125a3。第1部分125a1在一端与外部电极121a连接并在相对于t轴倾斜的方向上延伸，第2部分125a2在一端与外部电极122a连接并在相对于t轴倾斜的方向上延伸。第3部分125a3在w轴方向上延伸，将第1部分125a1的另一端与第2部分125a2的另一端连接。
84.在图示的实施方式中，内部导体125b以连接外部电极121b和外部电极122b的方式设置在基体10内，具有与内部导体125a相同的形状。具体而言，内部导体125b具有第1部分125b1、第2部分125b2和第3部分125b3。第1部分121b1在一端与外部电极121b连接并在相对于t轴倾斜的方向上延伸，第2部分125b2在一端与外部电极122b连接并在相对于t轴倾斜的方向上延伸。第3部分125b3在w轴方向上延伸，将第1部分121b1的另一端与第2部分121b2的另一端连接。
85.内部导体125a在俯视时(在从t轴观察的视角下)从外部电极121a向第2外部电极122a呈直线状延伸。内部导体125b在俯视时(在从t轴观察的视角下)从外部电极121b向第2外部电极122b呈直线状延伸。这样，内部导体125a、125b不具有俯视时在基体10内彼此相对地配置的部分。内部导体125a、125b不具有俯视时在基体10内彼此相对地配置的部分，由此与包括具有俯视时彼此相对的部分的内部导体的现有电感器相比，能够不改变基体10的体积电阻率而提高绝缘可靠性(耐电压)。
86.基体10具有导体间区域110a。导体间区域110a是指基体10中的、位于内部导体125a与内部导体125b之间且从沿着基准轴线ax1的基准轴线方向观察时(即，从l轴方向观察时)与内部导体125a和内部导体125b这两者重叠的区域。将沿着基准轴线ax1的基准轴线方向(l轴方向)上的导体间区域110a的截面的尺寸设为第1基准轴线方向尺寸a11，将与基准轴线ax1正交的正交方向(t轴方向)上的导体间区域110a的截面的尺寸设为第1正交方向尺寸a12。导体间区域110a的截面是指用通过基准轴线ax1且与下表面10b垂直的平面切断的导体间区域110a的截面。
87.内部导体125a的第3部分125a3配置于从基体10的上表面10a、下表面10b、第2端面10d分别隔开距离a13a、距离a14a、距离a15a的位置。距离a13a、距离a14a、距离a15a可以彼此相等。此外，内部导体125b的第3部分125b3配置于从基体10的上表面10a、下表面10b、第1端面10c分别隔开距离a13b、距离a14b、距离a15b的位置。距离a13b、距离a14b、距离a15b可以彼此相等。
88.在阵列型电感器101中，将第1正交方向尺寸a12相对于第1基准轴线方向尺寸a11之比(a12/a11)设为导体间区域110a的第1纵横比。在本发明的一个或多个实施方式中，导体间区域110a的第1纵横比(a12/a11)小于1。由此，在内部导体125a中流动的电流变化时产生的磁通难以到达内部导体125b，因此能够抑制阵列型电感器101所包含的各电感器彼此的磁耦合。
89.在本发明的一个或多个实施方式中，导体间区域110a的第1基准轴线方向尺寸a11小于基准平面中的内部导体25a与基体10的表面之间的最短距离的2倍。由此，能够使阵列型电感器101的基准轴线方向上的尺寸小型化，减少安装面积。
90.能够将内部导体125a的第3部分125a3的截面的与基准轴线方向垂直的方向上的尺寸相对于该截面的基准轴线方向上的尺寸之比设为内部导体125a的第2纵横比。同样地，能够将内部导体125b的第3部分125b3的截面的与基准轴线方向垂直的方向上的尺寸相对于该截面的基准轴线方向上的尺寸之比设为内部导体125b的第2纵横比。在本发明的一个或多个实施方式中，内部导体125a的第2纵横比和内部导体125b的第2纵横比分别为阵列型电感器101的导体间区域110a的第1纵横比以上。
91.接着，参照图7和图8，对本发明的一个或多个实施方式的阵列型电感器201进行说明。图7是阵列型电感器201的立体图，图8是示意性地表示用与基体10的下表面10b垂直的平面(即，基准平面)切断的阵列型电感器201的截面的截面图。阵列型电感器201在分别包括内部导体225a、225b来代替内部导体25a、25b这一点上与阵列型电感器1不同。在以下的说明中，在阵列型电感器201中，对于与阵列型电感器1的共同点省略说明。
92.内部导体225a绕沿着t轴方向延伸的线圈轴axa卷绕成螺旋状，内部导体225b绕沿着t轴方向延伸的线圈轴axb卷绕成螺旋状。
93.基体10具有导体间区域210a。导体间区域210a是指基体10中的、位于内部导体225a与内部导体225b之间且从沿着基准轴线ax1的基准轴线方向观察时(即，从l轴方向观察时)与内部导体225a和内部导体225b这两者重叠的区域。将沿着基准轴线ax1的基准轴线方向(l轴方向)上的导体间区域210a的截面的尺寸设为第1基准轴线方向尺寸a21，将与基准轴线ax1正交的正交方向(t轴方向)上的导体间区域210a的截面的尺寸设为第1正交方向尺寸a22。导体间区域210a的截面是指用通过基准轴线ax1且与下表面10b垂直的平面切断的导体间区域210a的截面。
94.内部导体225a配置于从基体10的上表面10a、下表面10b、第2端面10d分别隔开距离a23a、距离a24a、距离a25a的位置。距离a23a、距离a24a、距离a25a可以彼此相等。此外，内部导体225b配置于从基体10的上表面10a、下表面10b、第1端面10c分别隔开距离a23b、距离a24b、距离a25b的位置。距离a23b、距离a24b、距离a25b可以彼此相等。
95.在阵列型电感器201中，将第1正交方向尺寸a22相对于第1基准轴线方向尺寸a21之比(a22/a21)设为导体间区域210a的第1纵横比。在本发明的一个或多个实施方式中，导体间区域210a的第1纵横比(a22/a21)小于1。由此，在内部导体225a中流动的电流变化时产生的磁通难以到达内部导体225b，因此能够抑制阵列型电感器201所包含的各电感器彼此的磁耦合。
96.在本发明的一个或多个实施方式中，导体间区域210a的第1基准轴线方向尺寸a21小于基准平面中的内部导体225a与基体10的表面之间的最短距离的2倍。由此，能够使阵列型电感器201的基准轴线方向上的尺寸小型化，减少安装面积。
97.接着，参照图9和图10，对本发明的一个或多个实施方式的阵列型电感器301进行说明。图9是阵列型电感器301的立体图，图10是示意性地表示用与基体10的下表面10b垂直的平面(即，基准平面)切断的阵列型电感器301的截面的截面图。阵列型电感器301在分别包括内部导体325a、325b来代替内部导体25a、25b这一点上与阵列型电感器1不同。在以下的说明中，在阵列型电感器301中，对于与阵列型电感器1的共同点省略说明。
98.在图示的实施方式中，内部导体325a具有在绕基准轴线ax1的周向上延伸的环绕图案326a1、326a2。环绕图案326a1与环绕图案326a2通过通孔va连接。内部导体325b具有在绕基准轴线ax1的周向上延伸的环绕图案326b1、326b2。环绕图案326b1与环绕图案326b2由通孔vb连接。
99.基体10具有导体间区域310a。导体间区域310a是指基体10中的、位于内部导体325a与内部导体325b之间且从沿着基准轴线ax1的基准轴线方向观察时(即，从l轴方向观察时)与内部导体325a和内部导体325b这两者重叠的区域。将沿着基准轴线ax1的基准轴线方向(l轴方向)上的导体间区域310a的截面的尺寸设为第1基准轴线方向尺寸a31，将与基准轴线ax1正交的正交方向(t轴方向)上的导体间区域310a的截面的尺寸设为第1正交方向尺寸a32。导体间区域310a的截面是指用通过基准轴线ax1且与下表面10b垂直的平面切断的导体间区域310a的截面。
100.内部导体325a配置于从基体10的上表面10a、下表面10b、第2端面10d分别隔开距离a33a、距离a34a、距离a35a的位置。距离a33a、距离a34a、距离a35a可以彼此相等。此外，内部导体325b配置于从基体10的上表面10a、下表面10b、第1端面10c分别隔开距离a33b、距离a34b、距离a35b的位置。距离a33b、距离a34b、距离a35b可以彼此相等。
101.在阵列型电感器301中，将第1正交方向尺寸a32相对于第1基准轴线方向尺寸a31之比(a32/a31)设为导体间区域310a的第1纵横比。在本发明的一个或多个实施方式中，阵列型电感器301的第1纵横比(a32/a31)小于1。由此，在内部导体325a中流动的电流变化时产生的磁通难以到达内部导体325b，因此能够抑制阵列型电感器301所包含的各电感器彼此的磁耦合。
102.在本发明的一个或多个实施方式中，导体间区域310a的第1基准轴线方向尺寸a31小于基准平面中的内部导体325a与基体10的表面之间的最短距离的2倍。由此，能够使阵列型电感器301的基准轴线方向上的尺寸小型化，减少安装面积。
103.能够将内部导体325a的截面的与基准轴线方向垂直的方向上的尺寸b32相对于该截面的基准轴线方向上的尺寸b31之比设为内部导体325a的第2纵横比。在本发明的一个或多个实施方式中，内部导体325a的第2纵横比为导体间区域310a的第1纵横比以上。同样地，能够将内部导体325b的截面的与基准轴线方向垂直的方向上的尺寸相对于该截面的基准轴线方向上的尺寸之比设为内部导体325b的第2纵横比。内部导体325b的第2纵横比也能够为导体间区域310a的第1纵横比以上。
104.接着，参照图11，对本发明的一个或多个实施方式的阵列型电感器401进行说明。图11是示意性地表示用与基体10的下表面10b垂直的平面(即，基准平面)切断的阵列型电感器401的截面的截面图。阵列型电感器401的基体10中的内部导体25a、25b的配置与阵列型电感器1不同。在以下的说明中，在阵列型电感器401中，对于与阵列型电感器1的共同点省略说明。
105.如图所示，内部导体25a配置于从基体10的上表面10a、下表面10b、第2端面10d分别隔开距离a43a、距离a44a、距离a45a的位置。内部导体25a配置于比基体10的下表面10b更靠近上表面10a的位置。因此，距离a44a大于距离a43a。
106.内部导体25b配置于从基体10的上表面10a、下表面10b、第2端面10d分别隔开距离a43b、距离a44b、距离a45b的位置。内部导体25b配置于比基体10的上表面10a更靠近下表面10b的位置。因此，距离a43b比距离a44b大。此外，内部导体25a与基体10的上表面的距离a43a比内部导体25b与基体10的上表面的距离a43b小。
107.基体10具有导体间区域410a。导体间区域410a是指基体10中的、位于内部导体25a与内部导体25b之间且从沿着基准轴线ax1的基准轴线方向观察时(即，从l轴方向观察时)与内部导体25a和内部导体25b这两者重叠的区域。将沿着基准轴线ax1的基准轴线方向(l轴方向)上的导体间区域410a的截面的尺寸设为第1基准轴线方向尺寸a41，将与基准轴线ax1正交的正交方向(t轴方向)上的导体间区域410a的截面的尺寸设为第1正交方向尺寸a42。导体间区域410a的截面是指用通过基准轴线ax1且与下表面10b垂直的平面(即，基准平面)切断的导体间区域410a的截面。在阵列型电感器1中，导体间区域10a的第1正交方向尺寸a2和内部导体25a的与基准轴线方向垂直的方向上的尺寸b2相等，但在阵列型电感器401中，由于内部导体25b配置于比内部导体25a向t轴方向的负侧移位了移位尺寸的位置，因此导体间区域410a的第1正交方向尺寸a42比内部导体25a的与基准轴线方向垂直的方向上的尺寸b2小。移位尺寸为a43b－a43a，因此导体间区域410a的第1正交方向尺寸a42比内部导体25a的与基准轴线方向垂直的方向上的尺寸b2小(a43b－a43a)。
108.在阵列型电感器401中，将第1正交方向尺寸a42相对于第1基准轴线方向尺寸a41
之比(a42/a41)设为导体间区域410a的第1纵横比。在本发明的一个或多个实施方式中，导体间区域410a的第1纵横比(a42/a41)小于1。由此，在内部导体25a中流动的电流变化时产生的磁通难以到达内部导体25b，因此能够抑制阵列型电感器401所包含的各电感器彼此的磁耦合。
109.在本发明的一个或多个实施方式中，导体间区域410a的第1基准轴线方向尺寸a41在基准平面中小于内部导体25a与基体10的表面之间的最短距离的2倍。由此，能够使阵列型电感器401的基准轴线方向上的尺寸小型化，减少安装面积。在阵列型电感器401中，内部导体25a配置于比基体10的t轴方向上的中心更靠近基体10的上表面10a的位置。因此，内部导体25a与基体10的上表面10a的距离a43a，比内部导体25a与基体10的下表面10b的距离a44a小。导体间区域410a的第1基准轴线方向尺寸a41以该距离a43a和距离a44a中较小的距离a43a为基准，小于该距离a43a的2倍。因此，与内部导体25a配置于基体10的t轴方向上的中心的实施方式相比，能够进一步减小内部导体25a与内部导体25b的距离，所以阵列型电感器的基准轴线方向上的尺寸能够进一步小型化。在阵列型电感器401中，即使使内部导体25a与内部导体25b的距离小于距离a43a的2倍，由于内部导体25b配置于在t轴方向上从内部导体25a移位了移位尺寸的位置，因此绕内部导体25a和内部导体25b这两者的磁路的磁路长度也会以该移位尺寸的量变长。因此，在阵列型电感器401中，即使内部导体25a与内部导体25b的距离变小，由于t轴方向上的内部导体25a的位置与内部导体25b的位置错开，因此也能够抑制内部导体25a与内部导体25b的磁耦合。
110.本发明人进行了模拟，对阵列型电感器1、401分别比较了第1纵横比相对于第2纵横比之比和耦合系数。关于阵列型电感器1，在模拟器中，设定导体间区域10a的第1基准轴线方向尺寸a1、第1正交方向尺寸a2以及内部导体25a、25b的尺寸b1、尺寸b2为表1所示的值的样品编号s11～s14这4种阵列型电感器，计算出该4种阵列型电感器的内部导体25a的自感和内部导体25a、25b间的互感。然后，基于该自感和互感计算出内部导体25a、25b间的耦合系数k。各阵列型电感器计算出的自感(l)、互感(m)和耦合系数如表2所示。在表1中还记载了第1纵横比ar1、第2纵横比ar2以及第1纵横比相对于第2纵横比之比即比r1。
111.表1
[0112][0113]
表2
[0114]
#l[nh]m[nh]k＝m/ls119.430.650.069s1211.000.880.080s1311.131.020.092s1410.001.260.126
[0115]
关于阵列型电感器401，在模拟器中，设定导体间区域10a的第1基准轴线方向尺寸a41、第1正交方向尺寸a42以及内部导体25a、25b的尺寸b1、尺寸b2为表3所示的值的样品编号s21～s28这8种阵列型电感器，计算出该8种阵列型电感器的内部导体25a的自感和内部导体25a、25b间的互感。然后，基于该自感和互感计算出内部导体25a、25b间的耦合系数k。各阵列型电感器计算出的自感(l)、互感(m)和耦合系数如表4所示。在表3中还记载了第1纵横比ar1、第2纵横比ar2、第1纵横比相对于第2纵横比之比即比r1、以及尺寸b2与尺寸a2之差即移位尺寸z。如图11所示，内部导体25b配置于相对于内部导体25a在t轴方向上移位了的位置。移位尺寸z表示内部导体25b相对于内部导体25a在t轴方向上移位的移位尺寸。
[0116]
表3
[0117][0118]
表4
[0119]
#l[nh]m[nh]k＝m/ls219.420.600.064s228.470.530.063s2311.000.830.075s2411.000.670.061s2510.440.610.058s2611.130.970.087s2711.130.810.073s289.711.030.106
[0120]
图12是表示针对样品s11～s14和s21～s28中的每一者模拟电感特性而得到的结果的坐标图。图12中，横轴表示第1纵横比ar1相对于第2纵横比ar2之比即比r1，纵轴表示耦合系数k。在图12中，p11～p14和p21～p28分别是将针对通过上述模拟得到的样品s11～s14和s21～s28计算出的耦合系数进行绘制而得到的，c1是基于p11～p14和p21～p28的近似曲线。
[0121]
如图12的坐标图所示，对于所有样本，耦合系数为0.2以下。另外，根据该模拟结果，发现了第1纵横比相对于第2纵横比之比即比r1越小，耦合系数越降低的倾向。特别是，当比r1小于0.75时，能够使耦合系数为0.1以下。这样，通过以比r1小于0.75的方式决定尺寸a1、a2、b1、b2，能够使阵列型电感器1、401所包括的内部导体25a、25b间的耦合系数小于0.1。
[0122]
接着，对本发明的一个实施方式的阵列型电感器1的例示性的制造方法进行说明。为了说明该制造方法，适当参照图2。在本发明的一个或多个实施方式中，阵列型电感器1通过层叠磁性体片的片层叠法来制作。在通过片层叠法制作阵列型电感器1的情况下，首先准备磁性体片。磁性体片例如利用将软磁性材料构成的金属磁性颗粒和树脂混揉而得到的浆料，使用刮刀式片成型机等各种片成型机来制作。作为与金属磁性颗粒混揉的树脂，例如可以使用聚乙烯醇缩丁醛(pvb)树脂、环氧树脂等绝缘性优异的树脂。
[0123]
磁性体片被切断成规定的形状。接着，在切断成规定形状的磁性体片，通过丝网印刷等公知的方法涂敷导体糊料，由此形成在烧制后分别成为内部导体25a和内部导体25b的多个未烧制导体图案。该导体糊料例如通过将ag、cu或它们的合金和树脂混揉而得到。
[0124]
如以上那样，通过将形成有未烧制导体图案和未烧制过孔的磁性体片与没有形成导体的磁性体片层叠而得到母层叠体。能够利用没有形成导体的磁性体片来调整内部导体25a与内部导体25b的间隔。
[0125]
接着，使用裁切机或激光加工机等切割机将母层叠体形成为单片，由此得到片层叠体。
[0126]
接着，对该片层叠体在600℃～850℃下进行20分钟～120分钟的加热处理。通过该加热处理，片层叠体被脱脂，磁性体片和导体糊料被烧制，得到在内部包含内部导体25a、25b的基体10。在磁性体片包含热固化性树脂的情况下，也可以通过在更低的温度下对片层叠体进行加热处理来使该热固化性树脂固化。该固化的树脂成为使磁性体片所包含的金属磁性颗粒彼此粘合的粘合材料。低温下的加热处理例如在100℃～200℃的范围的温度下进行20分钟～120分钟程度。
[0127]
接着，通过在加热处理后的片层叠体(即，基体10)的表面涂敷导体糊料，形成外部电极21a、22a、21b、22b。通过以上的工序，得到阵列型电感器1。阵列型电感器101、201、301也能够通过与阵列型电感器1同样的制造方法来制造。
[0128]
在上述的制造方法中，能够省略该工序的一部分、追加未明确说明的工序和/或调换工序的顺序，进行了这样的省略、追加、顺序变更的处理流程只要不脱离本发明的主旨就包含在本发明的范围内。
[0129]
阵列型电感器1的制造方法不限于上述方法。阵列型电感器1也可以通过片材层叠法以外的层叠法(例如印刷层叠法)、薄膜工艺、压缩成型工艺或者上述以外的公知的方法来制作。
[0130]
在本说明书中说明的各构成要素的尺寸、材料和配置并不限定于在实施方式中明确说明的内容，该各构成要素能够变形为具有能够包含于本发明的范围的任意的尺寸、材料和配置。另外，既能够将在本说明书中未明确说明的构成要素附加于所说明的实施方式，也能够省略在各实施方式中说明的构成要素的一部分。
[0131]
既能够将在本说明书中未明确说明的构成要素附加于上述的各实施方式，也能够省略在各实施方式中说明的构成要素的一部分。
[0132]
本说明书等中的“第1”、“第2”、“第3”等表述是为了识别构成要素而附加的，未必限定数量、顺序或其内容。另外，用于识别构成要素的编号按各上下文使用，在一个上下文中使用的编号不一定在其他上下文中表示相同的构成。另外，由某编号识别出的构成要素也不妨碍兼具由其他编号识别的构成要素的功能。