一种具有双沟道二极管的沟槽栅SiCMOSFET器件及其制备方法与流程

一种具有双沟道二极管的沟槽栅sic mosfet器件及其制备方法
技术领域
1.本发明属于功率半导体器件技术领域，具体涉及一种具有双沟道二极管的沟槽栅sic mosfet器件及其制备方法。


背景技术：

2.sic mosfet常用作开关器件，为防止开关过程中电流突变，产生过高的电压尖峰损坏sic mosfet器件，需要反向并联一个续流二极管。由于sic材料的禁带宽度较宽（约为3.26ev），其体二极管的开启电压较高（室温下约为2.5v~3v），如果直接采用器件自身的寄生体二极管作为续流二极管，会造成系统额外的功率损耗，并且体二极管开启后，由于sic材料的双极退化效应，会对器件长期可靠性造成影响。如果直接采用外接二极管作为续流二极管的方式，会给系统带来额外的寄生电容以及杂散电感，增加系统的功率损耗，制约sic mosfet器件的高频化和小型化，同时增加额外的成本。
3.现有技术下，往往会在器件内部集成肖特基二极管，作为续流二极管，但是肖特基二极管的抗浪涌性能较差。


技术实现要素：

4.本发明要解决的技术问题在于克服现有技术为防止sic mosfet器件开关过程中电流突变，产生过高的电压尖峰损坏器件，而在器件内部集成肖特基二极管，作为续流二极管，但是肖特基二极管的抗浪涌性能较差的缺陷，从而提供一种具有双沟道二极管的沟槽栅sic mosfet器件及其制备方法。
5.一种具有双沟道二极管的沟槽栅sic mosfet器件，包括：漏极金属、n型重掺杂的漏区、n型的漂移区、第一p型区、p型的基区、n型重掺杂的第一源区、源极金属、第二p型区、n型重掺杂的第二源区、p型重掺杂的欧姆接触区、栅介质层、第一介质层、第二沟道二极管栅氧化层、栅极多晶硅、第二源极多晶硅、第一沟道二极管栅氧化层、第一源极多晶硅、第二介质层；所述漏区位于所述漏极金属上侧；所述漂移区位于所述漏区上侧；所述第二p型区位于所述漂移区上侧中间；所述欧姆接触区位于所述第二p型区上侧中间，并且左侧连接第二源区；栅沟槽位于所述第二p型区左侧，所述栅极多晶硅和第二源极多晶硅分别位于所述栅沟槽内左右并且之间设置有第一介质层，所述栅极多晶硅的左侧和下侧覆盖有栅介质层，所述第二源极多晶硅的右侧和下侧覆盖有第二沟道二极管栅氧化层；所述第二沟道二极管栅氧化层的右侧上方与所述第二源区接触，右侧下方和下侧右方与所述第二p型区接触；源沟槽位于所述漂移区的上方左侧，内填充有第一源极多晶硅，且在右侧设有第
一沟道二极管栅氧化层，下侧设有第一p型区；所述第一源区位于所述源沟槽和栅沟槽之间；所述基区位于所述第一源区下侧并与之接触；并且所述第一源区和所述基区的左侧与所述第一沟道二极管栅氧化层右侧接触，右侧与所述栅介质层左侧接触；所述第二介质层覆盖所述栅沟槽的上侧，同时在左右两侧覆盖部分第一源区和部分第二源区上侧，并且在所述第二源极多晶硅上侧留出部分空隙；所述源极金属覆盖器件上表面，连接所述第一源区、所述第二源区、所述第二源极多晶硅、第一源极多晶硅和所述欧姆接触区。
6.进一步的，所述栅沟槽深度为0.4um-4um，宽度为0.8um-3um。
7.进一步的，所述栅介质层厚度为40nm-120nm。
8.进一步的，所述源沟槽深度为0.5um-4um，宽度为0.5um-1um。
9.进一步的，所述第一沟道二极管栅氧化层和第二沟道二极管栅氧化层的厚度为5nm-40nm。
10.进一步的，所述基区掺杂浓度低于所述第二p型区掺杂浓度。
11.一种具有双沟道二极管的沟槽栅sic mosfet器件的制备方法，包括以下步骤：步骤s1：在n型的sic衬底上外延生长n型的漂移区；步骤s2：在漂移区上采用第一硬掩模作为阻挡层，离子注入形成第二p型区和第一p型区，去除第一硬掩模，进行离子注入形成基区；采用第二硬掩模作为阻挡层，离子注入形成欧姆接触区，去除第二硬掩模；采用第三硬掩模作为阻挡层，离子注入形成第一源区，去除第三硬掩模；退火处理，激活第一p型区、第二p型区、基区、欧姆接触区和第一源区；步骤s3：光刻并刻蚀部分第一源区、基区和第二p型区，形成源沟槽和栅沟槽，并在所述源沟槽和栅沟槽内热生长形成第二沟道二极管栅氧化层和第一沟道二极管栅氧化层；步骤s4：在栅沟槽和源沟槽内分别淀积第二源极多晶硅和第一源极多晶硅并刻蚀；步骤s5：光刻并刻蚀部分第二源极多晶硅，然后热生长栅介质层和第一介质层；步骤s6：淀积多晶硅形成栅极多晶硅并刻蚀；步骤s7：淀积第二介质层，刻蚀孔区域，淀积源极金属；背面减薄，背金形成漏极金属。
12.有益效果：1.本发明通过第二源极多晶硅与第二沟道二极管氧化层、第二p型区和第二源区配合设置形成第二沟道二极管；通过源沟槽与第一沟道二极管栅氧化层、基区和第一源区配合设置形成第一沟道二极管；由于第一沟道二极管和第二沟道二极管的开启电压不同，在二极管电流较低时，其中一个二极管导通；在二极管电流较高时，第一沟道二极管和第二沟道二极管都导通；双沟道二极管的设置在为sic mosfet器件提供反向并联续流二极管的同时，能够有效提高二极管的抗浪涌性能，并且有效避免了寄生pn结二极管导通，防止发生双极退化效应。同时本器件结构的栅极沟道密度低，因此有较高的短路能力。
13.2.本发明通过第二p型区半包围第二源极多晶硅的设置，在器件反向阻断时，能够有效抑制第二源极多晶硅附近氧化层中高电场，防止氧化层被提前击穿，提高器件氧化层的可靠性。
14.3.本发明通过基区掺杂浓度低于所述第二p型区掺杂浓度的设置，使基区结深比第二p型区小，从而第一沟道二极管的开启电压低于第二沟道二极管，确保了器件的抗浪涌能力。
附图说明
15.图1为本发明整体结构示意图；图2为本发明制备方法步骤s2的示意图；图3为本发明制备方法步骤s3的示意图；图4为本发明制备方法步骤s4的示意图；图5为本发明制备方法步骤s5的示意图；图6为本发明制备方法步骤s6的示意图；图7为本发明制备方法步骤s7的示意图。
16.附图标记：1、漏极金属；2、漏区；3、漂移区；4、第一p型区；5、基区；6、第一源区；7、源极金属；8、第二p型区；9、第二源区；10、欧姆接触区；11、栅介质层；12、第一介质层；13、第二沟道二极管栅氧化层；14、栅极多晶硅；15、第二源极多晶硅；16、第一沟道二极管栅氧化层；17、第一源极多晶硅；18、第二介质层。
具体实施方式
17.为了使本领域的技术人员更好地理解本技术中的技术方案，下面将结合本技术实施例中的附图对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本技术的一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。
18.在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制；术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性；此外，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
19.参照图1所示，一种具有双沟道二极管的沟槽栅sic mosfet器件，包括：漏极金属1、n型重掺杂的漏区2、n型的漂移区3、第一p型区4、p型的基区5、n型重掺杂的第一源区6、源极金属7、第二p型区8、n型重掺杂的第二源区9、p型重掺杂的欧姆接触区10、栅介质层11、第一介质层12、第二沟道二极管栅氧化层13、栅极多晶硅14、第二源极多晶硅15、第一沟道二极管栅氧化层16、第一源极多晶硅17、第二介质层18；所述漏区2位于所述漏极金属1上侧；所述漂移区3位于所述漏区2上侧；
所述第二p型区8位于所述漂移区3上侧中间；所述欧姆接触区10位于所述第二p型区8上侧中间，并且左侧连接第二源区9；栅沟槽位于所述第二p型区8左侧，所述栅极多晶硅14和第二源极多晶硅15分别位于所述栅沟槽内左右并且之间设置有第一介质层12，所述栅极多晶硅14的左侧和下侧覆盖有栅介质层11，所述第二源极多晶硅15的右侧和下侧覆盖有第二沟道二极管栅氧化层13；所述第二沟道二极管栅氧化层13的右侧上方与所述第二源区9接触，右侧下方和下侧右方与所述第二p型区8接触；源沟槽位于所述漂移区3的上方左侧，内填充有第一源极多晶硅17，且在右侧设有第一沟道二极管栅氧化层16，下侧设有第一p型区4；所述第一源区6位于所述源沟槽和栅沟槽之间；所述基区5位于所述第一源区6下侧并与之接触；并且所述第一源区6和所述基区5的左侧与所述第一沟道二极管栅氧化层16右侧接触，右侧与所述栅介质层11左侧接触；所述第二介质层18覆盖所述栅沟槽的上侧，同时在左右两侧覆盖部分第一源区6和部分第二源区9上侧，并且在所述第二源极多晶硅15上侧留出部分空隙；所述源极金属7覆盖器件上表面，连接所述第一源区6、所述第二源区9、所述第二源极多晶硅15、第一源极多晶硅17和所述欧姆接触区10。
20.通过第二源极多晶硅15与第二沟道二极管氧化层、第二p型区8和第二源区9配合设置形成第二沟道二极管；通过源沟槽与第一沟道二极管栅氧化层16、基区5和第一源区6配合设置形成第一沟道二极管；由于第一沟道二极管和第二沟道二极管的开启电压不同，在二极管电流较低时，其中一个二极管导通；在二极管电流较高时，第一沟道二极管和第二沟道二极管都导通；双沟道二极管的设置在为sic mosfet器件提供反向并联续流二极管的同时，能够有效提高二极管的抗浪涌性能，并且有效避免了寄生pn结二极管导通，防止发生双极退化效应。同时本器件结构的栅极沟道密度低，因此有较高的短路能力。
21.并且通过第二p型区8半包围第二源极多晶硅15的设置，在器件反向阻断时，能够有效抑制多晶硅第二源极多晶硅15附近氧化层中高电场，防止氧化层被提前击穿，提高器件氧化层的可靠性。
22.在本发明的一个实施例中，所述栅沟槽深度为0.4um-4um，宽度为0.8um-3um；所述栅介质层11厚度为40nm-120nm；所述源沟槽深度为0.5um-4um，宽度为0.5um-1um；所述第一沟道二极管栅氧化层16和第二沟道二极管栅氧化层13的厚度为5nm-40nm。
23.所述基区5掺杂浓度低于所述第二p型区8掺杂浓度；通过基区5掺杂浓度低于所述第二p型区8掺杂浓度的设置，使基区5结深比第二p型区8小，从而第一沟道二极管的开启电压低于第二沟道二极管，确保了器件的抗浪涌能力。
24.第一沟道二极管的开启电压为0.5v-1.5v，第二沟道二极管的开启电压为1v-2v。
25.一种具有双沟道二极管的沟槽栅sic mosfet器件的制备方法，包括以下步骤：步骤s1：在n型的sic衬底上外延生长n型的漂移区3；步骤s2：参照图2所示，在漂移区3上采用第一硬掩模作为阻挡层，进行2-5次能量为100kev-2mev的al离子注入形成第二p型区8和第一p型区4，去除第一硬掩模，进行2-5次能量为80kev-800kev的al离子注入形成基区5；采用第二硬掩模作为阻挡层，进行2-4次能量为40kev-800kev的al离子注入形成欧姆接触区10，去除第二硬掩模；采用第三硬掩模作
为阻挡层，进行2-4次能量为40kev-500kev的n元素或p元素离子注入形成第一源区6，去除第三硬掩模；在1500
°
c-1800
°
c的氩气环境下高温退火处理，退火时间为10-60分钟激活第一p型区4、第二p型区8、基区5、欧姆接触区10和第一源区6；步骤s3：参照图3所示，光刻并刻蚀部分第一源区6、基区5和第二p型区8，形成源沟槽和栅沟槽，并在所述源沟槽和栅沟槽内热生长形成第二沟道二极管栅氧化层13和第一沟道二极管栅氧化层16；步骤s4：在栅沟槽和源沟槽内分别淀积第二源极多晶硅15和第一源极多晶硅17并刻蚀；步骤s5：参照图5所示，光刻并刻蚀部分第二源极多晶硅15，然后热生长栅介质层11和第一介质层12；步骤s6：参照图6所示，淀积多晶硅形成栅极多晶硅14并刻蚀；步骤s7：参照图7所示，淀积第二介质层18，刻蚀孔区域，淀积源极金属7；背面减薄，背金形成漏极金属1。
26.以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的技术人员来说，在不脱离本发明构思的前提下，还可以做出若干等同替代或明显变型，而且性能或用途相同，都应当视为属于本发明的保护范围之内。