沟槽型MOS器件的制作方法与流程

沟槽型mos器件的制作方法
技术领域
1.本技术涉及半导体制造技术领域，具体涉及一种沟槽型mos器件的制作方法。


背景技术：

2.金属-氧化物半导体场效应晶体管(metal-oxide-semiconductor field-effect transistor，mosfet，本技术中简称为“mos”)器件是应用于模拟电路与数字电路的电子器件。
3.其中，沟槽型mos(trench mos)器件由于具有更低的导通电阻和栅漏电荷密度，从而具有更低的导通和开关损耗，以及更快的开关速度，其通常被作为功率器件(又被称为“电子电力器件”)被广泛应用于消费电子产品、新能源汽车、服务器以及控制设备等领域。在沟槽型mos器件中，屏蔽栅(shield gate trench，sgt)mos器件因其具有电荷耦合效应，在传统的沟型mos器件垂直耗尽基础上引入了水平耗尽，将器件电场由三角形分布改变为近似矩形分布，从而能够获得更高的击穿电压(brake voltage，bv)。
4.图1至图5示出了相关技术提供的一种sgt mos器件的形成示意图。参考图1，其示出了在沟槽表面形成第一氧化层的剖面示意图；参考图2，其示出了形成第二氧化层的剖面示意图；参考图3，其示出了形成多晶硅层的剖面示意图；参考图4，其示出了对多晶硅层进行第一次刻蚀的剖面示意图；参考图5，其示出了对多晶硅层进行第二次刻蚀的剖面示意图。示例性的：
5.如图1所示，衬底110中形成有沟槽101，衬底110和沟槽101的表面形成有第一介质层121，沟槽101周侧的第一介质层121上依次形成有第二介质层130和第三介质层123；如图2所示，形成第四介质层122，第四介质层122覆盖沟槽101和衬底110上方；如图3所示，在第四介质层122上形成多晶硅层140，多晶硅层140填充沟槽101，由于在形成第四介质层122后，沟槽101的开口处较为狭窄(其宽度w1较小)，从而有很大的几率在沟槽101中形成空隙101；如图4和图5所示，由于空隙101的存在，在对多晶硅层140进行刻蚀后，其形貌较差，进而影响了器件的可靠性和良率。


技术实现要素：

6.本技术提供了一种沟槽型mos器件的制作方法，可以解决相关技术中提供的沟槽型mos器件的制作方法容易导致沟槽栅形貌较差的问题，该方法包括：
7.提供一衬底，所述衬底中形成有沟槽，所述衬底和所述沟槽的表面形成有第一介质层，所述沟槽外的第一介质层上依次形成有第二介质层和第三介质层；
8.形成第四介质层，所述第四介质层覆盖所述沟槽和所述衬底上方，所述第四介质层的厚度大于所述第一介质层的厚度；
9.对所述沟槽开口处的第四介质层进行刻蚀修饰以增加所述开口的宽度；
10.在所述沟槽中形成多晶硅层，所述多晶硅层的高度低于所述开口。
11.在一些实施例中，所述对所述沟槽开口处的第四介质层进行刻蚀修饰以增加所述
开口的宽度，包括：
12.涂布光阻，所述光阻填充所述沟槽；
13.进行刻蚀，去除所述沟槽外的光阻；
14.进行刻蚀，对所述沟槽开口处的第四介质层进行修饰。
15.在一些实施例中，所述在所述沟槽中形成多晶硅层，包括：
16.通过cvd工艺沉积形成多晶硅层，所述多晶硅层填充所述沟槽；
17.进行刻蚀，去除所述沟槽外的多晶硅层；
18.进行刻蚀，去除所述沟槽内预定深度的多晶硅层。
19.在一些实施例中，所述第一介质层、所述第三介质层和所述第四介质层为氧化层。
20.在一些实施例中，所述第一介质层是通过热氧化工艺形成的。
21.在一些实施例中，所述形成第四介质层，包括：
22.通过cvd工艺沉积硅氧化物形成所述第四介质层。
23.在一些实施例中，所述第二介质层为氮化层。
24.本技术技术方案，至少包括如下优点：
25.通过在沟槽型mos器件的制作过程中，在沟槽和晶圆上形成较厚的介质层后，对沟槽开口处的介质层进行刻蚀修饰以增加开口的宽度，从而降低了后续多晶硅在填充沟槽后产生空隙的几率，提高了器件的可靠性和良率。
附图说明
26.为了更清楚地说明本技术具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本技术的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
27.图1至图5是相关技术提供的一种sgt mos器件的形成示意图；
28.图6是本技术一个示例性实施例提供的沟槽型mos器件的制作方法的流程图；
29.图7至图15是本技术一个示例性实施例提供的沟槽型mos器件的形成示意图。
具体实施方式
30.下面将结合附图，对本技术中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本技术的一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本技术保护的范围。
31.在本技术的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本技术的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
32.在本技术的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可
以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本技术中的具体含义。
33.此外，下面所描述的本技术不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
34.参考图6，其示出了本技术一个示例性实施例提供的沟槽型mos器件的制作方法的流程图，如图6所示，该方法包括：
35.步骤s1，提供一衬底，衬底中形成有沟槽，衬底和沟槽的表面形成有第一介质层，沟槽外的第一介质层上依次形成有第二介质层和第三介质层。
36.参考图7，其示出了在形成第四介质层前的剖面示意图。示例性的，如图7所示，衬底310中形成有沟槽301，衬底310和沟槽301的表面形成有第一介质层321，沟槽301外的第一介质层321上依次形成有第二介质层330和第三介质层323。其中，第一介质层321和第三介质层323为氧化层(例如，硅氧化物层)，第二介质层330为氮化层(例如，硅氮化层)。第一介质层321是通过热氧化(thermal oxidation)工艺形成的。
37.步骤s2，形成第四介质层，第四介质层覆盖沟槽和衬底上方，第四介质层的厚度大于第一介质层的厚度。
38.参考图8，其示出了形成第四介质层的剖面示意图。示例性的，可通过化学气相沉积(chemical vapor deposition，cvd)沉积硅氧化物形成第四介质层322，第四介质层322的厚度大于第一介质层321的厚度。
39.步骤s3，对沟槽开口处的第四介质层进行刻蚀修饰以增加开口的宽度。
40.示例性的，步骤s3包括但不限于：涂布光阻，光阻填充沟槽；进行刻蚀，去除沟槽外的光阻；进行刻蚀，对沟槽开口处的第四介质层进行修饰。
41.参考图9，其示出了涂布光阻后的剖面示意图；参考图10，其示出了去除沟槽外的光阻的剖面示意图；参考图11，其示出了对沟槽开口处的第四介质层进行修饰的剖面示意图；参考图12，其示出了去除光阻后的剖面示意图。
42.示例性的，如图9至图12所示，涂布光阻400后，光阻400填充沟槽301，通过刻蚀去除沟槽301外的光阻300，进一步刻蚀，对沟槽301开口处的第四介质层322进行修饰，增加了沟槽301的开口的宽度，可通过灰化(ashing)工艺去除光阻400。
43.步骤s4，在沟槽中形成多晶硅层，多晶硅层的高度低于开口。
44.示例性的，步骤s4包括但不限于：通过cvd工艺沉积形成多晶硅层，多晶硅层填充沟槽；进行刻蚀，去除沟槽外的多晶硅层；进行刻蚀，去除沟槽内预定深度的多晶硅层。
45.参考图13，其示出了沉积形成多晶硅层的剖面示意图；参考图14，其示出了对沟槽外的多晶硅层进行去除的剖面示意图；参考图15，其示出了去除沟槽内预定深度的多晶硅层的剖面示意图。
46.示例性的，如图13至图15所示，可通过cvd工艺沉积形成多晶硅层340，由于沟槽301开口处的第四介质层322进行了刻蚀修饰，因此开口较大，降低了填充在沟槽301中的多晶硅层340出现空隙的几率，通过刻蚀去除沟槽301外的多晶硅层340，通过刻蚀去除沟槽内预定深度的多晶硅层340，剩余的多晶硅层340的高度低于沟槽301的开口。
47.综上所述，本技术实施例中，通过在沟槽型mos器件的制作过程中，在沟槽和晶圆
上形成较厚的介质层后，对沟槽开口处的介质层进行刻蚀修饰以增加开口的宽度，从而降低了后续多晶硅在填充沟槽后产生空隙的几率，提高了器件的可靠性和良率。
48.显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本技术创造的保护范围之中。