本公开涉及半导体制造领域,尤其涉及一种半导体结构及其制造方法。
背景技术:
1、结型晶体管(junction transistor)的源极和漏极的掺杂类型、掺杂浓度与沟道区的掺杂类型、掺杂浓度不一致,这种掺杂突变会导致一系列影响晶体管性能的问题,且由于结型晶体管的沟道区通常具有重掺杂,导致沟道区迁移率降低,栅极对沟道区的控制能力降低。
2、无结晶体管(junction less transistor)的源极、漏极和沟道区具有相同的掺杂类型,能够用来克服结型晶体管掺杂突变的问题。然而,无结晶体管的源极、漏极通常具有重掺杂,导致无结晶体管的漏电流增加,影响晶体管性能。
3、因此,亟需提供一种具有优良性能的晶体管结构。
技术实现思路
1、本公开实施例提供一种半导体结构,包括:
2、源极掺杂区、漏极掺杂区,以及位于所述源极掺杂区和所述漏极掺杂区之间且相邻设置的轻掺杂区和本征区,所述轻掺杂区与所述源极掺杂区相邻,所述本征区与所述漏极掺杂区相邻;其中,
3、所述源极掺杂区、所述漏极掺杂区的掺杂浓度大于所述轻掺杂区的掺杂浓度。
4、在一些实施例中,所述源极掺杂区、所述漏极掺杂区及所述轻掺杂区的掺杂离子类型相同。
5、在一些实施例中,所述源极掺杂区、所述漏极掺杂区的掺杂浓度与所述轻掺杂区的掺杂浓度的比值范围在10至100之间。
6、在一些实施例中,所述源极掺杂区、所述漏极掺杂区及所述轻掺杂区的掺杂浓度的范围在1e19cm-3至1e21cm-3之间。
7、在一些实施例中,所述轻掺杂区靠近所述本征区的区域中的掺杂浓度小于所述轻掺杂区的远离所述本征区的区域中的掺杂浓度。
8、在一些实施例中,所述轻掺杂区包括多个沿第一方向分布的子掺杂区,其中,所述第一方向为从所述源极掺杂区朝向所述漏极掺杂区延伸的方向,沿着所述第一方向,多个所述子掺杂区的掺杂浓度逐渐减小。
9、在一些实施例中,所述轻掺杂区的掺杂浓度沿着第一方向逐渐连续减小,其中,所述第一方向为从所述源极掺杂区朝向所述漏极掺杂区延伸的方向。
10、在一些实施例中,所述半导体结构还包括:栅极层,所述栅极层至少覆盖所述轻掺杂区邻近所述本征区的端部。
11、在一些实施例中,所述轻掺杂区被所述栅极层完全覆盖,且所述轻掺杂区与所述源极掺杂区的界面与所述栅极层邻近所述源极掺杂区的侧壁齐平。
12、在一些实施例中,所述栅极层还覆盖所述本征区邻近所述轻掺杂区的端部。
13、在一些实施例中,所述轻掺杂区被所述栅极层覆盖的部分的长度与所述本征区被所述栅极层覆盖的部分的长度的比值大于0.6。
14、在一些实施例中,所述轻掺杂区与所述本征区之间的界面与所述栅极层邻近所述漏极掺杂区的侧壁齐平。
15、本公开实施例还提供一种半导体结构的制造方法,包括:
16、提供本征半导体层;
17、掺杂所述本征半导体层以在所述本征半导体层的两端分别形成源极掺杂区、漏极掺杂区,在所述源极掺杂区和所述漏极掺杂区之间形成相邻设置的轻掺杂区和本征区,所述轻掺杂区与所述源极掺杂区相邻,所述本征区与漏极掺杂区相邻;其中,
18、所述源极掺杂区、所述漏极掺杂区的掺杂浓度大于所述轻掺杂区的掺杂浓度。
19、在一些实施例中,所述本征半导体层包括相邻设置的第一区段和第二区段;对所述第一区段执行第一掺杂工艺;对所述第一区段远离所述第二区段的端部和所述第二区段远离所述第一区段的端部执行第二掺杂工艺;其中,所述第一区段被执行所述第二掺杂工艺的部分定义为所述源极掺杂区,未被执行所述第二掺杂工艺的部分定义为所述轻掺杂区;所述第二区段被执行所述第二掺杂工艺的部分定义为所述漏极掺杂区,未被执行所述第二掺杂工艺的部分定义为所述本征区。
20、在一些实施例中,在对所述第一区段远离所述第二区段的端部和所述第二区段远离所述第一区段的端部执行第二掺杂工艺之前,所述方法还包括:
21、形成栅极层,所述栅极层至少覆盖所述第一区段邻近所述第二区段的端部。
22、本公开实施例提供的半导体结构及其制造方法,其中,所述半导体结构包括:源极掺杂区、漏极掺杂区,以及位于所述源极掺杂区和所述漏极掺杂区之间且相邻设置的轻掺杂区和本征区,所述轻掺杂区与所述源极掺杂区相邻,所述本征区与所述漏极掺杂区相邻;其中,所述源极掺杂区、所述漏极掺杂区的掺杂浓度大于所述轻掺杂区的掺杂浓度。本公开实施例中,本征区与漏极掺杂区相邻设置,有助于降低漏极掺杂区的电场强度,从而有效降低由于漏极掺杂区的高电场强度导致的漏电;同时,轻掺杂区的掺杂浓度较低,降低了杂质离子对载流子的库伦散射,且本征区的存在进一步缓解或消除了库伦散射效应,有助于提高载流子迁移率,进一步降低漏电;此外,轻掺杂区的存在能够补偿本征区带来的阻值增加,提高半导体结构的性能。
23、本公开的一个或多个实施例的细节在下面的附图和描述中提出。本公开的其它特征和优点将从说明书附图以及权利要求书变得明显。
1.一种半导体结构,其特征在于,包括:
2.根据权利要求1所述的半导体结构,其特征在于,所述源极掺杂区、所述漏极掺杂区及所述轻掺杂区的掺杂离子类型相同。
3.根据权利要求1所述的半导体结构,其特征在于,所述源极掺杂区、所述漏极掺杂区的掺杂浓度与所述轻掺杂区的掺杂浓度的比值范围在10至100之间。
4.根据权利要求1所述的半导体结构,其特征在于,所述源极掺杂区、所述漏极掺杂区及所述轻掺杂区的掺杂浓度的范围在1e19cm-3至1e21cm-3之间。
5.根据权利要求1所述的半导体结构,其特征在于,所述轻掺杂区靠近所述本征区的区域中的掺杂浓度小于所述轻掺杂区的远离所述本征区的区域中的掺杂浓度。
6.根据权利要求5所述的半导体结构,其特征在于,所述轻掺杂区包括多个沿第一方向分布的子掺杂区,其中,所述第一方向为从所述源极掺杂区朝向所述漏极掺杂区延伸的方向,沿着所述第一方向,多个所述子掺杂区的掺杂浓度逐渐减小。
7.根据权利要求5所述的半导体结构,其特征在于,所述轻掺杂区的掺杂浓度沿着第一方向逐渐连续减小,其中,所述第一方向为从所述源极掺杂区朝向所述漏极掺杂区延伸的方向。
8.根据权利要求1所述的半导体结构,其特征在于,所述半导体结构还包括:栅极层,所述栅极层至少覆盖所述轻掺杂区邻近所述本征区的端部。
9.根据权利要求8所述的半导体结构,其特征在于,所述轻掺杂区被所述栅极层完全覆盖,且所述轻掺杂区与所述源极掺杂区的界面与所述栅极层邻近所述源极掺杂区的侧壁齐平。
10.根据权利要求8或9任一项所述的半导体结构,其特征在于,所述栅极层还覆盖所述本征区邻近所述轻掺杂区的端部。
11.根据权利要求10所述的半导体结构,其特征在于,所述轻掺杂区被所述栅极层覆盖的部分的长度与所述本征区被所述栅极层覆盖的部分的长度的比值大于0.6。
12.根据权利要求9所述的半导体结构,其特征在于,所述轻掺杂区与所述本征区之间的界面与所述栅极层邻近所述漏极掺杂区的侧壁齐平。
13.一种半导体结构的制造方法,其特征在于,包括:
14.根据权利要求13所述的制造方法,其特征在于,所述本征半导体层包括相邻设置的第一区段和第二区段;对所述第一区段执行第一掺杂工艺;对所述第一区段远离所述第二区段的端部和所述第二区段远离所述第一区段的端部执行第二掺杂工艺;其中,所述第一区段被执行所述第二掺杂工艺的部分定义为所述源极掺杂区,未被执行所述第二掺杂工艺的部分定义为所述轻掺杂区;所述第二区段被执行所述第二掺杂工艺的部分定义为所述漏极掺杂区,未被执行所述第二掺杂工艺的部分定义为所述本征区。
15.根据权利要求14所述的制造方法,其特征在于,在对所述第一区段远离所述第二区段的端部和所述第二区段远离所述第一区段的端部执行第二掺杂工艺之前,所述方法还包括: