具有氧化物半导体的显示装置的制作方法

具有氧化物半导体的显示装置
1.相关申请的交叉引用
2.本技术要求2021年8月30日提交的编号为10-2021-0114730的韩国专利申请的权益和优先权，该韩国专利申请的全部内容通过引用并入本文以用于所有目的，如同其在本文中被完整阐述一样。
技术领域
3.本公开涉及装置及其实现(实施)方法，特别是涉及例如、但不限于具有氧化物半导体的显示装置。


背景技术：

4.通常，显示装置可以向用户提供图像。例如，显示装置可以包括多个发光器件。所述发光器件中的每一个可以发射显示特定颜色的光。例如，所述发光器件中的每一个可以包括位于第一电极与第二电极之间的发光层。
5.发光器件可以设置在器件基板上。用于控制每个发光器件的驱动电路可以设置在器件基板上。例如，所述发光器件中的每一个可以被电连接至所述驱动电路中的一个。所述驱动电路中的每一个可以根据扫描信号生成对应于数据信号的驱动电流。例如，所述驱动电路中的每一个可以包括多个薄膜晶体管。
6.所述薄膜晶体管中的一些可以包括由氧化物半导体制成的半导体图案。例如，所述驱动电路中的每一个可以包括被电连接至对应的发光器件的驱动薄膜晶体管，并且所述驱动薄膜晶体管可以包括由氧化物半导体制成的半导体图案。然而，在驱动薄膜晶体管中，根据施加到栅电极的电压的电流变化值可能很大。因此，在显示装置中，可能出现低灰度斑点。此外，如果驱动薄膜晶体管的半导体图案和栅电极之间的栅极绝缘层的厚度被控制，以减小根据施加到驱动薄膜晶体管的栅电极的电压的电流变化值，则与驱动薄膜晶体管同时形成的开关薄膜晶体管的特性可能会劣化。因此，在显示装置中，图像的质量可能会降级。
7.在相关技术部分的讨论中提供的描述不应仅仅因为其在该部分中被提及或与该部分相关联而被认定为现有技术。相关技术部分的讨论可以包括描述主题技术的一个或多个方面的信息。


技术实现要素：

8.本公开的发明人已经认识到相关技术的问题和缺点并且进行了广泛的研究和实验。发明人因此开发了一种新发明，其包括基本上消除了由于相关技术的限制和缺点而导致的一个或多个问题的显示装置。
9.在一个或多个方面，本公开的目的是提出一种能够防止出现低灰度斑点的显示装置。
10.在一个或多个方面，本公开的另一个目的是提出一种显示装置，该显示装置能够减小根据施加到驱动薄膜晶体管的栅电极的电压的电流变化值，而无需改变开关薄膜晶体
管的特性。
11.本公开的目的不限于以上描述的那些目的，并且本公开的附加特征、优点和目的部分地在以下描述中阐述并且部分地将从本公开变得显而易见或者可以通过实践本文提供的发明概念被习得。本公开的其他特征、优点和目的可以通过在本公开中提供或从其推导出的描述和本公开的权利要求以及附图来实现和获得。
12.为了实现本公开的这些目的和其他优点，如本文所体现和广泛描述的那样，在一个或多个示例性实施例中，提出了一种包括器件基板的显示装置。第一隔离绝缘层和第一开关薄膜晶体管可以设置在器件基板上。第一开关薄膜晶体管可以包括位于器件基板与第一隔离绝缘层之间的第一半导体图案。第二开关薄膜晶体管和驱动薄膜晶体管可以设置在第一隔离绝缘层上。第二开关薄膜晶体管可以包括第二半导体图案。第二半导体图案可以包括与第一半导体图案不同的材料。驱动薄膜晶体管可以包括驱动半导体图案。驱动半导体图案可以包括与第二半导体图案相同的材料。第一遮光图案可以设置在器件基板与第一隔离绝缘层之间。第一遮光图案可以与第二半导体图案重叠。第二遮光图案可以设置在器件基板与驱动半导体图案之间。第二遮光图案可以包括导电材料。第二遮光图案与驱动半导体图案之间的距离可以小于第一遮光图案与第二半导体图案之间的距离。
13.第一半导体图案可以包括硅。第二半导体图案和驱动半导体图案可以包括氧化物半导体。
14.第一遮光图案可以包括与第二遮光图案不同的材料。
15.第一遮光图案可以包括与第一开关薄膜晶体管的栅电极相同的材料。
16.第二隔离绝缘层可以设置在第二遮光图案与驱动半导体图案之间。第二隔离绝缘层可以在第一隔离绝缘层与第二半导体图案之间延伸。
17.第二隔离绝缘层可以具有比第一隔离绝缘层薄的厚度。
18.第二隔离绝缘层可以包括与第一隔离绝缘层相同的材料。
19.第一隔离绝缘层和第二隔离绝缘层中的每一个可以是由氧化硅制成的无机绝缘层。
20.在一个或多个示例性实施例中，提出了一种包括器件基板的显示装置。第一开关薄膜晶体管和第一栅极绝缘层可以设置在器件基板上。第一开关薄膜晶体管可以包括第一半导体图案、第一栅电极、第一源电极和第一漏电极。第一栅极绝缘层可以在第一半导体图案与第一栅电极之间延伸。第一隔离绝缘层可以设置在第一栅极绝缘层上。第一隔离绝缘层可以在第一栅电极与第一源电极之间以及在第一栅电极与第一漏电极之间延伸。第二开关薄膜晶体管可以设置在第一隔离绝缘层上。第二开关薄膜晶体管可以包括第二半导体图案、第二栅电极、第二源电极和第二漏电极。驱动薄膜晶体管可以与第一开关薄膜晶体管和第二开关薄膜晶体管间隔开。驱动薄膜晶体管可以包括驱动半导体图案、驱动栅电极、驱动源电极和驱动漏电极。第一遮光图案可以设置在第一栅极绝缘层与第一隔离绝缘层之间。第一遮光图案可以与第二半导体图案重叠。第二遮光图案可以设置在第一隔离绝缘层与驱动半导体图案之间。第二遮光图案可以包括导电材料。第二隔离绝缘层可以设置在第二遮光图案和驱动半导体图案上。第二隔离绝缘层可以在第一隔离绝缘层与第二半导体图案之间延伸。第二栅极绝缘层可以设置在驱动半导体图案与驱动栅电极之间。第二栅极绝缘层可以在第二半导体图案与第二栅电极之间延伸。第二遮光图案与驱动半导体图案之间的第
一电容可以大于驱动半导体图案与驱动栅电极之间的第二电容。
21.第二半导体图案与第二栅电极之间的电容可以与第二电容相同。
22.第二遮光图案可以被电连接至驱动源电极。
23.第一遮光图案可以被电连接至第二栅电极。
24.与第一开关薄膜晶体管、第二开关薄膜晶体管和驱动薄膜晶体管间隔开的存储电容器可以设置在第一隔离绝缘层上。存储电容器可以具有电容器下电极和电容器上电极的堆叠结构(即，由电容器下电极和电容器上电极组成的堆叠结构)。
25.电容器下电极可以包括与第二遮光图案相同的材料。电容器上电极可以包括与驱动栅电极相同的材料。第二隔离绝缘层和第二栅极绝缘层可以在电容器下电极与电容器上电极之间延伸。
26.在一个或多个示例性实施例中，提出了一种包括器件基板的显示装置。第一绝缘层可以设置在器件基板上。遮光图案可以设置在第一绝缘层上。第二绝缘层可以设置在遮光图案上。驱动薄膜晶体管可以设置在第二绝缘层上。驱动薄膜晶体管可以包括驱动半导体图案、驱动栅电极、驱动源电极和驱动漏电极。驱动薄膜晶体管的驱动漏电极可以被电连接至发光器件。遮光图案与驱动半导体图案之间的距离可以小于器件基板与遮光图案之间的距离。
27.栅极绝缘层可以设置在驱动薄膜晶体管的驱动半导体图案和驱动栅电极之间。驱动半导体图案可以设置在遮光图案与驱动栅电极之间。第二绝缘层的厚度可以小于栅极绝缘层的厚度。
28.遮光图案可以包括与氢稳定耦合的材料。遮光图案可以包括钛(ti)。
29.驱动栅电极可以具有第一驱动栅极和第二驱动栅极的堆叠结构(即，由第一驱动栅极和第二驱动栅极组成的堆叠结构)。第一驱动栅极可以包括与遮光图案相同的材料。第二驱动栅极可以具有低于第一驱动栅极的电阻。
30.驱动源电极可以被电连接至遮光图案。
31.驱动半导体图案可以包括掺杂有导电杂质的源极区和漏极区。
32.在一个或多个示例性实施例中，提出了一种显示装置，其中每个像素区域中的薄膜晶体管中的至少一个包括氧化物半导体。
33.其他装置、器件、方法、特征和优点对于本领域技术人员而言在审查以下附图和详细描述后将是显而易见的或将变得显而易见。预定为所有此类附加装置、器件、方法、特征和优点包括在本说明书内、包括在本公开的范围内并且受所附权利要求的保护。本部分中的任何内容均不应被视为对这些权利要求的限制。下面结合本公开的实施例讨论进一步的方面和优点。
34.应当理解，本公开的前述描述和以下描述均是示例性和解释性的，并且旨在提供对所要求保护的公开的进一步解释。
附图说明
35.被包括以用于提供对本公开的进一步理解的附图被并入本公开并构成本公开的一部分，图示了本公开的实施例，并且与说明书一起用于解释本公开的原理。在附图中：
36.图1是示意性地示出根据本公开的示例性实施例的显示装置的视图；
或“靠近另一结构”定位时，该描述应被解释为包括所述结构彼此接触的情况以及一个或多个附加结构设置或插入于其间的情况。此外，术语“前”、“后”、“背”、“左”、“右”、“顶”、“底”、“向下”、“向上”、“上部”、“下部”、“上”、“下”、“列”、“行”、“竖直”、“水平”等指的是任意参考(参照)系。
50.在描述时间关系时，当时间顺序被描述为例如“之后”、“随后”、“下一个”、“之前”、“先前”、“在
……
之前”等时，可以包括不连续或不按次序的情况，除非使用了诸如“正好”、“紧接”或“直接”的更具限制性的术语。
51.应当理解，尽管本文中可以使用术语“第一”、“第二”等来描述各种元件，这些元件不应受到这些术语的限制。这些术语仅用于将一个元件与另一元件区分开来。例如，第一元件可以是第二元件，并且类似地，第二元件可以是第一元件，而不脱离本公开的范围。此外，在不脱离本公开的范围的情况下，可以根据本领域技术人员的方便任意命名第一元件、第二元件等。
52.在描述本公开的元件时，可以使用术语“第一”、“第二”、“a”、“b”、“(a)”、“(b)”等。这些术语旨在从其他元件中识别出对应的元件，而不是用于定义(限定)元件的本质、基础、次序或数量。
53.对于一个元件或层“连接”、“耦合(耦接)”或“附接”至另一元件或层的表述，该元件或层不仅可以直接连接、耦合或附接至另一元件或层，而且可以间接连接、耦合或附接至另一元件或层(其中一个或多个居间元件或层设置或插入于所述元件或层之间)，除非另有说明。
54.对于一个元件或层与另一元件或层“接触”、“重叠”等的表述，该元件或层不仅可以与另一元件或层直接接触、重叠等，而且可以间接地与另一元件或层接触、重叠等(其中一个或多个居间元件或层设置或插入于所述元件或层之间)，除非另有说明。
55.术语“至少一个”应当被理解为包括相关联的列出项目中的一项或多项的任何和所有组合。例如，“第一项、第二项和第三项中的至少一个”的含义表示从第一项、第二项和第三项中的两项或更多项推选出的项的组合以及第一项、第二项和第三项中的仅一项。
56.第一元件、第二元件“和/或”第三元件的表述应当被理解为第一、第二和第三元件中的一个或者第一、第二和第三元件的任何或所有组合。作为示例，a、b和/或c可以指仅a；仅b；仅c；a、b和c的任何或一些组合；或者所有的a、b和c。
57.在一个或多个方面，为方便起见，术语“之间”和“在
……
之中”可以简单地互换使用。例如，“多个元件之间”的表述可以被理解为多个元件之间或在多个元件之中。例如，表述“在多个元件之中”可以被理解为在多个元件之间或在多个元件之中。在一个或多个示例中，元件的数量可以为两个。在一个或多个示例中，元件的数量可以多于两个。
58.本公开的各种实施例的特征可以部分地或完全地彼此耦合或组合，并且可以以各种方式互操作、链接或驱动在一起。本公开的实施例可以相互独立地执行(实施)，或者可以以相互依存或相关联的关系一起执行。在一个或多个方面，根据本公开的各种实施例的每个装置的部件被操作性地耦合和配置。
59.除非另有定义，否则本文使用的所有术语(包括技术和科学术语)具有与示例性实施例所属领域的普通技术人员通常理解的含义相同的含义。将进一步理解，术语(诸如在常用词典中定义的术语)应当被解释为具有与相关技术的上下文中的含义一致的含义，并且
不应以理想化或过于正式的意义来解释，除非本文明确地如此定义。
60.在下文中，可以参考附图详细描述根据本公开的示例性实施例的装置、器件、结构和方法。在将附图标记添加到每幅附图的元件中时，尽管相同的元件可能在其他附图中图示，但除非另有说明，否则相似的附图标记可以指代相似的元件。此外，为了描述方便，附图中所示的每个元件的比例、尺寸和厚度可能与实际的比例、尺寸和厚度不同，并且因此，本公开的实施例不限于附图中所示的比例、尺寸和厚度。
61.图1是示意性地示出根据本公开的示例性实施例的显示装置的视图。图2是沿着图1的线i-i'截取的横截面的示例。图3a是图2中的k1区域的放大图的示例。图3b是图2中的k2区域的放大图的示例。
62.参考图1、图2、图3a和图3b，根据本公开的示例性实施例的显示装置可以包括显示面板dp和驱动部件。显示面板dp可以实现向用户提供的图像。例如，显示面板dp可以包括多个像素区域pa。驱动部件可以向显示面板dp的每个像素区域pa提供用于实现图像的各种信号。例如，驱动部件可以包括扫描驱动器sd、数据驱动器dd和时序控制器tc。
63.扫描驱动器sd可以通过扫描线将扫描信号依次施加到显示面板dp的每个像素区域pa。数据驱动器dd可以通过数据线将数据信号施加到显示面板dp的每个像素区域pa。时序控制器tc可以控制扫描驱动器sd的操作和数据驱动器dd的操作。例如，时序控制器tc可以将时钟信号、复位时钟信号和启动信号供应给扫描驱动器sd，并且将数字视频数据和源极时序控制信号供应给数据驱动器dd。
64.显示面板dp中的像素区域pa中的每一个可以实现(或产生)特定颜色。例如，发光器件500可以设置在每个像素区域pa中。发光器件500可以发射具有特定颜色的光。例如，发光器件500可以包括依次堆叠的第一电极510、发光层520和第二电极530。
65.第一电极510可以包括导电材料。第一电极510可以包括具有高反射率的材料。例如，第一电极510可以包括诸如铝(al)和/或银(ag)的金属。第一电极510可以具有多层结构。例如，第一电极510可以具有以下结构：其中由金属制成的反射电极插设在由诸如氧化铟锡(ito)和/或氧化铟锌(izo)的透明导电材料制成的透明电极之间。
66.发光层520可以生成具有与第一电极510和第二电极530之间的电压差相对应的亮度的光。例如，发光层520可以包括具有发射材料的发射材料层(eml)。发射材料可以包括有机材料、无机材料或混合材料。例如，根据本公开的示例性实施例的显示装置的显示面板dp可以是包括有机发射材料的有机发光显示面板。发光层520可以具有多层结构。例如，发光层520还可以包括空穴注入层(hil)、空穴传输层(htl)、电子传输层(etl)和电子注入层(eil)中的至少一个。因此，在根据本公开的示例性实施例的显示装置的显示面板dp中，可以提高每个像素区域pa中的发光层520的发光效率。
67.第二电极530可以包括导电材料。第二电极530可以包括与第一电极510不同的材料。第二电极530的透射率可以高于第一电极510的透射率。例如，第二电极530可以包括诸如ito和/或izo的透明导电材料。因此，在根据本公开的示例性实施例的显示装置的显示面板dp中，每个像素区域pa的发光层520生成的光可以通过对应的像素区域pa的第二电极530被发射到外部。
68.每个像素区域pa的发光器件500可以由器件基板100支撑。器件基板100可以具有多层结构。例如，器件基板100可以具有第一基板层101、基板绝缘层102和第二基板层103的
堆叠结构。第二基板层103可以包括与第一基板层101相同的材料。例如，第一基板层101和第二基板层103可以包括诸如聚酰亚胺(pi)的聚合物材料。基板绝缘层102可以包括绝缘材料。例如，基板绝缘层102可以包括诸如氧化硅(sio)和/或氮化硅(sin)的无机绝缘材料。因此，在根据本公开的示例性实施例的显示装置的显示面板dp中，可以防止由于外部冲击和弯曲而对器件基板100和/或发光器件500造成损坏。
69.驱动电路可以设置在器件基板100的每个像素区域pa中。每个像素区域pa的驱动电路可以被电连接至诸如扫描驱动器sd、数据驱动器dd和时序控制器tc的驱动部件。例如，每个像素区域pa的驱动电路可以被电连接至扫描线中的一个和数据线中的一个。每个像素区域pa的驱动电路可以根据扫描信号生成对应于数据信号的驱动电流。例如，每个像素区域pa的驱动电路可以包括第一开关薄膜晶体管200、第二开关薄膜晶体管300和驱动薄膜晶体管400。
70.第一开关薄膜晶体管200可以包括设置在器件基板100上的第一半导体图案210、第一栅电极230、第一源电极250和第一漏电极270。
71.第一半导体图案210可以靠近器件基板100设置。第一半导体图案210可以包括半导体材料。例如，第一半导体图案210可以包括低温多晶硅(ltps)。第一半导体图案210可以包括第一源极区、第一沟道区和第一漏极区。第一沟道区可以设置在第一源极区与第一漏极区之间。第一源极区和第一漏极区可以具有低于第一沟道区的电阻。例如，第一源极区和第一漏极区可以包括导电杂质。
72.第一栅电极230可以设置在第一半导体图案210上。第一栅电极230可以包括导电材料。例如，第一栅电极230可以包括诸如铝(al)、钛(ti)、铜(cu)、铬(cr)、钼(mo)和/或钨(w)的金属。第一栅电极230可以与第一半导体图案210绝缘。例如，在第一半导体图案210与第一栅电极230之间延伸的第一栅极绝缘层120可以设置在器件基板100上。第一栅极绝缘层120可以包括绝缘材料。例如，第一栅极绝缘层120可以包括诸如氧化硅(sio)和/或氮化硅(sin)的无机绝缘材料。第一栅极绝缘层120可以延伸超出第一半导体图案210。例如，第一半导体图案210的侧面可以被第一栅极绝缘层120覆盖。
73.第一栅电极230可以与第一半导体图案210的第一沟道区重叠(叠置)。例如，第一半导体图案210的第一沟道区可以具有与施加到第一栅电极230的电压对应的电导率。
74.第一源电极250可以包括导电材料。例如，第一源电极250可以包括诸如铝(al)、钛(ti)、铜(cu)、铬(cr)、钼(mo)和/或钨(w)的金属。第一源电极250可以与第一栅电极230绝缘。第一源电极250可以包括与第一栅电极230不同的材料。第一源电极250可以设置在与第一栅电极230不同的层上。例如，在第一栅电极230与第一源电极250之间延伸的第一层间绝缘层130可以设置在第一栅极绝缘层120上。第一层间绝缘层130可以包括绝缘材料。例如，第一层间绝缘层130可以包括由氮化硅(sin)制成的无机绝缘材料。第一层间绝缘层130可以延伸超出第一半导体图案210和第一栅电极230。例如，第一栅电极230的侧面可以被第一层间绝缘层130覆盖。
75.第一源电极250可以被电连接至第一半导体图案210的第一源极区。例如，第一栅极绝缘层120和第一层间绝缘层130可以包括部分地暴露第一半导体图案210的第一源极区的第一源极接触孔。第一源电极250可以通过第一源极接触孔与第一半导体图案210的第一源极区直接接触。
76.第一漏电极270可以包括导电材料。例如，第一漏电极270可以包括诸如铝(al)、钛(ti)、铜(cu)、铬(cr)、钼(mo)和/或钨(w)的金属。第一漏电极270可以与第一栅电极230绝缘。第一漏电极270可以包括与第一栅电极230不同的材料。第一漏电极270可以设置在与第一栅电极230不同的层上。例如，第一层间绝缘层130可以在第一栅电极230与第一漏电极270之间延伸。第一漏电极270可以设置在与第一源电极250相同的层上(即，第一漏电极270和第一源电极250可以设置在同一层上)。例如，第一漏电极270可以包括与第一源电极250相同的材料。
77.第一漏电极270可以被电连接至第一半导体图案210的第一漏极区。例如，第一栅极绝缘层120和第一层间绝缘层130可以包括部分地暴露第一半导体图案210的第一漏极区的第一漏极接触孔。第一漏电极270可以通过第一漏极接触孔与第一半导体图案210的第一漏极区直接接触。
78.第二开关薄膜晶体管300可以与第一开关薄膜晶体管200间隔开(或分开)。第二开关薄膜晶体管300的结构可以与第一开关薄膜晶体管200的结构相同。例如，第二开关薄膜晶体管300可以包括设置在器件基板100上的第二半导体图案310、第二栅电极330、第二源电极350和第二漏电极370。
79.第二半导体图案310可以包括半导体材料。第二半导体图案310可以包括与第一半导体图案210不同的材料。例如，第二半导体图案310可以包括诸如氧化铟镓锌(igzo)的氧化物半导体。第二半导体图案310可以包括第二源极区、第二沟道区和第二漏极区。第二沟道区可以设置在第二源极区与第二漏极区之间。第二源极区和第二漏极区可以具有低于第二沟道区的电阻。例如，第二源极区和第二漏极区可以包括氧化物半导体的导体化区。
80.第二半导体图案310可以设置在与第一半导体图案210不同的层上。例如，隔离绝缘层140可以设置在第一层间绝缘层130上，并且第二半导体图案310可以设置在隔离绝缘层140上。隔离绝缘层140可以包括绝缘材料。隔离绝缘层140可以具有多层结构。例如，隔离绝缘层140可以具有第一隔离绝缘层141和第二隔离绝缘层142的堆叠结构。第二隔离绝缘层142可以包括与第一隔离绝缘层141相同的材料。例如，第一隔离绝缘层141和第二隔离绝缘层142可以包括由氧化硅(sio)制成的无机绝缘材料。因此，在根据本公开的示例性实施例的显示装置的显示面板dp中，可以防止由于形成第二半导体图案310的工艺而对第一半导体图案210造成损坏。此外，在根据本公开的示例性实施例的显示装置的显示面板dp中，可以防止由于从隔离绝缘层140发出的氢而导致每个像素区域pa中的第二半导体图案310的非预期导体化。在一个或多个方面，术语“导体化”可以指使得层(例如，半导体层)的至少一部分导电。
81.第二栅电极330可以设置在第二半导体图案310上。第二栅电极330可以包括导电材料。例如，第二栅电极330可以包括诸如铝(al)、钛(ti)、铜(cu)、铬(cr)、钼(mo)和/或钨(w)的金属。第二栅电极330可以与第二半导体图案310绝缘。例如，在第二半导体图案310与第二栅电极330之间延伸的第二栅极绝缘层150可以设置在隔离绝缘层140上。第二栅极绝缘层150可以包括绝缘材料。例如，第二栅极绝缘层150可以是由诸如氧化硅(sio)的无机绝缘材料制成的无机绝缘层。第二栅极绝缘层150可以延伸超出第二半导体图案310。例如，第二半导体图案310的侧面可以被第二栅极绝缘层150覆盖。
82.第二栅电极330可以与第二半导体图案310的第二沟道区重叠。例如，第二半导体
图案310的第二沟道区可以具有与施加到第二栅电极330的电压对应的电导率。
83.第二源电极350可以包括导电材料。例如，第二源电极350可以包括诸如铝(al)、钛(ti)、铜(cu)、铬(cr)、钼(mo)和/或钨(w)的金属。第二源电极350可以与第二栅电极330绝缘。第二源电极350可以包括与第二栅电极330不同的材料。第二源电极350可以设置在与第二栅电极330不同的层上。例如，在第二栅电极330与第二源电极350之间延伸的第二层间绝缘层160可以设置在器件基板100上。第二层间绝缘层160可以包括绝缘材料。例如，第二层间绝缘层160可以是由诸如氮化硅(sin)和/或氧化硅(sio)的无机绝缘材料制成的无机绝缘层。第二层间绝缘层160可以延伸超出第二半导体图案310和第二栅电极330。例如，第二栅电极330的侧面可以被第二层间绝缘层160覆盖。
84.第二源电极350可以包括与第一源电极250和第一漏电极270相同的材料。第一源电极250和第一漏电极270可以设置在与第二源电极350相同的层上。例如，第一源电极250和第一漏电极270可以设置在第二层间绝缘层160上。第一源极接触孔和第一漏极接触孔可以穿透隔离绝缘层140、第二栅极绝缘层150和第二层间绝缘层160。
85.第二源电极350可以被电连接至第二半导体图案310的第二源极区。例如，第二栅极绝缘层150和第二层间绝缘层160可以包括部分地暴露第二半导体图案310的第二源极区的第二源极接触孔。第二源电极350可以通过第二源极接触孔与第二半导体图案310的第二源极区直接接触。
86.第二漏电极370可以包括导电材料。例如，第二漏电极370可以包括诸如铝(al)、钛(ti)、铜(cu)、铬(cr)、钼(mo)和/或钨(w)的金属。第二漏电极370可以与第二栅电极330绝缘。第二漏电极370可以包括与第二栅电极330不同的材料。第二漏电极370可以设置在与第二栅电极330不同的层上。例如，第二漏电极370可以设置在第二层间绝缘层160上。第二漏电极370可以设置在与第二源电极350相同的层上。例如，第二漏电极370可以包括与第二源电极350相同的材料。
87.第二漏电极370可以被电连接至第二半导体图案310的第二漏极区。例如，第二栅极绝缘层150和第二层间绝缘层160可以包括部分地暴露第二半导体图案310的第二漏极区的第二漏极接触孔。第二漏电极370可以通过第二漏极接触孔与第二半导体图案310的第二漏极区直接接触。
88.驱动薄膜晶体管400可以与第一开关薄膜晶体管200和第二开关薄膜晶体管300间隔开(或分开)。驱动薄膜晶体管400可以具有与第二开关薄膜晶体管300相同的结构。例如，驱动薄膜晶体管400可以包括设置在隔离绝缘层140上的驱动半导体图案410、驱动栅电极430、驱动源电极450和驱动漏电极470。
89.驱动半导体图案410可以包括半导体材料。例如，驱动半导体图案410可以包括诸如igzo的氧化物半导体。驱动半导体图案410可以包括与第二半导体图案310相同的材料。例如，驱动半导体图案410可以设置在与第二半导体图案310相同的层上。驱动半导体图案410可以与第二半导体图案310同时形成。驱动半导体图案410可以包括第三源极区、第三沟道区和第三漏极区。第三沟道区可以设置在第三源极区与第三漏极区之间。第三源极区和第三漏极区可以具有低于第三沟道区的电阻。例如，第三源极区和第三漏极区可以包括氧化物半导体的导体化区。驱动半导体图案410的第三沟道区可以具有与第二半导体图案310的第二沟道区相同的电阻。例如，驱动半导体图案410的第三源极区和第三漏极区可以具有
与第二半导体图案310的第二源极区和第二漏极区相同的电阻。
90.驱动栅电极430可以设置在驱动半导体图案410上。驱动栅电极430可以包括导电材料。例如，驱动栅电极430可以包括诸如铝(al)、钛(ti)、铜(cu)、铬(cr)、钼(mo)和/或钨(w)的金属。驱动栅电极430可以与驱动半导体图案410绝缘。例如，第二栅极绝缘层150可以在驱动半导体图案410与驱动栅电极430之间延伸。驱动半导体图案410的侧面可以被第二栅极绝缘层150覆盖。驱动栅电极430可以包括与第二开关薄膜晶体管300的第二栅电极330相同的材料。
91.驱动栅电极430可以与驱动半导体图案410的第三沟道区重叠。例如，驱动半导体图案410的第三沟道区可以具有与施加到驱动栅电极430的电压对应的电导率。
92.驱动源电极450可以包括导电材料。例如，驱动源电极450可以包括诸如铝(al)、钛(ti)、铜(cu)、铬(cr)、钼(mo)和/或钨(w)的金属。驱动源电极450可以与驱动栅电极430绝缘。驱动源电极450可以包括与驱动栅电极430不同的材料。驱动源电极450可以设置在与驱动栅电极430不同的层上。例如，第二层间绝缘层160可以在驱动栅电极430与驱动源电极450之间延伸。驱动源电极450可以包括第二源电极350和第二漏电极370。例如，驱动源电极450可以设置在与第二源电极350和第二漏电极370相同的层上。
93.驱动源电极450可以被电连接至驱动半导体图案410的第三源极区。例如，第二栅极绝缘层150和第二层间绝缘层160可以包括部分地暴露驱动半导体图案410的第三源极区的第三源极接触孔。驱动源电极450可以通过第三源极接触孔与驱动半导体图案410的第三源极区直接接触。
94.驱动漏电极470可以包括导电材料。例如，驱动漏电极470可以包括诸如铝(al)、钛(ti)、铜(cu)、铬(cr)、钼(mo)和/或钨(w)的金属。驱动漏电极470可以与驱动栅电极430绝缘。驱动漏电极470可以包括与驱动栅电极430不同的材料。驱动漏电极470可以设置在与驱动栅电极430不同的层上。例如，第二层间绝缘层160可以在驱动栅电极430与驱动漏电极470之间延伸。驱动漏电极470可以设置在与驱动源电极450相同的层上。例如，驱动漏电极470可以包括与驱动源电极450相同的材料。
95.驱动漏电极470可以被电连接至驱动半导体图案410的第三漏极区。例如，第二栅极绝缘层150和第二层间绝缘层160可以包括部分地暴露驱动半导体图案410的驱动漏极区的第三漏极接触孔。驱动漏电极470可以通过第三漏极接触孔与驱动半导体图案410的第三漏极区直接接触。
96.在所述驱动电路中的每一个中，第一开关薄膜晶体管200和/或第二开关薄膜晶体管300可以根据扫描信号将数据信号传输到驱动薄膜晶体管400。例如，在每个像素区域pa中，第一开关薄膜晶体管200的第一栅电极230可以被电连接至扫描线中的一个，第一开关薄膜晶体管200的第一源电极250可以被电连接至数据线中的一个。在每个驱动电路中，未连接至数据线中的一个的第二开关薄膜晶体管300可以用作内部补偿电路，以根据像素区域pa的位置来补偿信号延迟。例如，在每个像素区域pa中，第二开关薄膜晶体管300的第二源电极350可以被电连接至参考电压供应线中的一个。每个驱动电路的驱动薄膜晶体管400可以生成对应于数据信号的驱动电流。例如，在每个像素区域pa中，驱动薄膜晶体管400的驱动栅电极430可以被电连接至第一开关薄膜晶体管200的第一漏电极270，驱动薄膜晶体管400的驱动源电极450可以被电连接至电源电压供应线中的一个。
97.扫描线、数据线、参考电压供应线和电源电压供应线可以通过在每个像素区域pa中形成第一开关薄膜晶体管200、第二开关薄膜晶体管300和驱动薄膜晶体管400的工艺形成。例如，扫描线可以与每个驱动电路的第一栅电极230设置在同一层上，数据线、参考电压供应线和电源电压供应线可以与每个驱动电路的第一栅电极250和第一漏电极270设置在同一层上。扫描线可以包括与每个驱动电路的第一栅电极230相同的材料。例如，扫描线可以设置在第一栅极绝缘层120与第一层间绝缘层130之间。数据线、参考电压供应线和电源电压供应线可以包括与每个驱动电路的第一源电极250、第一漏电极270、第二源电极350、第二漏电极370、驱动源电极450和驱动漏电极470相同的材料。例如，数据线、参考电压供应线和电源电压供应线可以设置在第二层间绝缘层160上。
98.缓冲绝缘层110可以设置在器件基板100与每个驱动电路之间。缓冲绝缘层110可以防止在形成每个驱动电路的过程中由于器件基板100造成污染。例如，器件基板100的朝向每个驱动电路的第一开关薄膜晶体管200、第二开关薄膜晶体管300和驱动薄膜晶体管400的上表面可以被缓冲绝缘层110完全覆盖。缓冲绝缘层110可以包括绝缘材料。例如，缓冲绝缘层110可以包括诸如氧化硅(sio)和/或氮化硅(sin)的无机绝缘材料。缓冲绝缘层110可以具有多层结构。例如，缓冲绝缘层110可以具有第一缓冲层111和第二缓冲层112的堆叠结构。第二缓冲层112可以包括与第一缓冲层111不同的材料。例如，缓冲绝缘层110可以具有由氧化硅(sio)制成的无机绝缘层和由氮化硅(sin)制成的无机绝缘层的堆叠结构。
99.每个像素区域pa的发光器件500可以被电连接至对应像素区域pa中的驱动电路的驱动薄膜晶体管400。例如，每个像素区域pa中的发光器件500的第一电极510可以被电连接至对应像素区域pa中的驱动薄膜晶体管400的驱动漏电极470。每个像素区域pa的第一电极510可以设置在与对应像素区域pa的驱动漏电极470不同的层上。例如，覆盖第一源电极250、第一漏电极270、第二源电极350、第二漏电极370、驱动源电极450和驱动漏电极470的外涂层170可以设置在第二层间绝缘层160上，每个像素区域pa的发光器件500可以设置在外涂层170上。外涂层170可以包括绝缘材料。外涂层170可以包括与第二层间绝缘层160不同的材料。例如，外涂层170可以是由有机绝缘材料制成的有机绝缘层。由于每个像素区域pa的驱动电路引起的厚度差异可以通过外涂层170消除。例如，外涂层170可以用于消除由于每个像素区域pa的第一开关薄膜晶体管200、第二开关薄膜晶体管300和驱动薄膜晶体管400引起的厚度差异。与器件基板100相反(对置)的外涂层170的上表面可以是平坦表面。
100.每个像素区域pa的第一电极510可以通过穿透外涂层170被电连接至对应像素区域pa的驱动漏电极470。例如，外涂层170可以包括部分地暴露每个像素区域pa的驱动漏电极470的多个电极接触孔。每个像素区域pa的第一电极510可以通过所述多个电极接触孔中的一个与对应像素区域pa的驱动漏电极470直接接触。
101.每个像素区域pa的发光器件500可以发射具有与相邻像素区域pa的发光器件500不同的亮度的光。例如，每个像素区域pa中的发光器件500的第一电极510可以与相邻像素区域pa中的发光器件500的第一电极510间隔开(或分开)。堤部绝缘层180可以设置在相邻的两个像素区域pa的第一电极510之间的外涂层170上。堤部绝缘层180可以包括绝缘材料。例如，堤部绝缘层180可以是由有机绝缘材料制成的有机绝缘层。堤部绝缘层180可以包括与外涂层170不同的材料。每个像素区域pa中的发光器件500的第一电极510可以通过堤部绝缘层180与相邻像素区域pa中的发光器件500的第一电极510绝缘。例如，堤部绝缘层180
可以覆盖每个像素区域pa中的第一电极510的边缘。每个像素区域pa中的发光层520和第二电极530可以依次堆叠在对应第一电极510的被堤部绝缘层180暴露的部分上。
102.从每个像素区域pa的发光器件500发射的光可以显示不同于从相邻像素区域pa的发光器件500发射的光的颜色。例如，每个像素区域pa的发光层520可以与相邻像素区域pa的发光层520间隔开(或分开)。每个像素区域pa中的发光层520可以包括设置在堤部绝缘层180上的端部。每个像素区域pa的发光层520可以单独形成。例如，每个像素区域pa的发光层520可以使用精细金属掩模(fmm)形成。间隔件190可以设置在堤部绝缘层180上。间隔件190可以防止由于精细金属掩模而对堤部绝缘层180和发光层520造成损坏。间隔件190可以包括绝缘材料。例如，间隔件190可以是由有机绝缘材料制成的有机绝缘层。每个像素区域pa中的发光层520的端部可以与间隔件190间隔开(或分开)。
103.施加到每个像素区域pa的第二电极530的电压可以与施加到相邻像素区域pa的第二电极530的电压相同。例如，每个像素区域pa的第二电极530可以被电连接至相邻像素区域pa的第二电极530。每个像素区域pa的第二电极530可以包括与相邻像素区域pa的第二电极530相同的材料。例如，每个像素区域pa的第二电极530可以与相邻像素区域pa的第二电极530直接接触。每个像素区域pa的第二电极530可以延伸到堤部绝缘层180和间隔件190上。因此，在根据本公开的示例性实施例的显示装置的显示面板dp中，从每个像素区域pa的发光器件500发射的光的亮度可以由对应像素区域pa的驱动电路生成的驱动电流控制。
104.封装元件600可以设置在每个像素区域pa的发光器件500上。封装元件600可以防止由于外部冲击和湿气(水分)对每个像素区域pa中的发光器件500造成损坏。封装元件600可以包括绝缘材料。封装元件600可以具有多层结构。例如，封装元件600可以包括依次堆叠的第一封装层610、第二封装层620和第三封装层630。第二封装层620可以包括与第一封装层610和第三封装层630不同的材料。例如，第一封装层610和第三封装层630可以是由无机绝缘材料制成的无机绝缘层，第二封装层620可以是由有机绝缘材料制成的有机绝缘层。因此，在根据本公开的示例性实施例的显示装置的显示面板dp中，可以有效地防止由于外部冲击和湿气对每个像素区域pa中的发光器件500造成损坏。每个像素区域pa的发光器件500中的厚度差异可以通过第二封装层620消除。例如，封装元件600的与器件基板100相反的上表面可以是平坦表面。
105.根据本公开的示例性实施例的显示装置的显示面板dp可以防止包括氧化物半导体的半导体图案(例如，第二半导体图案310和驱动半导体图案410)的特性由于外部光而发生变化。例如，遮光图案可以设置在每个像素区域pa中。遮光图案可以遮挡(阻挡)在朝向包括氧化物半导体的半导体图案的方向上行进的外部光。例如，每个像素区域pa的遮光图案可以包括在器件基板100与第二半导体图案310之间的第一遮光图案710以及在器件基板100与驱动半导体图案410之间的第二遮光图案720。
106.第一遮光图案710可以遮挡穿过器件基板100在朝向第二半导体图案310的方向上行进的外部光。第一遮光图案710可以具有大于第二半导体图案310的尺寸。例如，第二半导体图案310可以与第一遮光图案710的一部分重叠。第一遮光图案710可以与第一开关薄膜晶体管200和驱动薄膜晶体管400间隔开(或分开)。例如，第一遮光图案710可以设置在第一开关薄膜晶体管200和驱动薄膜晶体管400的外部。
107.第一遮光图案710可以包括导电材料。例如，第一遮光图案710可以包括诸如铝
(al)、钛(ti)、铜(cu)、铬(cr)、钼(mo)和/或钨(w)的金属。第一遮光图案710可以通过形成第一开关薄膜晶体管200的工艺形成。例如，第一遮光图案710可以与第一栅电极230同时形成。第一遮光图案710可以包括与第一栅电极230相同的材料。第一遮光图案710可以设置在与第一栅电极230相同的层上。例如，第一遮光图案710可以设置在第一栅极绝缘层120与第一层间绝缘层130之间。
108.第二遮光图案720可以遮挡穿过器件基板100在朝向驱动半导体图案410的方向上行进的外部光。第二遮光图案720可以具有大于驱动半导体图案410的尺寸。例如，驱动半导体图案410可以与第二遮光图案720的一部分重叠。第二遮光图案720可以与第一开关薄膜晶体管200和第二开关薄膜晶体管200间隔开(或分开)。例如，第二遮光图案720可以设置在第一开关薄膜晶体管200和第二开关薄膜晶体管300的外部。
109.第二遮光图案720可以包括导电材料。例如，第二遮光图案720可以包括金属。第二遮光图案720可以包括与第一遮光图案710不同的材料。例如，第二遮光图案720可以包括能够阻止氢的渗透的材料。第二遮光图案720可以包括与氢稳定耦合的材料。例如，第二遮光图案720可以包括钛(ti)。因此，在根据本公开的示例性实施例的显示装置的显示面板dp中，由于形成第一半导体图案210的工艺而残留在器件基板100与隔离绝缘层140之间的氢通过第二遮光图案720(的阻挡)而不能渗透到驱动半导体图案中。也就是说，在根据本公开的示例性实施例的显示装置的显示面板dp中，可以通过第二遮光图案720防止每个像素区域pa中的驱动半导体图案410的非预期导体化。因此，在根据本公开的示例性实施例的显示装置的显示面板dp中，每个像素区域pa中的驱动薄膜晶体管400的操作特性的可靠性可以得到改善。
110.第二遮光图案720可以设置在与第一遮光图案710不同的层上。第二遮光图案720可以靠近驱动半导体图案410设置。例如，第二遮光图案720可以设置在第一隔离绝缘层141与第二隔离绝缘层142之间。第二遮光图案720与驱动半导体图案410之间的距离d2可以小于第一遮光图案710与第二半导体图案310之间的距离d1。
111.可以将特定电压施加到第二遮光图案720。施加到第二遮光图案720的电压可以不同于施加到驱动栅电极430的电压。例如，第二遮光图案720可以被电连接至驱动源电极450。可以将恒定电压施加到第二遮光图案720，而不管施加到驱动栅电极430的电压如何。因此，在根据本发明的实施例的显示装置的显示面板dp中，具有第一电容c1的寄生电容器可以形成在每个像素区域pa中的第二遮光图案720和驱动半导体图案410之间。可以在每个像素区域pa中的驱动半导体图案410和驱动栅电极430之间形成具有第二电容c2的寄生电容器。在根据本公开的示例性实施例的显示装置的显示面板dp中，影响施加到像素区域pa中的发光器件500的驱动电流的有效栅极电压的变化量可以由以下等式(方程)确定。在本文中，δv
eff
表示有效栅极电压的变化量，δv
gat
表示施加到驱动栅电极430的电压的变化量，c
act
表示由施加到驱动半导体图案410的第三源极区和第三漏极区的电压形成的寄生电容器的电容。
112.[等式]
[0113][0114]
参考所述等式，在根据本公开的示例性实施例的显示装置的显示面板dp中，影响
驱动电流的生成的有效栅极电压可以通过在每个像素区域pa中的第二遮光图案720和驱动半导体图案410之间形成的寄生电容器而降低。在典型的薄膜晶体管中，当有效栅极电压降低时，s因子可能增加并且根据施加电压的电流的变化率可能降低。在本文中，s因子是指根据薄膜晶体管的on-off(导通-截止)过渡区中的栅极电压变化的电流变化量的反比。此外，当显示面板dp的每个像素区域pa中的驱动薄膜晶体管400的s因子增加并且根据施加到驱动栅电极430的电压的电流的变化率减小时，低灰度斑点的出现(发生)率可能降低。因此，根据本公开的示例性实施例的显示装置的显示面板dp可以通过在对应像素区域pa中的第二遮光图案720和驱动半导体图案410之间形成寄生电容器来增加每个像素区域pa中的驱动薄膜晶体管400的s因子，并且可以减小根据施加到驱动薄膜晶体管400的驱动栅电极430的电压的驱动电流的变化率。也就是说，在根据本公开的示例性实施例的显示装置的显示面板dp中，可以控制每个像素区域pa中的驱动薄膜晶体管400的特性，而无需改变对应像素区域pa中的第一开关薄膜晶体管200和第二开关薄膜晶体管300的结构。因此，在根据本公开的示例性实施例的显示装置的显示面板dp中，可以防止低灰度斑点的出现，而无需改变每个像素区域pa中的第一开关薄膜晶体管200和第二开关薄膜晶体管300的特性。
[0115]
图4是示出根据对应像素区域中的第一电容与第二电容之比的每个像素区域中的驱动薄膜晶体管的s因子的视图的示例。
[0116]
参考图4，每个像素区域pa中的驱动薄膜晶体管400的s因子可以与对应像素区域pa中的第一电容c1与第二电容c2之比成比例。因此，根据本公开的示例性实施例的显示装置的显示面板dp可以通过增加在每个像素区域pa中的第二遮光图案720和驱动半导体图案410之间形成的寄生电容器的第一电容c1来有效地增加每个像素区域pa中的驱动薄膜晶体管400的s因子。例如，在根据本公开的示例性实施例的显示装置的显示面板dp中，在每个像素区域pa中，第二隔离绝缘层142可以具有比第一隔离绝缘层141薄的厚度。也就是说，在根据本公开的示例性实施例的显示装置的显示面板dp中，在每个像素区域pa中，第二遮光图案720可以设置成靠近驱动半导体图案410。例如，第二隔离绝缘层142可以具有比第二栅极绝缘层150薄的厚度。因此，在根据本公开的示例性实施例的显示装置的显示面板dp中，可以有效地防止出现低灰度斑点。
[0117]
因此，根据本公开的示例性实施例的显示装置可以包括：第一开关薄膜晶体管200，其包括由硅制成的第一半导体图案210；第二开关薄膜晶体管300，其包括由氧化物半导体制成的第二半导体图案310；驱动薄膜晶体管400，其包括由氧化物半导体制成的驱动半导体图案410；在显示面板dp的每个像素区域pa中与第二半导体图案310重叠的第一遮光图案710以及与驱动半导体图案410重叠的第二遮光图案720，其中，第二遮光图案720与驱动半导体图案410之间的距离d2可以小于第一遮光图案710与第二半导体图案310之间的距离d1。因此，在根据本公开的示例性实施例的显示装置的显示面板dp中，可以增加每个像素区域pa中的驱动薄膜晶体管400的s因子，而无需改变每个像素区域pa中的第一开关薄膜晶体管200和第二开关薄膜晶体管300的结构。因此，在根据本公开的示例性实施例的显示装置的显示面板dp中，可以有效地防止出现低灰度斑点。
[0118]
此外，在根据本公开的示例性实施例的显示装置的显示面板dp中，第二遮光图案720的尺寸可以大于驱动半导体图案410的尺寸。因此，在根据本公开的示例性实施例的显示装置的显示面板dp中，从靠近驱动半导体图案410设置的第二遮光图案720的端部衍射的
光可以不照射到驱动半导体图案410。因此，在根据本公开的示例性实施例的显示装置的显示面板dp中，可以有效地防止驱动半导体图案410的特性由于外部光而改变。
[0119]
在根据本公开的另一示例性实施例的显示装置中，可以将特定电压施加到第一遮光图案710。施加到第一遮光图案710的电压可以与施加到第二栅电极330的电压相同。例如，第一遮光图案710可以被电连接至第二栅电极330。因此，在根据本公开的另一示例性实施例的显示装置的显示面板dp中，每个像素区域pa中的第一遮光图案710可以用作对应像素区域pa中的第二开关薄膜晶体管300的双栅电极中的一个栅电极。也就是说，在根据本公开的另一示例性实施例的显示装置的显示面板dp中，每个像素区域pa中的第二半导体图案310的第二沟道区可以具有与施加到对应像素区域pa中的第二栅电极330的电压和施加到对应像素区域pa中的第一遮光图案710的电压相对应的电导率。因此，在根据本公开的另一示例性实施例的显示装置的显示面板dp中，可以改善每个像素区域pa中的第二开关薄膜晶体管300的操作特性。例如，在根据本公开的另一示例性实施例的显示装置的显示面板dp中，每个像素区域pa中的第二开关薄膜晶体管300可以被快速地导通。
[0120]
根据本公开的示例性实施例的显示装置提出，第一遮光图案710与第一栅电极230同时形成。然而，在根据本公开的另一示例性实施例的显示装置中，第一遮光图案710可以通过与形成第一栅电极230的工艺不同的工艺形成。例如，在根据本公开的另一示例性实施例的显示装置中，第一遮光图案710可以包括能够阻止氢的渗透的材料。因此，在根据本公开的另一示例性实施例的显示装置中，可以防止每个像素区域pa中的第二半导体图案310由于残留的氢而导致非预期导体化。也就是说，在根据本公开的另一示例性实施例的显示装置中，可以防止每个像素区域pa中的第二开关薄膜晶体管300出现故障。因此，在根据本公开的另一示例性实施例的显示装置中，可以有效地防止出现低灰度斑点。第一遮光图案710可以包括与第二遮光图案720相同的材料。例如，第一遮光图案可以包括钛(ti)。
[0121]
根据本公开的另一示例性实施例的显示装置还可以包括位于每个像素区域中的隔离绝缘层和外涂层之间的存储电容器。该存储电容器可以具有电容器下电极和电容器上电极的堆叠结构。在根据本公开的另一示例性实施例的显示装置中，存储电容器800可以包括设置在与第二遮光图案720相同的层上的电容器下电极810和设置在与驱动栅电极430相同的层上的电容器上电极820，如图5所示。因此，在根据本公开的另一示例性实施例的显示装置中，存储电容器800的电容器下电极810和电容器上电极820可以设置在与诸如扫描线、数据线、参考电压供应线和/或电源电压供应线的信号线不同的层上。也就是说，在根据本公开的另一示例性实施例的显示装置中，可以防止由于施加到信号线的信号而导致存储在每个驱动电路的存储电容器800中的电压出现偏差。因此，在根据本公开的另一示例性实施例的显示装置中，驱动电路中的每一个可以稳定地操作。
[0122]
根据本公开的示例性实施例的显示装置提出，驱动薄膜晶体管400的驱动栅电极430为单层。然而，在根据本公开的另一示例性实施例的显示装置中，驱动栅电极430可以具有多层结构。例如，在根据本公开的另一示例性实施例的显示装置中，驱动栅电极430可以具有第一驱动栅极431和第二驱动栅极432的堆叠结构，如图6所示。第一驱动栅极431可以靠近第二栅极绝缘层150设置。第二驱动栅极432可以设置在第一驱动栅极431上。例如，第一驱动栅极431可以设置在第二栅极绝缘层150与第二驱动栅极432之间。
[0123]
第一驱动栅极431可以包括与第二驱动栅极432不同的材料。第一驱动栅极431可
以包括能够阻止氢的渗透的材料。第一驱动栅极431可以包括与第二遮光图案720相同的材料。例如，第一驱动栅极431可以包括钛(ti)。因此，在根据本公开的另一示例性实施例的显示装置中，由后续工艺生成的氢不会渗透到驱动半导体图案410的第三沟道区中。因此，在根据本公开的另一示例性实施例的显示装置中，可以提高驱动薄膜晶体管400的操作特性的可靠性。
[0124]
第二驱动栅极432可以具有比第一驱动栅极431低的电阻。因此，在根据本公开的另一示例性实施例的显示装置中，可以防止由于第一驱动栅极431而引起信号延迟和电压降。例如，在根据本公开的另一示例性实施例的显示装置中，第二驱动栅极432的厚度可以比第一驱动栅极431的厚度厚。因此，在根据另一示例性实施例的显示装置中，可以提高关于第一驱动栅极431的材料的自由度。
[0125]
第一驱动栅极431可以与第二驱动栅极432同时形成。例如，形成第一驱动栅极431和第二驱动栅极432的步骤可以包括在第二栅极绝缘层150上形成第一导电材料层的步骤，在第一导电材料层上形成第二导电材料层的步骤，以及依次图案化第二导电材料层和第一导电材料层的步骤。第二开关薄膜晶体管的第二栅电极可以与驱动栅电极430同时形成。第二开关薄膜晶体管的第二栅电极可以具有与驱动栅电极430相同的结构。例如，第二栅电极可以具有第一开关栅极和第二开关栅极的双层结构。第一开关栅极可以包括与第一驱动栅极431相同的材料。第二开关栅极可以包括与第二驱动栅极432相同的材料。因此，在根据本公开的另一示例性实施例的显示装置中，可以提高第二开关薄膜晶体管的操作特性的可靠性。因此，在根据本公开的另一示例性实施例的显示装置中，可以改善每个驱动电路的操作特性。
[0126]
根据本公开的一个或多个示例性实施例的显示装置可以包括在器件基板的每个像素区域中的第一开关薄膜晶体管、第二开关薄膜晶体管和驱动薄膜晶体管，其中，与第一开关薄膜晶体管的第一半导体图案不同，第二开关薄膜晶体管的第二半导体图案和驱动薄膜晶体管的驱动半导体图案可以包括氧化物半导体，其中，遮光图案可以设置在器件基板与第二半导体图案之间以及器件基板与驱动半导体图案之间，并且其中，遮光图案(其设置在器件基板与驱动半导体图案之间)与驱动半导体图案之间的电容可以具有相对低的值。因此，在根据本公开的一个或多个示例性实施例的显示装置中，可以改变每个像素区域中的驱动薄膜晶体管的特性，而无需改变对应像素区域中的开关薄膜晶体管的特性。也就是说，在根据本公开的一个或多个示例性实施例的显示装置中，可以减小根据施加到驱动薄膜晶体管的栅电极的电压的电流变化值，而无需改变开关薄膜晶体管的特性。因此，在根据本公开的一个或多个示例性实施例的显示装置中，可以防止出现低灰度斑点。
[0127]
对于本领域的技术人员显而易见的是，在不脱离本公开的范围的情况下，可以对本公开进行各种修改和变化。因此，本公开旨在覆盖本公开的修改和变化，只要它们落入所附权利要求及其等同内容的范围内。