一种芯片、芯片的制备方法和电子设备与流程

本技术实施例涉及集成电路设计和制造，尤其涉及一种芯片、芯片的制备方法和电子设备。

背景技术：

1、目前，soc芯片中通常存在不同的功能模块，在芯片内部的布局方面，不同功能模块由于噪声或其他原因需要远离彼此，比如射频模块和电源管理模块需要彼此远离，通常位于芯片的对角，但是模块距离拉远之后会造成模块间的通讯线路(金属连线)过长，过长的通讯线路会挤占芯片内部空间，且还可能面临沿途形状不同模块的阻挡。

2、因此，相关技术的芯片，功能模块间通信的特殊走线通常设计复杂而且占用较多芯片内的空间资源。

技术实现思路

1、为解决现有存在的技术问题，本技术实施例提供了一种芯片、芯片的制备方法和电子设备，能够简化特殊走线的设计并且节省芯片内部空间资源，提高芯片中pad区域的面积利用率。

2、第一方面，本公开提供一种芯片，包括：

3、衬底，所述衬底包括第一区域和第二区域；所述第二区域围设于所述第一区域的周边；

4、内核core，所述内核core设置于所述第一区域；

5、多个功能模块，每个所述功能模块设置于一个子区域；所述子区域位于所述第一区域内部；

6、pad模块，所述pad模块设置于所述第二区域；所述pad模块包括接合焊盘、保护电路通道和专用走线通道；所述保护电路通道和所述专用走线通道位于所述接合焊盘与所述衬底之间；所述保护电路通道在所述衬底上的投影位于所述第二区域；

7、特殊走线，所述特殊走线布设于所述专用走线通道；所述专用走线通道在所述衬底上的投影位于所述第二区域。

8、该实施例提供的芯片，包括：衬底，所述衬底包括第一区域和第二区域；所述第二区域围设于所述第一区域的周边；内核core，所述内核core设置于所述第一区域；多个功能模块，每个所述功能模块设置于一个子区域；所述子区域位于所述第一区域内部；pad模块，所述pad模块设置于所述第二区域；所述pad模块包括接合焊盘、保护电路通道和专用走线通道；所述保护电路通道和所述专用走线通道位于所述接合焊盘与所述衬底之间；所述保护电路通道在所述衬底上的投影位于所述第二区域；特殊走线，所述特殊走线布设于所述专用走线通道；所述专用走线通道在所述衬底上的投影位于所述第二区域。该芯片，在接合焊盘下面的区域设置专用走线通道用于布设特殊走线，能够简化特殊走线的设计并且节省芯片内部空间资源，提高芯片中pad区域的面积利用率。

9、在一种可选的实施方式中，所述芯片还包括保护电路，所述保护电路布设于所述保护电路通道中。

10、在一种可选的实施方式中，所述第二区域包括第一细分区域和第二细分区域；所述保护电路通道在所述衬底上的投影位于所述第一细分区域；所述专用走线通道在所述衬底上的投影位于所述第二细分区域。

11、在一种可选的实施方式中，所述第二细分区域位于所述第一细分区域远离所述第一区域中心的一侧。

12、上述芯片，第二细分区域位于所述第一细分区域的外侧，可以减少专用走线通道对保护电路通道中的连线的阻挡，能够简化特殊走线的设计并且节省芯片内部空间资源，提高芯片中pad区域的面积利用率。

13、在一种可选的实施方式中，所述芯片还包括与所述特殊走线关联的辅助元件；所述专用走线通道还用于布设所述辅助元件。

14、在一种可选的实施方式中，所述专用走线通道包括第一走线通道子结构和/或第二走线通道子结构；所述第一走线通道子结构用于布设数字信号的特殊走线；所述第二走线通道子结构用于布设模拟信号的特殊走线。

15、上述芯片，走线简洁一致，能够简化特殊走线的设计并且节省芯片内部空间资源，提高芯片中pad区域的面积利用率。

16、在一种可选的实施方式中，所述专用走线通道还包括第一地线和/或第二地线；所述第一地线用于屏蔽所述第一走线通道子结构；所述第二地线用于屏蔽所述第二走线通道子结构。

17、上述芯片，对第一走线通道子结构和/或第二走线通道设置地线进行屏蔽，可以对模拟信号的特殊走线以及数字信号的特殊走线进行针对性的屏蔽，强化对特殊走线的屏蔽，并简化特殊走线的设计并且节省芯片内部空间资源，提高芯片中pad区域的面积利用率。

18、在一种可选的实施方式中，所述第一走线通道子结构包括至少一个第一走线通道；所述第二走线通道子结构包括至少一个第二走线通道；所述第一地线呈环状包围各个第一走线通道；所述第二地线呈环状包围各个第二走线通道。

19、上述芯片，可以进一步强化对特殊走线的屏蔽，并简化特殊走线的设计并且节省芯片内部空间资源，提高芯片中pad区域的面积利用率。

20、在一种可选的实施方式中，所述专用走线通道还包括第三地线；所述第三地线设置于所述接合焊盘，与所述第一地线和/或所述第二地线之间。

21、上述芯片，在所述接合焊盘，与所述第一地线和/或所述第二地线之间设置第三地线，进一步强化对特殊走线的屏蔽，并简化特殊走线的设计并且节省芯片内部空间资源，提高芯片中pad区域的面积利用率。

22、在一种可选的实施方式中，所述专用走线通道中的所述特殊走线，通过相邻pad单元间的间隙接入到功能模块内部。

23、上述芯片，特殊走线通过相邻pad单元间的间隙接入到功能模块内部，可以减少占用内核core的空间，能够简化特殊走线的设计并且节省芯片内部空间资源，提高芯片中pad区域的面积利用率。

24、在一种可选的实施方式中，所述功能模块包括至少一个第一端口和/或至少一个第二端口；所述第一端口用于进行功能模块之间的通信；所述第二端口用于功能模块与内核core之间的通信；所述第一端口设置于所述功能模块的靠近所述pad模块的一侧；所述第二端口设置于所述功能模块的靠近所述内核core的一侧。

25、上述芯片，需要与其他功能模块互联的特殊走线的端口位于靠近pad模块的区域，而与内核core区域交互的端口放置在靠近内核core的区域，可以进一步地简化特殊走线的设计并且节省芯片内部空间资源，提高芯片中pad区域的面积利用率。

26、第二方面，本公开提供一种芯片的制备方法，所述方法包括：

27、提供衬底；

28、在所述衬底上形成内核core、多个功能模块、pad模块和特殊走线；其中，所述衬底包括第一区域和第二区域；所述第二区域围设于所述第一区域的周边；所述内核core设置于所述第一区域；每个所述功能模块设置于一个子区域；所述子区域位于所述第一区域内部；所述pad模块设置于所述第二区域；所述pad模块包括接合焊盘、保护电路通道和专用走线通道；所述保护电路通道和所述专用走线通道位于所述接合焊盘与所述衬底之间；所述保护电路通道在所述衬底上的投影位于所述第二区域；所述特殊走线布设于所述专用走线通道；所述专用走线通道在所述衬底上的投影位于所述第二区域。

29、在一种可选的实施方式中，在衬底上形成内核core、多个功能模块、pad模块和特殊走线时，还在衬底上形成保护电路，所述保护电路布设于所述保护电路通道中。

30、在一种可选的实施方式中，所述第二区域包括第一细分区域和第二细分区域；所述保护电路通道在所述衬底上的投影位于所述第一细分区域；所述专用走线通道在所述衬底上的投影位于所述第二细分区域。

31、在一种可选的实施方式中，所述第二细分区域位于所述第一细分区域远离所述第一区域中心的一侧。

32、在一种可选的实施方式中，所述芯片还包括与所述特殊走线关联的辅助元件；所述专用走线通道还用于布设所述辅助元件。

33、在一种可选的实施方式中，所述专用走线通道包括第一走线通道子结构和/或第二走线通道子结构；所述第一走线通道子结构用于布设数字信号的特殊走线；所述第二走线通道子结构用于布设模拟信号的特殊走线。

34、在一种可选的实施方式中，所述专用走线通道还包括第一地线和/或第二地线；所述第一地线用于屏蔽所述第一走线通道子结构；所述第二地线用于屏蔽所述第二走线通道子结构。

35、在一种可选的实施方式中，所述第一走线通道子结构包括至少一个第一走线通道；所述第二走线通道子结构包括至少一个第二走线通道；所述第一地线呈环状包围各个第一走线通道；所述第二地线呈环状包围各个第二走线通道。

36、在一种可选的实施方式中，所述专用走线通道还包括第三地线；所述第三地线设置于所述接合焊盘，与所述第一地线和/或所述第二地线之间。

37、在一种可选的实施方式中，所述专用走线通道中的所述特殊走线，通过相邻pad单元间的间隙接入到功能模块内部。

38、在一种可选的实施方式中，所述功能模块包括至少一个第一端口和/或至少一个第二端口；所述第一端口用于进行功能模块之间的通信；所述第二端口用于功能模块与内核core之间的通信；所述第一端口设置于所述功能模块的靠近所述pad模块的一侧；所述第二端口设置于所述功能模块的靠近所述内核core的一侧。

39、第三方面，本公开提供一种电子设备，所述电子设备包括如第一方面中任一项所述的芯片。

40、第二方面至第三方面任意一种实现方式所带来的技术效果可参见第一方面的实现方式所带来的技术效果，此处不再赘述。