半导体装置及其形成方法与流程

1.本揭示案是关于一种半导体装置，及形成半导体装置的方法。


背景技术：

2.半导体装置应用于多种电子设备，例如：个人计算机、手机、数字相机，和其他电子装备。典型的半导体装置工艺为在半导体基板上依序沉积绝缘或介电层、导电层和半导体层，并使用光刻技术图案化各种材料层，以生成其上的电路元件。
3.半导体产业为了让更多元件可以整合至一特定区域，持续减少最小特征尺寸，以继续改善各种电子元件(例如：晶体管、二极管、电阻器和电容器等)的集成密度。然而，当最小特征尺寸被减少，随之而来的问题就需要被解决。


技术实现要素：

4.本揭示案的一种形成半导体装置的方法包括：在第一纳米结构堆叠体和隔离区域上形成牺牲层，其中第一纳米结构堆叠体包含交替的多个第一纳米结构和多个第二纳米结构，第一纳米结构是第一半导体材料，第二纳米结构则是第二半导体材料；在第一纳米结构堆叠体和牺牲层的第一部分上形成虚拟栅极结构；移除牺牲层的第二部分以曝露邻近虚拟栅极结构的第一纳米结构堆叠体的侧壁；在虚拟栅极结构上形成与第一纳米结构堆叠体的侧壁实体接触的间隙壁层；通过第一纳米结构堆叠体形成第一源极/漏极凹陷，其中第一纳米结构和第二纳米结构的多个侧壁在第一源极/漏极凹陷中曝露；以及在第一源极/漏极凹陷中形成与间隙壁层的第一部分实体接触的第一源极/漏极区域。
5.本揭示案的一种形成半导体装置的方法包括：在半导体基板上形成多层堆叠体；图案化多层堆叠体以形成纳米结构堆叠体，其中纳米结构堆叠体包含交替的多个第一纳米结构和多个第二纳米结构，第一纳米结构是第一半导体材料，第二纳米结构则是第二半导体材料；沿着纳米结构堆叠体的多个侧壁形成牺牲层；在纳米结构堆叠体和牺牲层上形成虚拟栅极结构；移除牺牲层的部分以形成与纳米结构堆叠体相邻的第一凹陷，牺牲层的剩余部分则包覆于虚拟栅极结构中；在虚拟栅极结构上形成间隙壁层，其中间隙壁层的第一部分填充于第一凹陷中；在多层堆叠体中形成与虚拟栅极结构相邻的第二凹陷；在第二凹陷中形成与间隙壁层的第一部分实体接触的源极/漏极区域；移除虚拟栅极结构以形成第三凹陷；移除第一纳米结构和第二纳米结构其中一者和至少牺牲层的剩余部分的部分；以及在第三凹陷中形成栅极结构。
6.本揭示案的一种半导体装置包括：半导体基板；在半导体基板上的第一通道区域，其中第一通道区域包含第一纳米结构堆叠体；在第一通道区域上的第一栅极堆叠体，其中第一栅极堆叠体包含第一栅极电极和第一栅极介电质；与第一通道区域相邻的第一源极/漏极区域；介于第一源极/漏极区域的第一侧壁和第一栅极介电质之间的第一内间隙壁；以及与第一源极/漏极区域的第二侧壁实体接触的第一间隙壁，其中第一间隙壁包覆第一内间隙壁的侧壁。
附图说明
7.以接下来的详细解说，辅以搭配的图示，可以最佳地了解目前揭露的部分。需注意的是，根据产业中的标准作法，各种特征并未依比例绘制。事实上，为了讨论清晰，各种特征的维度可能被任意地放大或缩小。图1根据一些实施例，以三维视角阐明一个纳米结构场效晶体管(nano-fet)；图2a至图31e根据一些实施例，以截面和平面图阐明制成纳米结构场效晶体管的中间过程；图32a、图32b、图32c、图32d和图32e根据一些实施例，以截面和平面图阐明一个纳米结构场效晶体管。
8.【符号说明】
9.20:分隔物
10.50:基板
11.50n:n型区域
12.50p:p型区域
13.51a:第一半导体层
14.51b:第一半导体层
15.51c:第一半导体层
16.52a:第一纳米结构
17.52b:第一纳米结构
18.52c:第一纳米结构
19.53a:第二半导体层
20.53b:第二半导体层
21.53c:第二半导体层
22.54a:第二纳米结构
23.54b:第二纳米结构
24.54c:第二纳米结构
25.55:纳米结构
26.58:光罩
27.58a:第一光罩层
28.58b:第二光罩层
29.64:多层堆叠体
30.66:鳍
31.68:浅沟槽隔离区域
32.70:虚拟介电层
33.71:虚拟栅极介电质
34.72:虚拟栅极层
35.74:光罩层
36.76:虚拟栅极
37.78:光罩
38.80:第一间隙壁层
39.81:第一间隙壁
40.82:第二间隙壁层
41.83:第二间隙壁
42.86:第二凹陷
43.88:侧壁凹陷
44.89:内间隙壁层
45.90:第一内间隙壁
46.91:磊晶区域
47.92:磊晶源极/漏极区域
48.92a:第一半导体材料层
49.92b:第二半导体材料层
50.92c:第三半导体材料层
51.94:接触蚀刻停止层
52.96:第一层间介电质
53.98:第三凹陷
54.100:栅极介电层
55.102:栅极电极
56.102n:栅极电极
57.102p:栅极电极
58.104:栅极光罩
59.106:第二层间介电质
60.108:第三凹陷
61.112:源极/漏极接触
62.114:栅极接触
63.120:牺牲层
64.121:第一凹陷
65.124:衬垫
66.126:填充材料
67.128:上部介电层
68.130:绝缘鳍
69.a-a’:截面a-a’70.b-b’:截面b-b’71.c-c’:截面c-c’72.d-d’:截面d-d’73.h1:高度
74.h2:高度
75.t1:厚度
76.w1:宽度
具体实施方式
77.接下来的揭露提供许多不同的实施例或例子，以实现本揭示案的不同特征。具体的部件及组合例子于下面描述，以简化目前的揭露。当然，这些仅是例子，并不意欲限制。例如当下面描述到一个第一特征在一个第二特征上方或上时，它可能包含第一特征和第二特征有直接接触，也可能包含有另一特征在第一特征和第二特征之间形成，使得第一特征和第二特征可不直接接触的实施例。除此之外，目前的揭露可能在各种例子中重复参照数字和(或)字母，这种重复是为了简化清晰，本身并不指定讨论到的各实施例和(或)组态之间有关系。
78.更进一步地说，空间相关的词汇如下面和上面等，他们可能在此为了简化描述而如图中所示，用以描述一个元件或特征和另一元件(们)或特征(们)之间的关系。这种空间相关的词汇不仅包含图中所指示的方位，也意欲包含装置在使用和操作时的不同方位，设备可能被不同样地定位(转九十度或其他方位)，在此空间相关的描述同样可相应被解释。
79.根据一些实施例，牺牲层(sacrificial layer)于其中使用。例如在一些实施例中，牺牲层沿着纳米结构堆叠体的数个侧壁形成，接着绝缘结构可在相邻的纳米结构堆叠体之间形成。牺牲层材料的选择可如一种半导体材料，使得在形成栅极间隙壁(gate spacer)时，牺牲层可以被移除或是以介电材料取代掉。栅极间隙壁的材料提供源极/漏极区域和栅极电极之间较好的绝缘，因此提升效能。
80.关于一个包含数个纳米结构场效晶体管的晶片，本文在下方以特定的内文描述于实施例中，然而各实施例可应用于含不同种类的晶体管(例如：鳍式场效晶体管(fin field effect transistor,finfet)，或平面晶体管(planar transistor)等)，以取代纳米结构场效晶体管或与纳米结构场效晶体管组合的晶片中。
81.图1为根据一些实施例以三维视角阐明数个纳米结构场效晶体管(例如：纳米线场效晶体管(nanowire fet)，或纳米片场效晶体管(nanosheet fet)等)的例子。这些纳米结构场效晶体管包含数个纳米结构55(例如：纳米片，或纳米线等)，且纳米结构55的位置位于坐落于基板50(例如：一种半导体基板)的数个鳍66之上，其中的纳米结构55作为纳米结构场效晶体管的通道区域(channel region)，且纳米结构55可包含p型纳米结构、n型纳米结构或其组合。数个浅沟槽隔离(shallow trench isolation,sti)区域68置于相邻的鳍66之间，且可从相邻的浅沟槽隔离区域68的上方和之间突出，尽管浅沟槽隔离区域68在描述或图示中与基板50有所区隔，但在本文的使用中，“基板”这个词可以单单指半导体基板，或是半导体基板与这些浅沟槽隔离区域的组合。除此之外，虽然鳍66的底部部分在图示中与基板50被视为单一且连续的材料，但鳍66的底部部分和(或)基板50可包含单一或多个材料。在本文中，鳍66被指为延伸于相邻浅沟槽隔离区域68之间的部分。
82.数个栅极介电层100在鳍66的表面上方，且沿着纳米结构55的表面上方、侧壁和表面下方。数个栅极电极102在栅极介电层100的上方。而磊晶源极/漏极区域92则置于与栅极介电层100和栅极电极102相对侧的鳍66上。
83.图1更进一步地在之后的图中阐明可参照的截面。截面a-a’是沿着栅极电极102纵轴的方向，也是此例中纳米结构场效晶体管里磊晶源极/漏极区域92之间电流的垂直方向。截面b-b’是垂直于截面a-a’且平行于纳米结构场效晶体管中鳍66的方向，也是此例中纳米结构场效晶体管里磊晶源极/漏极区域92之间电流的方向。截面c-c’是平行于截面a-a’且
延伸穿越纳米结构场效晶体管里磊晶源极/漏极区域的方向。截面d-d’是平行于截面b-b’且延伸穿越纳米结构场效晶体管的间隙壁(spacer)和栅极介电质(gate dielectric)的方向。接下来的图将阐明这些参照的截面。
84.在此讨论的一些实施例使用后栅极技术(gate-last process)形成纳米结构场效晶体管，在其他实施例中，前栅极技术(gate-first process)也可被使用。此外，一些实施例考虑应用于平面装置如平面场效晶体管或于鳍式场效晶体管(finfets)的方向。
85.图2a至图32d为根据一些实施例，制成纳米场效晶体管中间过程的截面和平面图。图2a、图3a、图4a、图5a、图6a、图7a、图8a、图9a、图10a、图11a、图12a、图13a、图14a、图15a、图16a、图17a、图18a、图19a、图20a、图21a、图22a、图23a、图24a、图25a、图26a、图27a、图28a、图29a、图30a、图31a和图32a阐明参照图1的截面a-a’。图2b、图3b、图4c、图5c、图6c、图7c、图8c、图9c、图10c、图11c、图12c、图13c、图14e、图15e、图16e、图17e、图18e、图19e、图20e、图21f、图22f、图23g、图24e、图25d、图26d、图27d、图28d、图29e、图30e、图31e和图32e阐明如图2a所示在n型区域50n中与第一半导体层51a同一层的平面图。图14b、图15b、图16b、图17b、图18b、图19b、图20b、图21b、图21c、图22b、图22c、图23b、图23e、图24b、图24c、图25b、图26b、图27b、图28b、图29b、图30b、图31b和图32b阐明参照图1的截面b-b’。图14c、图15c、图16c、图17c、图18c、图19c、图20c、图21d、图22d、图23c、图23d、图24c、图25c、图29c、图30c、图31c和图32c阐明参照图1的截面c-c’。图4b、图5b、图6b、图7b、图8b、图9b、图10b、图11b、图12b、图13b、图15d、图16d、图17d、图18d、图19d、图20d、图21e、图22e、图23f、图24d、图25c、图26c、图27c、图28c、图30d、图31d和图32d阐明参照图1的截面d-d’。
86.基板50于图2a中可为半导体基板，例如可掺杂(如p型掺杂剂或n型掺杂剂)或不掺杂的体半导体或绝缘层上覆半导体(semiconductor-on-insulator,soi)等。基板50可是晶圆，例如硅晶圆。通常来说，半导体在绝缘层上覆半导体基板(soi substrate)是一层在绝缘层上形成的半导体材料。绝缘层可是如一个埋入氧化物(buried oxide,box)层或一个氧化硅层等，且绝缘层会配置在一个基板上，典型上是一个硅或玻璃基板，其他基板像是多层或梯度基板也可被使用。在一些实施例中，基板50的半导体材料可包含硅；锗；半导体化合物含有碳化硅、砷化镓、磷化镓、磷化铟、砷化铟和(或)锑化铟；半导体合金含有硅锗、磷砷化镓、砷化铝铟、砷化铝镓、砷化镓铟、磷化镓铟和(或)磷化砷化镓铟或上述的组合。
87.基板50有一个n型区域50n和一个p型区域50p。n型区域50n可以形成n型装置，像是n型金属氧化物半导体场效晶体管(nmos transistor)，又如n型纳米结构场效晶体管；而p型区域50p可以形成p型装置，像是p型金属氧化物半导体场效晶体管(pmos transistor)，又如p型纳米结构场效晶体管。n型区域50n可实际上与p型区域50p区隔开(如图示中以分隔物20做区隔)，也可有任一数目的装置特征(例如其他主动装置、掺杂区域，和隔离结构等)配置于n型区域50n和p型区域50p之间。虽然图示为一个n型区域50n和一个p型区域50p，但任何数目的n型区域50n和p型区域50p都可以被配置。
88.进一步于图2a中，基板50上形成一个多层堆叠体64，此多层堆叠体64包含交替的第一半导体层51a至51c(统称第一半导体层51)和第二半导体层53a至53c(统称第二半导体层53)。为了解说及如下方较详尽的讨论所示，第二半导体层53将会被移除，而第一半导体层51将会被图案化以形成p型区域50p中纳米结构场效晶体管的通道区域。另外，第一半导体层51将会被移除，而第二半导体层53将会被图案化以形成n型区域50n中纳米结构场效晶
体管的通道区域。尽管如此，在一些实施例中，第一半导体层51可被移除，而第二半导体层53可被图案化以形成p型区域50p中纳米结构场效晶体管的通道区域，以及第二半导体层53可被移除，而第一半导体层51可被图案化以形成n型区域50n中纳米结构场效晶体管的通道区域。
89.甚至在其他实施例中，第一半导体层51可被移除，而第二半导体层53可被图案化以同时形成n型区域50n和p型区域50p中纳米结构场效晶体管的通道区域。而在其他实施例中，第二半导体层53可被移除，而第一半导体层51可被图案化以同时形成n型区域50n和p型区域50p中纳米结构场效晶体管的通道区域。在这些实施例中，同时在n型区域50n和p型区域50p中形成的通道区域可由一种相同的材料组成(例如：硅或其他半导体材料)，且这些区域通道是同步形成。图32a、图32b、图32c、图32d和第33e图即为例子，阐述一种由这种实施例所形成的结构，其中p型区域50p和n型区域50n中的通道区域包含硅。
90.为达阐明的目的，多层堆叠体64如图所示包含各有三层的第一半导体层51和第二半导体层53。在一些实施例中，多层堆叠体64可包含有各自任意层数的第一半导体层51和第二半导体层53。多层堆叠体64的每一层可由一种工艺如化学气相沉积(chemical vapor deposition,cvd)、原子层沉积(atomic layer deposition,ald)、气相磊晶(vapor phase epitaxy,vpe)或分子束磊晶(molecular beam epitaxy,mbe)等磊晶生成。在各种实施例中，第一半导体层51可由适合p型纳米结构场效晶体管的第一半导体材料形成，例如硅锗等；而第二半导体层53可由适合n型纳米结构场效晶体管的第二半导体材料形成，例如硅或碳化硅等。为达阐述的目的，多层堆叠体64在图示中拥有一个置于最底且适合p型纳米结构场效晶体管的半导体层，而在一些实施例中，多层堆叠体64可被制成最底层为一个适合n型纳米结构场效晶体管的半导体层。
91.第一半导体材料和第二半导体材料可能是对彼此有高蚀刻选择性的材料，由此在不显著移除n型区域50n中具第二半导体材料的第二半导体层53的情况下，具第一半导体材料的第一半导体层51可被移除，从而让第二半导体层53可以被图案化以形成n型纳米片场效晶体管(nsfet)的通道区域。同样地，在不显著移除p型区域50p中具第一半导体材料的第一半导体层51的情况下，具第二半导体材料的第二半导体层53可被移除，从而让第一半导体层51可以被图案化以形成p型纳米片场效晶体管(nsfet)的通道区域。
92.图2b阐明的一个平面图为n型区域50n中与第一半导体层51a同层的结构，接续图2b的图则将阐明同层中这个结构的各平面图。
93.在接续图2a的图3a所阐明的实施例中，拥有所需高度和(或)层数的多层堆叠体64受到光罩58的沉积。接续图2b的图3b则阐明在n型区域50n中与第一半导体层51a同层的结构的一个平面图。光罩58可被用于后续多层堆叠体64的图案化(参照下面图4a至图4b)，其可被沉积在多层堆叠体64的最上方表层，如图3a。光罩58可能是单层光罩或是多层光罩，如图3a中所示的第一光罩层58a，以及在第一光罩层58a之上有第二光罩层58b。第一光罩层58a和第二光罩层58b可各自由介电材料如氧化硅、氮化硅或其组合等所组成，而且通过可行的技术被沉积或热生成。第一光罩层58a的材料比起第二光罩层58b的材料可能有高的蚀刻选择性，此例中第一光罩层58a就可能会是由氧化硅形成，而第二光罩层58b就可能是由氮化硅所形成。
94.现在参照图4a、图4b和图4c，根据一些实施例，鳍66在基板50中形成，而纳米结构
55在多层堆叠体64中形成，部分光罩58可留在纳米结构55的上方表面。在一些实施例中，纳米结构55和鳍66可通过在多层堆叠体64和基板50中蚀刻沟槽而分别在多层堆叠体64和基板50中所形成，这种蚀刻可是任何可行的蚀刻技术，例如反应性离子蚀刻(reactive ion etch,rie)或中性离子束蚀刻(neutral beam etch,nbe)等，或其组合。蚀刻可能是非均质的。通过蚀刻多层堆叠体64以形成的纳米结构55可更进一步的由第一半导体层51中定义出第一纳米结构52a至52c(统称成第一纳米结构52)，以及由第二半导体层53中定义出第二纳米结构54a至54c(统称成第二纳米结构54)。图4c阐明的一个平面图为穿过第一纳米结构52a且于n型区域50n之中的结构。第一纳米结构52和第二纳米结构54可更进一步的统称为纳米结构55。
95.任何适合的方法，使用光罩58作为一个蚀刻光罩者，都可用来图案化鳍66和纳米结构55，例如可能使用一个或更多个的微影(photolithography)工艺含双重图形(double-patterning)或多重图形(multi-patterning)的工艺来图案化光罩58、鳍66和纳米结构55。通常来说，双重图形或多重图形的工艺结合了微影和自对准的工艺，使得生成的图案具有例如比起使用单一且直接的微影工艺有更小的间距。例如在一个实施例中，一个牺牲层在基板上形成且使用一个微影工艺图案化，间隙壁则使用自对准工艺来沿着图案化过的牺牲层形成，接者移除牺牲层，而剩下的间隙壁就可被用来图案化鳍66。图案化可包含一个或更多个的蚀刻工艺，例如反应性离子蚀刻或中性离子束蚀刻等，或其组合。蚀刻可能为非均质的。在一些实施例中，光罩58(或其他层)可保留于鳍66和纳米结构55上。
96.为达阐明的目的，图4a图示在n型区域50n和p型区域50p中的鳍66拥有大体相同的宽度。在一些实施例中，在n型区域50n中的鳍66可能比在p型区域50p中的鳍66有着更大或更薄的宽度。更甚者，尽管每个鳍66和纳米结构55都被图示为拥有一个一致性的宽度，在其他实施例中鳍66和(或)纳米结构55可能拥有锥形的侧壁，使得鳍66和(或)纳米结构55的每个宽度逐渐沿着基板50的方向增加，在这样的实施例中每个纳米结构55可拥有一个不同的宽度且形状上为梯形。
97.在图5a、图5b和图5c中，浅沟槽隔离区域68与鳍66相邻形成。浅沟槽隔离区域68可通过在基板50、鳍66和纳米结构55之上及鳍66之间沉积一绝缘材料而形成。绝缘材料可是一种氧化物如氧化硅或一种氮化物等，或其组合，且其可由高密度电浆化学气相沉积(high-density plasma cvd,hdp-cvd)或可流动化学气相沉积(flowable cvd,fcvd)等或其组合所形成，通过任何可行的工艺来形成的其他绝缘材料也可被使用。在阐明的实施例中，绝缘材料是由氧化硅通过一个可流动化学气相沉积工艺所形成。一旦绝缘材料形成，可实施退火(anneal)工艺。在一个实施例中，绝缘材料的形成使得过多的绝缘材料包覆在纳米结构55。虽然绝缘材料被图示为单一层，但在一些实施例中可使用多层。举例来说，在一些实施例中一个衬垫(未另外图示)可先沿着基板50、鳍66和纳米结构55的表面形成，接着一个如上述讨论的填充材料就可在衬垫上形成。
98.一个移除工艺接着被用来移除在纳米结构55上过多的绝缘材料，在一些实施例里一种平面化工艺如化学机械研磨(chemical mechanical polish,cmp)、回蚀(etch-back)工艺或其组合等可被使用，这种平面化工艺会曝露出纳米结构55使纳米结构55的上表面和绝缘材料在平面化工艺完成后被整平。
99.接着绝缘材料凹陷以形成浅沟槽隔离区域68，绝缘材料凹陷使得在n型区域50n和
p型区域50p中的鳍66上部突出于相邻的浅沟槽隔离区域68之间。再来，浅沟槽隔离区域68的上表面可如图中的为平坦表面，或是为凸面、凹面(如碟状)或其组合。浅沟槽隔离区域68的上表面可通过一个适当的蚀刻以制成平面、凸面和(或)凹面。浅沟槽隔离区域68可以一个可行的蚀刻工艺达到凹陷，如一个对绝缘材料的材料有选择性者(像是比起蚀刻鳍66和纳米结构55的材料，蚀刻绝缘材料的材料有更快的速率)，举例来说，可使用一个氧化剂如稀释的氢氟酸(dilute hydrofluoric,dhf)来移除。
100.上述描述的关于图2a至图5c只是一个鳍66和纳米结构55可能如何形成的例子。在一些实施例中，鳍66和(或)纳米结构55可使用光罩和磊晶生长工艺来形成，例如一个介电层可以在基板50的上方表面形成，经由在介电层蚀刻出沟槽以曝露下方的基板50，磊晶结构则可以在沟槽中磊晶生成，然后介电层凹陷使磊晶结构突出于介电层以形成鳍66和(或)纳米结构55。磊晶结构可如上述讨论过的包含交替的半导体材料，例如第一半导体材料和第二半导体材料。在一些磊晶结构为由磊晶生长的实施例中，磊晶生长材料可能是在生长时原位掺杂以避免在之前和(或)之后来注入，尽管原位和以注入来掺杂是可被同时使用的。
101.除此之外，仅为了阐明的目的，第一半导体层51(及所致的第一纳米结构52)和第二半导体层53(及所致的第二纳米结构54)在此被图示和讨论为在p型区域50p及n型区域50n中含相同的材料。因此在一些实施例中，第一半导体层51和第二半导体层53可能同时或其一有不同的材料或是以不同的顺序于p型区域50p和n型区域50n中形成。
102.更进一步在图5a、图5b和图5c中，适当的壁(未另外图示)可在鳍66、纳米结构55和(或)浅沟槽隔离区域68中形成。在一些有不同种类壁的实施例中，n型区域50n和p型区域50p的不同注入步骤可以一种光阻剂(photoresist)或其他光罩(未另外图示)来实现，例如光阻剂可在n型区域50n和p型区域50p中于鳍66和浅沟槽隔离区域68的上方形成，光阻剂被图案化就曝露出p型区域50p。光阻剂由使用旋涂技术(spin-on technique)来形成，且可使用可行的光蚀刻技术来图案化。一旦光阻剂被图案化，n型杂质的注入就会在p型区域50p中被实行，而且光阻剂可作为一个光罩以接着预防n型杂质于n型区域50n中注入。n型杂质可是磷、砷或锑等，注入区域的浓度范围大约每立方厘米1013原子至大约每立方厘米1014原子。注入之后光阻剂会被移除，例如通过可行的灰化工艺(ashing process)以移除。
103.在p型区域50p的注入之后或之前，光阻剂或光罩(未另外图示)会在p型区域50p和n型区域50n中的鳍66、纳米结构55和浅沟槽隔离区域68之上形成，光阻剂被图案化就曝露出n型区域50n。光阻剂由使用旋涂技术来形成，且可使用可行的光蚀刻技术来图案化。一旦光阻剂被图案化，p型杂质的注入就会在n型区域50n中被实行，而且光阻剂可作为一个光罩以接着预防p型杂质于p型区域50p中注入。p型杂质可是硼、氟化硼、铟等，注入区域的浓度范围大约每立方厘米1013原子至大约每立方厘米1014原子。注入之后光阻剂会被移除，例如通过可行的灰化工艺(ashing process)以移除。
104.在n型区域50n和p型区域50p的注入之后，一种退火可被实行以修复注入的缺陷和活化已注入的p型和(或)n型杂质。在一些实施例中，磊晶片的生长材料可能是在生长时原地掺杂以避免注入，但原位和以注入来掺杂是可同时使用的。
105.在图6a、图6b和图6c中，牺牲层120在鳍66和纳米结构55的上方和周围形成，如果有光罩58的话牺牲层120也可能在其上部形成。在一些实施例中，牺牲层120通过磊晶生长
而成，包含在鳍66和纳米结构55上生长一个薄的种层，然后从第二层生长牺牲层120的材料。种层可在鳍66和纳米结构55形成之后才生长(参照上面图4a)。部分种层可接着被浅沟槽隔离区域68给掩盖(参照上面图5a)，而剩下曝露的种层部分可被用来磊晶生长成牺牲层120，使得浅沟槽隔离区域68的上部表面保持曝露。牺牲层120可由一种半导体材料(像是如硅锗或其他半导体材料)所形成，由一种工艺如气相磊晶(vpe)或分子束磊晶(mbe)所生长，以及由一种工艺如化学气相沉积(cvd)或原子层沉积(ald)等来沉积。牺牲层120将会在工艺中被用来作为暂时的间隙壁，且将接着被移除而曝露出部分的纳米结构55以作为纳米结构场效晶体管的通道区域。具体来说，在阐明的实施例中，于n型区域50n中的牺牲层120和第一纳米结构52将于后续被移除且被形成于第二纳米结构54周围的栅极结构所取代；于p型区域50p中的牺牲层120和第二纳米结构54将于后续被移除且被形成于第一纳米结构52周围的栅极结构所取代(参照下面的图27a至图28c)。形成牺牲层120的半导体材料可与第一纳米结构52或第二纳米结构54的一样，或以不同的材料形成。在一些实施例中，牺牲层120的材料比起蚀刻第二纳米结构54的材料有着高的蚀刻选择性、比起蚀刻第一纳米结构52的材料有着高的蚀刻选择性，或是比起蚀刻第一纳米结构52和第二纳米结构54的材料有着高的蚀刻选择性。
106.在图7a至图11c中，绝缘鳍130(也称为介电鳍130或混合鳍130)在鳍66和纳米结构55上的牺牲层120的剩余部分之间形成。绝缘鳍130可以使之后形成的源极/漏极区域彼此绝缘(参照下面的图24b至图24e)。在图7a、图7b和图7c中，一个衬垫124以一个可行的沉积工艺如原子层沉积(ald)、化学气相沉积(cvd)、分子束沉积(molecular-beam deposition,mbd)和物理气相沉积(physical vapor deposition,pvd)等共形地沉积在结构上。衬垫124可由氮化物如氮化硅、碳氮化硅或碳氮氧化硅等形成。衬垫124可在后续形成填充材料126(参照下面的图9a和图9b)时减少牺牲层120的氧化，而可有效的在之后去除牺牲层120。
107.在图8a、图8b和图8c中，填充材料126在衬垫124上形成，并填充于相邻的鳍66和纳米结构55间的剩余空间。填充材料126可形成绝缘鳍130的大半下部(参照图9a)，且使之后形成的源极和(或)漏极区域(参照下面图24b至图24e)彼此绝缘。填充材料126可由可行的沉积工艺形成，例如原子层沉积(ald)、化学气相沉积(cvd)、分子束沉积(mbd)、物理气相沉积(pvd)等。填充材料126可能是一个适合的介电材料如同一种氧化物像氧化硅或碳氮氧化硅等；或一个具有高k值的介电材料(例如k值大于约7的那种)，像是氧化铪、氧化锆、氧化铝锆、氧化铪、氧化铪硅或氧化铝等，或其组合。
108.在图9a、图9b和图9c中，衬垫124的上部分以及于光罩58上表面之上的填充材料126可使用一种或多种可行的蚀刻工艺来移除，例如一种对绝缘鳍130有选择性者(如选择性地用比对牺牲层120材料还快的速率蚀刻衬垫124的材料和填充材料126)。过多的衬垫124部分和填充材料126可使用平面化工艺来移除，例如化学机械研磨。衬垫124和填充材料126可更进一步的通过一个或多个蚀刻工艺达到凹陷。衬垫124的上部分和填充材料126可被移除以使接续的光罩58被移除(参照下面图12a、图12b和图12c)，且衬垫124和填充材料126进一步凹陷可使鳍66的上部分和纳米结构55之间形成介电层(参照下面图10a至图10c)。
109.在图10a、图10b和图10c中，用于绝缘鳍130的一个或多个上部介电层128可以在衬垫124和填充材料126上形成。上部介电层128可由有具高k值的介电材料(例如那些k值大于
约7者)形成，像是氧化铪、氧化锆、氧化锆、氧化铝铪、氧化铪硅、氧化铝等；或其组合，且可通过共形的沉积工艺(例如选用形成填充材料126的候选方式的其一)来沉积。在一些实施例中，形成衬垫124和填充材料126的材料与第一光罩层58a和第二光罩层58b的一样，因此上部介电层128的材料以对衬垫124和填充材料126有蚀刻选择性的材料来做选择，这可于接下来移除光罩58的工艺中保护衬垫124和填充材料126(参照图12a)。
110.在图11a、图11b和图11c中，移除工艺被使用来移除光罩58(如果有)或纳米结构55上过多的上部介电层128和牺牲层120的材料。在一些实施例中使用平面化工艺如化学机械研磨(cmp)、回蚀工艺或其组合等，平面化工艺会曝露光罩58或纳米结构55，使得在平面化工艺完成后光罩58或纳米结构55、牺牲层120和上部介电层128的上表面分别为共平面(工艺变化范围内)。在阐明的实施例中，光罩58在平面化工艺后保留。在其他实施例中，部分或全部的光罩58会在平面化工艺中被移除。
111.在图12a、图12b和图12c中，光罩58被移除且牺牲层120凹陷，使得绝缘鳍130突出到牺牲层120的相邻部分之上。在光罩58不存在的实施例中，纳米结构55其一的部分可凹陷。凹陷可通过一种或多种蚀刻工艺实现。例子像是光罩58可使用一种可行的蚀刻工艺来移除，例如对光罩58有选择性者(如选择性地以比对牺牲层120和绝缘鳍130的上部介电层128的材料还快的速率蚀刻光罩58的材料)。牺牲层120可选择性地使用可行的蚀刻工艺达到凹陷，例如选择性蚀刻牺牲层120者(像是以比对纳米结构55和绝缘鳍130的材料还快的速率选择性地蚀刻牺牲层120的材料)。凹陷可能会去移除一些纳米结构55。为达阐明的目的，上部介电层128的底部被图示为与纳米结构55的上部表面齐平，而上部介电层128的底部可在纳米结构55的上部表面之上或之下。
112.在阐明的实施例中，绝缘鳍130的下部由具低k值的介电材料形成(包含衬垫124和填充材料126)，而其上部(包含上部介电层128)则由具高k值的介电材料形成。应有所认知，其他种类的绝缘鳍130可形成，如具较多或较少层的绝缘鳍130。在各种实施例中，绝缘鳍130可以包含具低k值介电材料的下部和上部；具高k值介质材料的下部和上部；具高k值介电材料的下部和具低k值介电材料的上部；单层的下部和(或)上部；多层的下部和(或)上部等。绝缘鳍130的上部(包含上部介电层128)可以有一个范围为约20纳米至约30纳米的高度h1，绝缘鳍130的下部(包含衬垫124和填充材料126)可以有一个范围为约55纳米至约60纳米的高度h2，而绝缘鳍130的整体高度为范围约75纳米至约90纳米。
113.在图13a、图13b和图13c中，在鳍66和(或)纳米结构55、牺牲层120和绝缘鳍130上形成虚拟介电层70。虚拟介电层70可是如氧化硅、氮化硅或其组合等，且可根据可行的技术沉积或热生长。虚拟栅极层72在虚拟介电层70上形成，而光罩层74在虚拟栅极层72上形成。虚拟栅极层72可沉积在虚拟介电层70上，然后通过化学机械研磨平面化。光罩层74则可沉积在虚拟栅极层72之上。虚拟栅极层72可是导电或非导电材料，且可从非晶硅、多晶硅(polysilicon)、多晶硅锗(poly-sige)、金属氮化物、金属硅化物、金属氧化物和金属等种类中选择。虚拟栅极层72可通过物理气相沉积(pvd)、化学气相沉积、溅射沉积或其他技术以沉积所选材料。虚拟栅极层72可由其他材料制成，这些材料对蚀刻浅沟槽隔离区域68有高度的蚀刻选择性。光罩层74可包含如氮化硅或氮氧化硅等。在这个例子中，一个虚拟栅极层72和一个光罩层74在n型区域50n和p型区域50p中形成。
114.在图14a至图14e中，光罩层74(参照图13a)可使用可行的光蚀刻和蚀刻技术图案
化以形成光罩78。接着光罩78的图案化可分别转移至虚拟栅极层72和虚拟介电层70，以形成虚拟栅极76和虚拟栅极介电质71。虚拟栅极76包覆鳍66的各通道区域。光罩78的图案化可物理上用来将每个虚拟栅极76与相邻的虚拟栅极76分开。虚拟栅极76也可具有与各鳍66的纵向方向基本垂直的纵向方向。
115.在图15a至图15e中，未以虚拟栅极介电质71包覆的牺牲层120的部分被移除，以在纳米结构55和绝缘鳍130之间形成第一凹陷121。在随后的步骤中，第一凹陷121以间隙壁层(参照下面图16a至图16d)填充，这可减少随后形成的源极/漏极区域与栅极电极之间的电路短路生成，以致改善装置功能。第一凹陷121可由一个非均质的蚀刻形成。在一些实施例中，牺牲层120包含硅锗和一个以非均质干蚀刻实行的蚀刻剂如使用三氟化氮、四氟化碳、三氟甲烷、六氟化硫、氧气、溴化氢、氟甲烷、氦气、甲烷、氨或氟化氢等或其组合。蚀刻时间可持续约300秒至约400秒的范围。蚀刻电源可提供约400瓦特至约500瓦特的功率范围，蚀刻的偏压功率则可在约200瓦特至约300瓦特的范围。在一些实施例中，于虚拟栅极及虚拟栅极介电层71之下的牺牲层120可能水平过度蚀刻，使得虚拟栅极介电层71以宽度w1约1纳米至约2纳米的范围延伸超过第一凹陷121，如图15d所示。这在随后形成间隙壁层时可能有用，以便在于后形成的源极/漏极区域和栅极电极之间形成较厚的屏障，从而减少电路短路。
116.在图16a至图16e中，一个或多个间隙壁层如第一间隙壁层80和第二间隙壁层82分别于图15a至图15d中阐明的结构上形成。第一间隙壁层80和第二间隙壁层82随后将被图案化以作为间隙壁，用来形成自对准的源极/漏极区域，并在随后的处理工艺中保护鳍66和(或)纳米结构55的侧壁，并且也在随后形成的源极/漏极区域和栅极电极之间形成较厚的屏障，从而可减少电路短路。在图16a至图16d中，第一间隙壁层80的形成在浅沟槽隔离区域68的上部表面；鳍66、纳米结构55、绝缘鳍130和光罩78的上部表面和侧壁；以及虚拟栅极76和虚拟栅极介电质71的侧壁。第二间隙壁层82则沉积在第一间隙壁层80上。第一间隙壁层80可由氧化硅、氮化硅、氮氧化硅等组成，使用的技术为如热氧化以及以化学气相沉积或原子层沉积等来沉积。第二间隙壁层82则可由与第一间隙壁层80不同蚀刻速率的材料如氧化硅、氮化硅或氮氧化硅等来形成，并且可由化学气相沉积或原子层沉积等来沉积。
117.根据一些实施例，第一间隙壁层80和第二间隙壁层82填充了纳米结构55和绝缘鳍130之间的第一凹陷121，如图16c和图16d所示，这可为随后形成的源极/漏极区域和栅极电极之间提供更强的绝缘屏障，并减少它们之间的电路短路的形成，从而改善装置功能。
118.在第一间隙壁层80形成之后及第二间隙壁层82形成之前，可实行轻微掺杂源极/漏极(lightly doped source/drain,ldd)区域(未另外图示)的注入。在具有不同装置种类的实施例中，类似于上述图5a、图5b和图5c中所讨论的注入，一种光罩如光阻剂可在n型区域50n上形成，且同时曝露出p型区域50p，而适当种类(例如p型)的杂质可在p型区域50p中注入至曝露出的鳍66和纳米结构55中，光罩就可接着移除。随后一种光罩如光阻剂可在p型区域50p上形成，且同时曝露出n型区域50n，而适当种类(例如n型)的杂质可在n型区域50n中注入至曝露出的鳍66和纳米结构55中，光罩就可接着移除。n型杂质可是之前讨论过的任何n型杂质，而p型杂质可是之前讨论的任何p型杂质。轻微掺杂的源极/漏极区域可具有杂质为每立方平方约1x1015原子至约1x1019原子的浓度范围。退火可用于修补注入的损伤并活化注入的杂质。
119.在图17a至图17e中，第一间隙壁层80和第二间隙壁层82被蚀刻以形成第一间隙壁81和第二间隙壁83。如下文将详细讨论，第一间隙壁81和第二间隙壁83用来自准随后形成的源极/漏极区域。第一间隙壁层80和第二间隙壁层82的蚀刻可使用适合的蚀刻工艺蚀刻，例如一个均质的蚀刻工艺(如湿蚀刻工艺)或一个非均质的蚀刻工艺(如干蚀刻工艺)等。在一些实施例中，第二间隙壁层82的材料的蚀刻速率与第一间隙壁层80的材料不同，因此第一间隙壁层80在图案化第二间隙壁层82时可充当蚀刻停止层，使得第二间隙壁层82可作为图案化第一间隙壁层80时的一种光罩。例如第二间隙壁层82可使用非均质蚀刻工艺蚀刻，其中第一间隙壁层80作为蚀刻停止层，而其中的第二间隙壁层82的剩余部分形成第二间隙壁83，如图17b所示。在此之后，第二间隙壁83作为蚀刻第一间隙壁层80的暴露部分的光罩，从而形成图17b中所示的第一间隙壁81。第一间隙壁81和第二间隙壁83在图17b、图17d及之后的图中以单个元件显示，以达阐明的目的。
120.如图17c至图17e所示，第一间隙壁层80和第二间隙壁层82的剩余部分沉积在鳍66和(或)纳米结构55的侧壁以及绝缘鳍130的侧壁上。如第17c和17d图所示，部分的第一间隙壁层80和第二间隙壁层82沉积在绝缘鳍130、纳米结构55(如第17d中阐明的第一纳米结构52a)和位于虚拟栅极76下的牺牲层120的剩余部分之间。
121.需要注意的是，上述的揭露描述通常形成间隙壁和轻微掺杂源极/漏极区域的一个工艺。其他工艺和顺序也可被使用，例如可使用更少或额外的间隙壁、不同的顺序步骤(像是第一间隙壁81可能在第二间隙壁层82沉积之前图案化)、形成和移除额外的间隙壁，和(或)其他类似等。此外n型和p型装置可使用不同的结构和步骤形成。
122.在图18a至图18e中，据一些实施例，第二凹陷86在鳍66、纳米结构55和基板50中形成。磊晶源极/漏极区域92随后将在第二凹陷86中形成。第二凹陷86可延伸至第一纳米结构52和第二纳米结构54，并至基板50内。如图18c所示，浅沟槽隔离区域68的上部表面可与第二凹陷86的下部表面齐平。在各种实施例中，鳍66可被蚀刻，使第二凹陷86的下部表面沉积在浅沟槽隔离区域68的上部表面之下；或类似者。第二凹陷86可通过使用非均质的蚀刻工艺如反应性离子蚀刻或中性离子束蚀刻等来蚀刻鳍66、纳米结构55和基板50以形成。第一间隙壁81、第二间隙壁83和光罩78可在用以形成第二凹陷86的蚀刻工艺中罩住部分鳍66、纳米结构55和基板50。一个或多个蚀刻工艺可用来蚀刻纳米结构55的每一层和(或)鳍66。定时的蚀刻工艺可用于在第二凹陷86达到预期深度后停止第二凹陷86的蚀刻。
123.在图19a至图19e中，被第二凹陷86曝露且由第一半导体材料(例如第一纳米结构52)形成的多层堆叠体64的层的侧壁部分被蚀刻，以形成在n型区域50n中的侧壁凹陷88，而被第二凹陷86曝露且由第二半导体材料(例如第二纳米结构54)形成的多层堆叠体64的层的侧壁部分被蚀刻，以形成在p型区域50p中的侧壁凹陷88。虽然在侧壁凹陷88中的第一纳米结构52和第二纳米结构54的侧壁于图19b中被阐明为直的，但侧壁可为凹面或凸面。侧壁可使用均质的蚀刻工艺蚀刻，如湿蚀刻等。p型区域50p可被光罩(未图示)保护，然而对第一半导体材料有选择性的蚀刻剂被使用来蚀刻第一纳米结构52，使得相比于在n型区域50n中的第一纳米结构52，第二纳米结构54和基板50相对来说保持未蚀刻。同样的，n型区域50n可被光罩(未图示)保护，然而对第二半导体材料有选择性的蚀刻剂被使用来蚀刻第二纳米结构54，使得相比于在p型区域50p中的第二纳米结构54，第一纳米结构52和基板50相对来说保持未蚀刻。在第一纳米结构52含如硅锗及第二纳米结构54含如硅或碳化硅的一个实施例
中，一个有四甲基氢氧化氢(tetramethylammonium hydroxide,tmah)、氢氧化铵(ammonium hydroxide,nh4oh)或类似者的干蚀刻工艺可用于在n型区域50n中蚀刻第一纳米结构52的侧壁，而一个有氟化氢、其他基于氟的蚀刻剂或类似者的干蚀刻工艺可用于在p型区域50p中蚀刻第二纳米结构54的侧壁。
124.在图20a至图20e中，内间隙壁层89在图19a至图19e中所示的结构上形成，且随后将被用于形成第一内间隙壁90(参照图21a至图21e)，以用作之后形成的源极/漏极区域与栅极结构之间的隔离用。内间隙壁层89可沉积在多个纳米结构或纳米片上，例如第一纳米结构52和第二纳米结构54中成对的多层堆叠体64。如下文将详细讨论细节，源极/漏极区域将在第二凹陷86中形成，而n型区域50n中的第一纳米结构52和p型区域50p中的第二纳米结构54将被对应的栅极结构所取代。
125.内间隙壁层89可由共形的沉积工艺沉积，如化学气相沉积或原子层沉积等。内间隙壁层89可包含氮化硅、硅氧三丁二氮、硅碳氮化物(sicn)或硅氧碳酸酯(siocn)等的材料，虽然任何适合的材料，像是有k值小于约3.5的低介质常数(低k值)的材料就可被使用。
126.接下来在图21a至21e中，内间隙壁层89被蚀刻以形成第一内间隙壁90。在一些实施例中，蚀刻由湿蚀刻工艺来实行，例如氟化氢、过氧化氢加水加盐酸、过氧化氢加水加氟化氢、过氧化氢加氨、高温过氧化硫混合物(硫酸加过氧化氢)或硫酸加过氧化氢加水等，或其组合。在一些实施例中，蚀刻由干蚀刻工艺来实行，例如四氟化碳、氧气、氩气、三氟化氮、氟甲烷或三氟甲烷等，或其组合。干蚀刻工艺可随后进行湿清洁。然后任何适合的蚀刻工艺或蚀刻剂都可使用。在其他实施例中，内间隙壁层可由非均质的蚀刻工艺蚀刻，例如反应性离子蚀刻或中性离子束蚀刻等。虽然第一内间隙壁90的外侧壁被图示为被第二纳米结构54的侧壁给淹没，但第一内间隙壁90的外侧壁可延伸至第二纳米结构54的侧壁之外或凹陷，且外侧壁可是平的、凹的、凸的或其他非线性的。
127.蚀刻之后第一内间隙壁90可具有沿截面b-b'测量的第一厚度t1，范围为约3.5纳米至约5.5纳米，这可有利于从随后形成的栅极电极(参照下面图29a至图29c)中绝缘随后形成的源极/漏极区域(参照下面图24b至图24e)。小于约3.5纳米的第一厚度t1可能是不利的，因为它可导致随后形成的源极/漏极区域与随后形成的栅极电极之间形成电路短路。大于约5.5纳米的第一厚度t1可能是不利的，因为它可减少随后形成的源极/漏极区域与随后形成的栅极电极的临界尺寸，而降低装置性能。具第一厚度t1的第一内间隙壁90的侧壁可被第一间隙壁层80和第二间隙壁层82包覆，而可有助于减少随后形成的源极/漏极区域(参照下面图23b至图23g)与随后形成的栅极电极之间的电路短路。
128.此外，虽然第一内间隙壁90的外侧壁在图21b中被图示为直的，但第一内间隙壁90的外侧壁可是凹的或凸的。例如在图21c中的一个实施例，其阐明第一纳米结构52的侧壁是凹的、第一内间隙壁90的外侧壁是凹的，以及第一内间隙壁在n型区域50n中从第二纳米结构54的侧壁凹陷。也被阐明的实施例中，第二纳米结构54的侧壁是凹的、第一内间隙壁90的外侧壁是凹的，以及第一内间隙壁在p型区域50p中从第一纳米结构52的侧壁凹陷。第一内间隙壁90可用于防止后续形成的源极/漏极区域(例如下面图23a至图23f讨论的磊晶源极/漏极区域92)在后续的蚀刻工艺如用于栅极结构的蚀刻工艺中受到损伤。
129.在图24a至图24e中，磊晶区域91可在第二凹陷86的下部表面形成。在一些实施例中，内间隙壁层89形成第一内间隙壁90(参照上面图21a至图21f)的蚀刻可导致第二凹陷86
过度蚀刻至小于预期的深度。磊晶区域91可用于在形成磊晶源极/漏极区域92(参照下面图23a至图23f)之前填充第二凹陷86过度蚀刻的底部区域。在一些实施例中，磊晶区域91含硅，且可由在第二凹陷86中经温度范围约摄氏630度至摄氏约700度间磊晶生长的硅所形成。这可能导致沿着第二凹陷86下部表面的100晶面比第二凹陷86侧壁的110晶面更快得生长，也可能导致在第二凹陷86的底部表面形成比第二凹陷86的侧壁更厚的硅层。在第二凹陷86的侧壁上形成的硅可通过适当的蚀刻工艺去除，使在第二凹陷86底部表面剩余且未掺杂的硅作为磊晶区域91。
130.在图23a至图23f中，磊晶源极/漏极区域92在第二凹陷86中形成，例如在磊晶区域91之上。在一些实施例中，磊晶源极/漏极区域92可能会对n型区域50n中的第二纳米结构54和p型区域50p中的第一纳米结构52施加压力，从而提高表现。如图23b所示，磊晶源极/漏极区域92形成于第二凹陷86中，使得每个虚拟栅极76在各自相邻的成对磊晶源极/漏极区域92之间沉积。在一些实施例中，第一间隙壁81和第二间隙壁83用于从虚拟栅极76中分离磊晶源极/漏极区域92，而第一内间隙壁90用于通过适当的横向距离从纳米结构55中分离磊晶源极/漏极区域92，使磊晶源极/漏极区域92不与随后形成的纳米结构场效晶体管的栅极短路。
131.在n型区域50n如n型金属氧化物半导体区域里的磊晶源极/漏极区域92可通过罩住p型区域50p如p型金属氧化物半导体区域来形成。接着，在n型区域50n中的磊晶源极/漏极区域92于第二凹陷86中磊晶生长成。磊晶源极/漏极区域92可包含任何适用于n型纳米结构场效晶体管的可行材料，例如假设第二纳米结构54是硅，磊晶源极/漏极区域92就可包含对第二纳米结构54施加拉伸应变的材料，如硅、碳化硅、磷掺杂的碳化硅或硅磷等。磊晶源极/漏极区域92可有表面是从相应的纳米结构55的表面提升，且可能有面。
132.在p型区域50p如p型金属氧化物半导体区域里的磊晶源极/漏极区域92可通过罩住n型区域50n如n型金属氧化物半导体区域来形成。接着，在p型区域50p中的磊晶源极/漏极区域92于第二凹陷86中在磊晶生长成。磊晶源极/漏极区域92可包含任何适用于p型纳米结构场效晶体管的可行材料，例如假设第一纳米结构52是硅锗，磊晶源极/漏极区域92就可包含对第一纳米结构52施加压缩应变的材料，如硅锗、硼掺杂的硅锗、锗或锗锡等。磊晶源极/漏极区域92可有表面是从相应的多层堆积形成的纳米结构55的表面提升，且可能有面。
133.磊晶源极/漏极区域92、第一纳米结构52、第二纳米结构54和(或)基板50可被注入掺杂剂以形成源极/漏极区域，类似于先前讨论的退火前形成轻微掺杂源极/漏极区域的工艺。源极/漏极区域的杂质浓度可在每立方厘米约1x1019原子至约1x1021原子之间。源极/漏极区域的n型和(或)p型杂质可是之前讨论过的任何杂质。在一些实施例中，磊晶源极/漏极区域92在生长时可原位掺杂。
134.由于在n型区域50n和p型区域50p中形成磊晶源极/漏极区域92的磊晶工艺所致，磊晶源极/漏极区域92的上表面有面横向向外扩展至超越纳米结构55的侧壁。在一些实施例中，如图23c所示，在磊晶工艺完成之后，相邻的磊晶源极/漏极区域92通过如绝缘鳍130保持分离。在其他实施例中，磊晶工艺可能会继续，且这些面可造成相邻的磊晶源极/漏极区域92合并，如图23d所示。
135.磊晶源极/漏极区域92可包含一个或多个半导体材料层。例如磊晶源极/漏极区域92可包含第一半导体材料层92a、第二半导体材料层92b和第三半导体材料层92c。任意数量
的半导体材料层可用于磊晶源极/漏极区域92。第一半导体材料层92a、第二半导体材料层92b和第三层半导体材料层92c的每一个都可由不同的半导体材料形成，并可被不同的掺杂剂浓度掺杂。在一些实施例中，第一半导体材料层92a的掺杂剂浓度可小于第二半导体材料层92b且大于第三半导体材料层92c。在磊晶源极/漏极区域92含三个半导体材料层的实施例中，第一半导体材料层92a可被沉积、第二半导体材料层92b可沉积在第一半导体材料层92a上，而第三半导体材料层92c可沉积在第二半导体材料层92b上。
136.图23e的实施例阐明在n型区域50n中的第一纳米结构52的侧壁以及在p型区域50p中的第二纳米结构54的侧壁为凹的、第一内间隙壁90的外侧壁为凹的，以及第一内间隙壁90是分别从第二纳米结构54和第一纳米结构52的侧壁凹陷的。如图23e所示，磊晶源极/漏极区域92可与第一内间隙壁90接触形成，并可延伸过n型区域50n中的第二纳米结构54的侧壁及p型区域50p中的第一纳米结构52的侧壁。
137.在图24a至图24d中，第一层间介电质(interlayer dielectric,ild)96分别沉积在图23a至图23c和图23f中所示的结构上。第一层间介电质96可由介电材料形成，且可通过任何合适的方法沉积，如化学气相沉积、电浆化学气相沉积(pecvd)或可流动化学气相沉积。介电材料可含磷硅酸盐玻璃(phospho-silicate glass,psg)、硼硅酸盐玻璃(boro-silicate glass,bsg)、硼磷硅酸盐玻璃(boron-doped phospho-silicate glass,bpsg)或无掺杂硅酸盐玻璃(undoped silicate glass,usg)等，使用任何可行的工艺形成的其他绝缘材料都可被使用。在一些实施例中，接触蚀刻停止层(contact etch stop layer,cesl)94在第一层间介电质96与磊晶源极/漏极区域92之间、光罩层74以及第一间隙壁81与第二间隙壁83之间沉积。接触蚀刻停止层94可包含介电材料如氮化硅、氧化硅或氮氧化硅等，拥有与其上第一层间介电质96的材料不同的蚀刻速率。
138.在图25a至图25c中，一个平面化工艺如化学机械研磨可将第一层间介电质96与虚拟栅极76或光罩78的顶部表面弄平。平面化工艺也可移除虚拟栅极76上的光罩78，以及沿着光罩78侧壁部分的第一间隙壁81与第二间隙壁83。平面化工艺后，虚拟栅极76、第一间隙壁81、第二间隙壁83和第一层间介电质96的顶部表面在工艺变化中被齐平。相呼应的，虚拟栅极76的顶部表面从第一层间介电质96曝露出。在一些实施例中，于平面化工艺中将第一层间介电质96顶部表面与光罩78、第一间隙壁81和第二间隙壁83顶部表面弄平的情况下，光罩78可保留。
139.在图26a至图26c中，虚拟栅极76和光罩层74(如果存在)在一个或多个的蚀刻步骤中被移除，使得第三凹陷98形成，而在第三凹陷98中部分的虚拟栅极介电质71也被移除。在一些实施例中，虚拟栅极76和虚拟栅极介电质71通过非均质的干蚀刻工艺移除，例如蚀刻工艺可包含使用反应气体(们)的一个干蚀刻工艺，其选择性的以比第一层间介电质96、绝缘鳍130、第一间隙壁81或第二间隙壁83还快的速度蚀刻虚拟栅极76。每个第三凹陷98曝露和(或)覆盖纳米结构55的部分，以在随后完成的纳米结构场效晶体管中作为通道区域。作为通道区域用的纳米结构55的部分在相邻成对的磊晶源极/漏极区域92之间沉积。而在移除时，当虚拟栅极76被蚀刻时，虚拟栅极介电质71可作为蚀刻停止层，虚拟栅极介电质71则可在移除虚拟栅极76后移除。
140.在图27a至图27c中，在n型区域50n中的第一纳米结构52和在p型区域50p中的第二纳米结构54被移除以延长第三凹陷98。牺牲层120的剩余部分也可被移除。第一纳米结构52
可通过在p型区域50p上形成光罩(未显示)并实行一个均质的蚀刻工艺如湿蚀刻等来移除，其使用的蚀刻剂对第一纳米结构52和牺牲层120的材料有选择性，然而第二纳米结构54、基板50、浅沟槽隔离区域68相对来说比起第一纳米结构52保持未被蚀刻。在第一纳米结构52含硅锗和第二纳米结构54a至54c含硅或碳化硅的实施例中，四甲基氢氧化铵(tetramethylammonium hydroxide,tmah)或氨水(ammonium hydroxide,nh4oh)等可在n型区域50n中移除第一纳米结构52。
141.p型区域50p中的第二纳米结构54可通过在n型区域50n上形成的光罩(未显示)以及均质的蚀刻工艺如湿蚀刻等的实行来去除，其使用的蚀刻剂对第二纳米结构54和牺牲层120的材料有选择性，然而第一纳米结构52、基板50、浅沟槽隔离区域68相对来说比起第二纳米结构54保持未被蚀刻。在第二纳米结构54含硅锗和第一纳米结构52含硅或碳化硅的实施例中，氟化氢或其他基于氟的蚀刻剂等可在p型区域50p中移除第二纳米结构54。
142.在其他实施中，在n型区域50n和p型区域50p中的通道区域可同时形成，例如通过同时在n型区域50n和p型区域50p中移除第一纳米结构52和牺牲层120的剩余部分，或是通过同时在n型区域50n和p型区域50p中移除第二纳米结构54和牺牲层120的剩余部分。在这种实施中，n型纳米片场效晶体管和p型纳米片场效晶体管的通道区域可具有相同的材料组成，如硅或硅锗等。图32a、32b和32c阐明由这种实施例所生的一个结构，即如p型区域50p和n型区域50n的通道区域由第二纳米结构54所提供，且包含硅。
143.在图28a至图28c中，为更换栅极，栅极介电层100和栅极电极102形成。栅极介电层100共形地沉积在第三凹陷98。在n型区域50n中，栅极介电层100可在绝缘鳍130的顶部表面和侧壁、基板50的顶部表面和侧壁，以及第二纳米结构54的顶部表面、侧壁和底部表面上形成。而在p型区域50p中，栅极介电层100可在绝缘鳍130的顶部表面和侧壁、基板50的顶部表面和侧壁，以及第一纳米结构52的顶部表面、侧壁和底部表面上形成。栅极介电层100也可在第一层间介电质96、接触蚀刻停止层94、第一间隙壁81、第二间隙壁83和浅沟槽隔离区域68的顶部表面沉积。
144.根据一些实施例，栅极介电层100由一个或多个介电层形成，如氧化物或金属氧化物等，或其组合，例如在一些实施例中，栅极介电质可包含一个氧化硅层和在氧化硅层上的金属氧化物层。在一些实施例中，栅极介电层100包含具高k值的介电材料，实施例里的栅极介电层100的k值可大于约7.0，并且可包含金属氧化物或含铪、铝、锆、镧、锰、钡、钛和铅的硅酸盐，及其组合。栅极介电层100的结构在n型区域50n和p型区域50p中可能相同或不同。栅极介电层100的形成方法可包含分子束沉积(mbd)、原子层沉积和电浆化学气相沉积等。
145.栅极电极102分别在栅极介电层100上沉积和在第三凹陷98的剩余部分填充。栅极电极102可包含含金属材料，例如氮化钛、氧化钛、氮化钽、碳化钽、钴、钌、铝、钨、其组合或具多层。例如虽然单层栅极电极102在图28a至图28c中被阐明，栅极电极102可包含任意数量的衬垫层、任意数量的工作功能调节层和填充材料。构成栅极电极102的任何层的组合可在n型区域50n中于相邻的第二纳米结构54之间和第二纳米结构54a与基板50之间沉积，且可在p型区域50p中于相邻的第一纳米结构52之间沉积。
146.在n型区域50n和p型区域50p中，栅极介电层100的形成可同时发生，使每个区域的栅极介电层100由相同的材料形成，而且栅极电极102的形成可同时发生，使每个区域的栅极电极102由相同的材料形成。在一些实施例中，每个区域的栅极介电层100可由不同的工
艺形成，使得栅极介电层100可能是不同的材料和(或)具有不同数量的层，且(或)每个区域的栅极电极102可由不同的工艺形成，使得栅极电极102可能是不同的材料和(或)具有不同数量的层。使用不同工艺时，可使用各种的光罩步骤以掩蔽和曝露适当的区域。
147.填充第三凹陷98后，可实行平面化工艺如化学机械研磨以移除栅极介电层100的多余部分以及栅极电极102的材料，其中多余的部分位于第一层间介电质96的顶部表面。然后，一个凹陷工艺(如回蚀)可用来实行以从绝缘鳍130的顶部表面凹陷栅极电极102的顶部表面。栅极电极102的材料和栅极介电层100的剩余部分因此形成接下来的纳米场效晶体管的替换栅极结构。栅极电极102和栅极介电层100可统称为“栅极结构”。
148.在图29a至图29d中，栅极结构(包含栅极介电层100和相应的其上的栅极电极102)被凹陷，使得凹陷直接在栅极结构上和第一间隙壁81和第二间隙壁83的对立部分之间形成。栅极光罩104包含一层或多层填充在凹陷中的介电材料，如氮化硅或氧化硅等，接续的平面化工艺移除延伸至第一层间介电质96的介电材料的过多部分。随后形成的栅极接触114(如下面讨论参照的图31a和图31b)穿过栅极光罩104以接触凹陷的栅极电极102的顶部表面。
149.如进一步阐明的图29a至图29d，第二层间介电质106沉积在第一层间介电质96和栅极光罩104之上。在一些实施例中，第二层间介电质106是一个可流动的薄片，由可流动化学气相沉积形成。在一些实施例中，第二层间介电质106由介电材料如磷硅酸盐玻璃、硼硅酸盐玻璃、硼磷硅酸盐玻璃或无掺杂硅酸盐玻璃等组成，并且可通过任何合适的方法如化学气相沉积或电浆化学气相沉积等沉积。
150.在图30a至图30d中，第二层间介电质106、第一层间介电质96、接触蚀刻停止层94和栅极光罩104被蚀刻以形成曝露出磊晶源极/漏极区域92和(或)栅极结构表面的第三凹陷108。第三凹陷108可通过使用非均质的蚀刻工艺如反应性离子蚀刻或中性离子束蚀刻等蚀刻形成。在一些实施例中，第三凹陷108可使用第一蚀刻工艺通过第二层间介电质106和第一层间介电质96被蚀刻；可使用第二蚀刻工艺通过栅极光罩104被蚀刻；而且可使用第三蚀刻工艺通过接触蚀刻停止层94被蚀刻。一个光罩如光阻剂可在第二层间介电质106上形成和图案化，以从第一蚀刻工艺和第二蚀刻工艺罩住第二层间介电质106的部分。在一些实施例中，蚀刻工艺可能会过度蚀刻，因而第三凹陷108伸展至磊晶源极/漏极区域92和(或)栅极结构，且第三凹陷108的底部可与磊晶源极/漏极区域92和(或)栅极结构齐平(如在同一水平，或有相同从基板的距离)或较低(如更接近基板)。虽然图30b阐明第三凹陷108曝露了在同一截面的磊晶源极/漏极区域92和栅极结构，但在各种实施例中，磊晶源极/漏极区域92和栅极结构可能会在不同的截面中被曝露，从而减少随后形成的接触的短路风险。第三凹陷108形成之后，硅化物区域110在磊晶源极/漏极区92上形成。在一些实施例中，硅化物区域110首先通过沉积一个能与其下磊晶源极/漏极区域92(如硅、硅锗、锗)的半导体材料反应生成硅化物或锗区域的金属(未显示)来形成，例如在磊晶源极/漏极区域92的曝露部分上的镍、钴、钛、钽、铂、钨、其他贵重金属、其他耐火金属、稀土金属或其合金，然后实行退火工艺以形成硅化物区域110。未反应的沉积金属部分接着被移除，例如通过蚀刻工艺。虽然硅化物区域110被称为硅化物区域，但硅化物区域110也可能是锗区域或硅锗区域(例如含硅和锗的区域)。在一个实施例中，硅化物区域110由钛硅形成，厚度在约2纳米至约10纳米之间。
151.接着在图31a至图31d中，接触112和114(也可称为接触插塞)在第三凹陷108中形成。接触112和114可各自包含一个或多个层，如屏障层、扩散层和填充材料。例如在一些实施例中，接触112和114各自包含一个屏障层和导电材料，并电耦合到底层的导电特征(例如阐明的实施例中的栅极电极102和(或)硅化物区110)。接触114电耦合至栅极电极102，可称为栅极接触，而接触112电耦合至硅化物区域110，可称为源极/漏极接触。屏障层可包含钛、氮化钛、钽或氮化钽等。导电材料可为铜、铜合金、银、金、钨、钴、铝或镍等。一个平面化工艺如化学机械研磨可实行以从第二层间介电质106的表面移除多余的材料。
152.根据一些替代的实施例，在图32a至图32d阐明装置的截面和平面图。图32a阐明了在图1中所示的参考截面a-a'。图32b阐明了在图1中所示的参考截面b-b'。图32c阐明了在图1中所示的参考截面c-c'。图32d阐明了在图31d中所示的一个平面图。在图32a至图32d中，以相似工艺形成的相似元件被用与图31a至图31d中的结构相似的编号指称。然而在图32a至图32d中，n型区域50n和p型区域50p的通道区域包含相同的材料。例如含硅的第二纳米结构54在p型区域50p中为p型纳米片场效晶体管提供通道区域，以及在n型区域50n中为n型纳米片场效晶体管提供通道区域。图32a至图32d中的结构可由例如同时从p型区域50p和n型区域50n中移除第一纳米结构52来形成；在p型区域50p中第二纳米结构54的周围沉积栅极介电层100和栅极电极102p(如适用于p型纳米片场效晶体管的栅极电极)；以及在n型区域50n中第二纳米结构54的周围沉积栅极介电层100和栅极电极102n(如适用于n型纳米片场效晶体管的栅极电极)。在此类实施例中，磊晶源极/漏极区域92的材料可如上述解释的在n型区域50n中与在p型区域50p中可能不同。
153.实施例可实现优势。例如在形成间隙壁层之前，通过去除与一纳米结构堆叠体相邻的牺牲层的部分，可减少源极/漏极区域和栅极电极之间的电路短路形成。间隙壁层的一部分被填充到凹陷中，因而可在随后形成的源极/漏极区域和栅极电极之间提供更强的屏障以减少电路短路，从而改善装置功能。
154.根据一个实施例，一种形成半导体装置的方法，包括：形成牺牲层于第一纳米结构堆叠体和隔离区域之上，第一纳米结构堆叠体包含交替的多个第一纳米结构和多个第二纳米结构，第一纳米结构是第一半导体材料，第二纳米结构是第二半导体材料；形成虚拟栅极结构于第一纳米结构堆叠体和牺牲层的第一部分之上；移除牺牲层的第二部分以曝露邻近于虚拟栅极结构的第一纳米结构堆叠体的侧壁；形成间隙壁层于虚拟栅极结构之上，间隙壁层的第一部分实体接触第一纳米结构堆叠体的侧壁；通过第一纳米结构堆叠体形成第一源极/漏极凹陷，第一纳米结构和第二纳米结构的多个侧壁在第一源极/漏极凹陷中曝露；以及形成第一源极/漏极区域于第一源极/漏极凹陷中，第一源极/漏极区域实体接触间隙壁层的第一部分。在实施例中，进一步包括：形成第一源极/漏极凹陷之后，横向凹陷第一纳米结构和第二纳米结构其中一者的多个侧壁，以形成多个凹陷纳米结构；以及形成多个内间隙壁，每个内间隙壁实体接触各自的凹陷纳米结构的各自第一侧壁。在实施例中，其中间隙壁层的第一部分包覆内间隙壁的内间隙壁。在实施例中，进一步包括：形成层间介电质于虚拟栅极结构、第一源极/漏极区域和间隙壁层的第一部分之上；以及移除虚拟栅极结构。在实施例中，进一步包括：移除凹陷纳米结构和牺牲层的剩余部分；以及形成替换栅极结构于第一纳米结构堆叠体之上，替换栅极结构介于第一纳米结构堆叠体的多个剩余纳米结构之间，替换栅极结构包覆间隙壁层的第一部分的侧壁。在实施例中，其中替换栅极结构包含
栅极电极和栅极介电质，栅极介电质实体接触间隙壁层的第一部分。
155.根据另一个实施例，一种形成半导体装置的方法，包括：形成多层堆叠体于半导体基板之上；图案化多层堆叠体以形成纳米结构堆叠体，纳米结构堆叠体包含交替的多个第一纳米结构和多个第二纳米结构，第一纳米结构是第一半导体材料，第二纳米结构是第二半导体材料；形成牺牲层，沿着纳米结构堆叠体的多个侧壁；形成虚拟栅极结构于纳米结构堆叠体和牺牲层之上；移除牺牲层的部分以形成与纳米结构堆叠体相邻的第一凹陷，牺牲层的剩余部分则包覆于虚拟栅极结构中；形成间隙壁层于虚拟栅极结构之上，间隙壁层的第一部分填充于第一凹陷；形成第二凹陷于多层堆叠体中，第二凹陷与虚拟栅极结构相邻；形成源极/漏极区域于第二凹陷中，源极/漏极区域实体接触间隙壁层的第一部分；移除虚拟栅极结构以形成第三凹陷；移除第一纳米结构和第二纳米结构其中一者和至少牺牲层的剩余部分的部分；以及形成栅极结构于第三凹陷中。在实施例中，其中牺牲层包含硅锗。在实施例中，进一步包括：横向凹陷第一纳米结构和第二纳米结构其中一者的多个侧壁以形成多个凹陷纳米结构，侧壁与第二凹陷相邻；以及形成各自与凹陷纳米结构相邻的多个内间隙壁，各自的内间隙壁的各自多个第一侧壁被间隙壁层的第一部分所包覆。在实施例中，其中间隙壁层包含氧化硅、氮化硅或氮氧化硅。在实施例中，其中间隙壁层的第一部分包含第一间隙壁层和第二间隙壁层，在俯视下第一间隙壁层围绕第二间隙壁层。在实施例中，其中第一间隙壁层是第一材料，第二间隙壁层是第二材料，第二材料的蚀刻速率与第一材料的蚀刻速率不同。在实施例中，其中第一间隙壁层介于第二间隙壁层和半导体基板之间。在实施例中，其中第二间隙壁层在第一间隙壁层下方延伸。在实施例中，其中移除牺牲层的部分以形成第一凹陷包含过度蚀刻牺牲层，其中在过度蚀刻之后第一凹陷在虚拟栅极结构下方延伸。在实施例中，其中形成栅极结构包含在多个剩余纳米结构的多个曝露表面上形成栅极介电质，其中栅极介电质包覆各自多个内间隙壁的各自多个第二侧壁和间隙壁层的第一部分的各自多个第三侧壁，每个各自的第二侧壁与各自的第三侧壁相邻。
156.根据又另一个实施例，一种半导体装置，包括：半导体基板；第一通道区域于半导体基板上，第一通道区域包含第一纳米结构堆叠体；第一栅极堆叠体于第一通道区域上，第一栅极堆叠体包含第一栅极电极和第一栅极介电质；第一源极/漏极区域，第一源极/漏极区域与第一通道区域相邻；第一内间隙壁，第一内间隙壁介于第一源极/漏极区域的第一侧壁和第一栅极介电质之间；以及第一间隙壁，第一间隙壁与第一源极/漏极区域的第二侧壁实体接触，且第一间隙壁包覆第一内间隙壁的侧壁。在实施例中，其中第一间隙壁包含第一材料与第二材料，在俯视下第二材料围绕第一材料，第二材料的蚀刻速率与第一材料的蚀刻速率不同。在实施例中，进一步包括：第一绝缘鳍，第一绝缘鳍与第一通道区域和第一源极/漏极区域相邻，第一间隙壁介于第一源极/漏极区域和第一绝缘鳍之间。在实施例中，其中第一间隙壁在第一内间隙壁和第一绝缘鳍之间进一步延伸。
157.前述概述了几个实施例的特点，以便那些熟练此技艺者可更好地了解目前揭露的部分。熟悉此技艺的人应意识到，他们可随时利用目前的揭露作为设计或修改其他工艺和结构的基础，以实现相同的目的和(或)实现此处介绍的实施例的相同优势。精通此技艺的人还应理解到，这种相同的建构不会偏离本揭露的精神和范围，在不偏离本揭露的精神和范围下，他们可在此进行各种修改、取代和替换。