具有共享的电隔离的多种器件类型的单片集成的制作方法

本发明涉及半导体器件制造和集成电路，更具体地说，涉及包括集成在半导体衬底上的基于硅的器件和基于iii-v族化合物半导体的器件的结构以及形成这样结构的方法。

背景技术：

1、高压功率电子器件，例如高电子迁移率晶体管，可以使用iii-v族化合物半导体来制造以利用其材料特性，例如大于硅的载流子迁移率的载流子迁移率和比硅宽的带隙。iii-v族化合物半导体包括iii族元素(铝、镓、铟)和与iii族元素组合的v族元素(氮、磷、砷、锑)。在构建器件时用作基础材料的常见iii-v族化合物半导体是氮化镓。高电子迁移率晶体管可以包括具有不同带隙的晶体iii-v族化合物半导体材料之间的异质结，例如二元氮化镓和三元氮化铝镓之间的异质结。在操作期间，二维电子气在异质结处的界面附近形成，并限定高电子迁移率晶体管的沟道。

2、在同一芯片上集成高电子迁移率晶体管(例如场效应晶体管或异质结双极型晶体管)与基于硅的器件已被证明具有挑战性。集成可以通过晶圆键合或通过使用具有不同晶体取向部分的混合衬底来实现，这些部分本质上为集成高电子迁移率晶体管与这些其他类型的晶体管的工艺带来了显著的复杂性。

3、需要包括集成在半导体衬底上的基于硅的器件和基于iii-v族化合物半导体的器件的改善的结构以及形成这样结构的方法。

技术实现思路

1、在本发明的一个实施例中，一种结构包括衬底，所述衬底具有器件层、处理衬底以及位于所述处理衬底和所述器件层之间的掩埋绝缘体层。所述结构包括：第一半导体层，其位于在第一器件区中的所述器件层上；以及第二半导体层，其位于在第二器件区中的所述器件层上。所述第一半导体层由iii-v族化合物半导体材料构成，并且所述第二半导体层由硅构成。第一器件结构包括位于所述第一半导体层上的栅极结构，以及第二器件结构包括位于所述第二半导体层中的掺杂区。所述掺杂区和所述第二半导体层限定p-n结。

2、在本发明的一个实施例中，一种结构包括衬底，所述衬底包括器件层、处理衬底以及位于所述处理衬底和所述器件层之间的掩埋绝缘体层。所述结构包括：半导体层，其位于在第一器件区中的所述器件层上；第一器件结构，其包括位于所述半导体层上的栅极结构；以及第二器件结构，其包括位于所述器件层的在第二器件区中的掺杂区。所述器件层由单晶硅构成，并且所述半导体层由iii-v族化合物半导体材料构成。所述掺杂区和所述器件层限定p-n结。

3、在本发明的一个实施例中，一种方法包括：提供衬底，所述衬底包括器件层、处理衬底以及位于所述处理衬底和所述器件层之间的掩埋绝缘体层；在所述器件层的第一器件区上形成第一半导体层，以及在所述器件层的第二器件区上形成第二半导体层。所述第一半导体层由iii-v族化合物半导体材料构成，并且所述第二半导体层由硅构成。所述方法还包括：形成第一器件结构，所述第一器件结构具有位于所述第一半导体层上的栅极结构；以及形成第二器件结构，所述第二器件结构具有位于所述第二半导体层中的掺杂区。所述掺杂区和所述第二半导体层限定p-n结。

技术特征：

1.一种结构，包括：

2.根据权利要求1所述的结构，其中，所述第一器件结构是高电子迁移率晶体管，并且所述第二器件结构是肖特基二极管。

3.根据权利要求1所述的结构，其中，所述第一器件结构是高电子迁移率晶体管，并且所述第二器件结构是双极结型晶体管。

4.根据权利要求1所述的结构，其中，所述器件层由具有<111>晶体取向的单晶硅构成，并且所述第二半导体层的所述硅是具有<111>晶体取向的单晶。

5.根据权利要求1所述的结构，其中，所述iii-v族化合物半导体材料包括氮化镓。

6.根据权利要求1所述的结构，其中，所述第一半导体层具有第一顶表面，所述第二半导体层具有第二顶表面，并且所述第一顶表面与所述第二顶表面基本共面。

7.根据权利要求1所述的结构，其中，所述第一半导体层具有第一顶表面，所述第二半导体层具有第二顶表面，并且所述第一顶表面和所述第二顶表面的高度相差约100纳米至约500纳米。

8.根据权利要求1所述的结构，其中，所述处理衬底由多晶陶瓷材料构成，并且所述掩埋绝缘体层包括多个工程化层。

9.一种结构，包括：

10.根据权利要求9所述的结构，其中，所述第一器件结构是高电子迁移率晶体管，并且所述第二器件结构是肖特基二极管。

11.根据权利要求9所述的结构，其中，所述第一器件结构是高电子迁移率晶体管，并且所述第二器件结构是双极结型晶体管。

12.根据权利要求9所述的结构，其中，所述器件层的所述单晶硅具有<111>晶体取向。

13.根据权利要求9所述的结构，其中，所述iii-v族化合物半导体材料包括氮化镓。

14.根据权利要求9所述的结构，其中，所述半导体层具有第一顶表面，并且所述结构还包括：

15.根据权利要求9所述的结构，其中，所述半导体层具有第一顶表面，并且所述结构还包括：

16.一种方法，包括：

17.根据权利要求16所述的方法，其中，在所述器件层的所述第一器件区上形成所述第一半导体层包括：

18.根据权利要求17所述的方法，其中，在形成所述第二半导体层之前从所述第二器件区去除所述第一半导体层。

19.根据权利要求16所述的方法，其中，所述第一半导体层具有第一顶表面，所述第二半导体层具有第二顶表面，并且所述第一顶表面和所述第二顶表面的高度相差约100纳米至约500纳米。

20.根据权利要求16所述的方法，其中，所述器件层由具有<111>晶体取向的单晶硅构成，并且所述第二半导体层的所述硅是具有<111>晶体取向的单晶。

技术总结
本发明涉及一种具有共享的电隔离的多种器件类型的单片集成。包括集成在半导体衬底上的基于硅的器件和基于III‑V族化合物半导体的器件的结构以及形成这样的结构的方法。该结构包括衬底，该衬底具有器件层、处理衬底以及位于处理衬底和器件层之间的掩埋绝缘体层。该结构包括：第一半导体层，其位于在第一器件区中的器件层上；第二半导体层，其位于在第二器件区中的器件层上。第一半导体层包含III‑V族化合物半导体材料，并且第二半导体层包含硅。第一器件结构包括位于第一半导体层上的栅极结构；以及第二器件结构包括位于第二半导体层中的掺杂区。掺杂区和第二半导体层限定p‑n结。

技术研发人员：F·赫伯特,H·莱恩维希
受保护的技术使用者：格芯（美国）集成电路科技有限公司
技术研发日：
技术公布日：2024/1/12