一种减少IO氧化硅去除过程中介电层损失的方法与流程

本发明涉及半导体，特别是涉及一种减少io氧化硅去除过程中介电层损失的方法。

背景技术：

1、现行的高介电值薄膜沉积前，会先将原来非io(输入/输出)区域的组件上的氧化硅进行去除。由于该过程的介电层(氧化硅)是裸露的，便会造成损失；尤其于io区域的组件的氧化硅要进行过刻蚀(over etch)以保证去除干净时，所损失的介电层则会造成整体栅极高度损失。

技术实现思路

1、鉴于以上所述现有技术的缺点，本发明的目的在于提供一种减少io氧化硅去除过程中介电层损失的方法，用于解决现有技术中在去除io区域氧化硅的过程中对介电层造成损失，使得栅极高度损失的问题。

2、为实现上述目的及其他相关目的，本发明提供一种减少io氧化硅去除过程中介电层损失的方法，至少包括：

3、步骤一、提供半导体结构；所述半导体结构包括：硅基底；位于所述硅基底上的多个相互间隔排布的栅结构；所述栅结构底部与所述硅基底的上表面之间的io氧化硅层；依附于所述栅结构侧壁的侧墙；

4、沉积刻蚀停止层；所述刻蚀停止层以连续分布的方式覆盖在所述栅结构侧壁的所述侧墙、栅结构顶部以及所述栅结构之间的所述硅基底上表面；所述栅结构由自下而上堆叠的多晶硅结构、第一硬掩膜层和第二硬掩膜层组成；

5、步骤二、沉积第一介电层以填充所述栅结构之间的空间，之后平坦化并暴露出所述栅结构顶部的所述刻蚀停止层；

6、步骤三、对所述第一介电层进行回刻，并且回刻至剩余的所述第一介电层的高度为所述多晶硅结构高度的三分之二为止；

7、步骤四、沉积氮化硅层以连续覆盖所述第一介电层上表面和被暴露出的所述刻蚀停止层上表面；

8、步骤五、在所述氮化硅层上沉积第二介电层以填充所述栅结构之间的空间，之后平坦化以暴露出所述栅结构顶部的所述氮化硅层；

9、步骤六、非选择性回刻以去除所述第二介电层以及被所述第二介电层覆盖的所述栅结构、侧墙、刻蚀停止层以及氮化硅层；保留所述第一介电层、位于所述第一介电层上表面的所述氮化硅层以及位于所述第一介电层之间的所述多晶硅结构、侧墙和刻蚀停止层；

10、步骤七、去除剩余的所述多晶硅结构以形成凹槽，所述凹槽底部将所述io氧化硅层露出；

11、步骤八、去除所述io氧化硅层，覆盖在所述第一介电层上表面的所述氮化硅层作为硬掩膜使所述第一介电层在去除所述io氧化硅层的过程中不受损失。

12、优选地，步骤一中的所述第一硬掩膜层为氮化硅；所述第二硬掩膜层为氧化硅。

13、优选地，步骤一中依附于所述栅结构侧壁的侧墙由第一侧墙和依附于所述第一侧墙的第二侧墙组成。

14、优选地，步骤一中的所述第一侧墙和所述第二侧墙都为氮化硅。

15、优选地，步骤一中所述第一硬掩膜层的侧壁完全被所述第一侧墙和第二侧墙覆盖；所述第二硬掩膜层上端部分侧壁没有被所述第一侧墙和第二侧墙覆盖。

16、优选地，步骤一中的所述刻蚀停止层覆盖所述栅结构顶部的部分包括：所述刻蚀停止层覆盖于所述栅结构的上表面以及所述栅结构顶端部分的侧壁，并与覆盖在所述第二侧墙上的所述刻蚀停止层衔接。

17、优选地，步骤一中的所述刻蚀停止层为氮化硅。

18、优选地，步骤二中的所述第一介电层为氧化硅；所述平坦化的方法为化学机械研磨法。

19、优选地，步骤五中的所述第二介电层为氧化硅。

20、优选地，步骤六中非选择性回刻以去除所述第二介电层后，被保留的位于所述第一介电层上表面的所述氮化硅层形成凹型结构，位于该凹型结构内的所述第二介电层被保留。

21、优选地，步骤八中在去除所述io氧化硅层的同时，位于所述凹型结构内的所述第二介电层被去除。

22、如上所述，本发明的减少io氧化硅去除过程中介电层损失的方法，具有以下有益效果：本发明在第一介电层上形成氮化硅硬掩膜，防止在去除io氧化硅层的过程中，对第一介电层造成损失，因此可以避免栅极高度的损失。

技术特征：

1.一种减少io氧化硅去除过程中介电层损失的方法，其特征在于，至少包括：

2.根据权利要求1所述的减少io氧化硅去除过程中介电层损失的方法，其特征在于：步骤一中的所述第一硬掩膜层为氮化硅；所述第二硬掩膜层为氧化硅。

3.根据权利要求2所述的减少io氧化硅去除过程中介电层损失的方法，其特征在于：步骤一中依附于所述栅结构侧壁的侧墙由第一侧墙和依附于所述第一侧墙的第二侧墙组成。

4.根据权利要求3所述的减少io氧化硅去除过程中介电层损失的方法，其特征在于：步骤一中的所述第一侧墙和所述第二侧墙都为氮化硅。

5.根据权利要求4所述的减少io氧化硅去除过程中介电层损失的方法，其特征在于：步骤一中所述第一硬掩膜层的侧壁完全被所述第一侧墙和第二侧墙覆盖；所述第二硬掩膜层上端部分侧壁没有被所述第一侧墙和第二侧墙覆盖。

6.根据权利要求5所述的减少io氧化硅去除过程中介电层损失的方法，其特征在于：步骤一中的所述刻蚀停止层覆盖所述栅结构顶部的部分包括：所述刻蚀停止层覆盖于所述栅结构的上表面以及所述栅结构顶端部分的侧壁，并与覆盖在所述第二侧墙上的所述刻蚀停止层衔接。

7.根据权利要求1所述的减少io氧化硅去除过程中介电层损失的方法，其特征在于：步骤一中的所述刻蚀停止层为氮化硅。

8.根据权利要求1所述的减少io氧化硅去除过程中介电层损失的方法，其特征在于：步骤二中的所述第一介电层为氧化硅；所述平坦化的方法为化学机械研磨法。

9.根据权利要求1所述的减少io氧化硅去除过程中介电层损失的方法，其特征在于：步骤五中的所述第二介电层为氧化硅。

10.根据权利要求1所述的减少io氧化硅去除过程中介电层损失的方法，其特征在于：步骤六中非选择性回刻以去除所述第二介电层后，被保留的位于所述第一介电层上表面的所述氮化硅层形成凹型结构，位于该凹型结构内的所述第二介电层被保留。

11.根据权利要求10所述的减少io氧化硅去除过程中介电层损失的方法，其特征在于：步骤八中在去除所述io氧化硅层的同时，位于所述凹型结构内的所述第二介电层被去除。

技术总结
本发明提供一种减少IO氧化硅去除过程中介电层损失的方法，位于硅基底上的多个相互间隔排布的栅结构；栅结构底部与硅基底之间的IO氧化硅层；沉积刻蚀停止层；栅结构由多晶硅结构、第一硬掩膜层和第二硬掩膜层组成；沉积第一介电层以填充栅结构之间的空间；对第一介电层进行回刻；沉积氮化硅层以连续覆盖第一介电层和被暴露出的刻蚀停止层；在氮化硅层上沉积第二介电层；非选择性回刻以去除第二介电层和被第二介电层覆盖的栅结构、侧墙、刻蚀停止层及氮化硅层；去除剩余的多晶硅结构；去除IO氧化硅层。本发明在第一介电层上形成氮化硅硬掩膜，防止在去除IO氧化硅层的过程中，对第一介电层造成损失，因此可以避免栅极高度的损失。

技术研发人员：李镇全
受保护的技术使用者：上海华力集成电路制造有限公司
技术研发日：
技术公布日：2024/3/11