半导体结构及其形成方法与流程

本发明涉及半导体制造，尤其涉及一种半导体结构及其形成方法。

背景技术：

1、在现有的半导体领域中，鳍式场效应晶体管(finfet)是一种新兴的多栅器件，与平面式的金属-氧化物半导体场效应晶体管(mosfet)相比，鳍式场效应晶体管具有更强的短沟道抑制能力，具有更强的工作电流，现已广泛应用于半导体各种器件中。但随着半导体工艺的进一步发展，晶体管尺度缩小到几纳米以下，finfet本身的尺寸已经缩小至极限后，无论是鳍片距离、短沟道效应、还是漏电和材料极限也使得晶体管制造变得岌岌可危，甚至物理结构都无法完成。

2、环绕式栅极(gate-all-around，gaa)器件成为行业内研究和发展的一个新方向。这项技术的特点是实现了栅极对沟道的四面包裹，源极和漏极不再和基底接触，而是利用线状或者平板状、片状等多个源极和漏极横向垂直于栅极分布后，实现mosfet的基本结构和功能。这样设计在很大程度上解决了栅极间距尺寸减小后带来的各种问题，包括电容效应等，再加上沟道被栅极四面包裹，因此沟道电流也比finfet的三面包裹更为顺畅。

3、然而，环绕式栅极器件作为行业内发展的一个重要方向，目前尚需进一步完善。

技术实现思路

1、本发明解决的技术问题是提供一种半导体结构及其形成方法，以提高形成的半导体结构的性能。

2、为解决上述技术问题，本发明的技术方案提供一种半导体结构，包括：衬底；位于部分所述衬底上的若干复合层，各所述复合层包括若干层重叠的沟道层，相邻两层所述沟道层之间具有第二栅沟槽；位于所述衬底和所述若干复合层表面的层间介质层；位于所述层间介质层内的第一栅沟槽，所述第一栅沟槽横跨所述若干复合层部分侧壁和部分顶部表面，且所述第一栅沟槽和所述第二栅沟槽相互连通；位于所述第一栅沟槽的栅极结构，所述栅极结构包括栅极，所述栅极还位于所述第二栅沟槽内以包裹所述沟道层；内侧墙，位于相邻两层沟道层之间且位于所述第二栅沟槽侧壁，所述内侧墙侧壁凸出于所述沟道层侧壁；位于所述栅极结构两侧的所述复合层内的凹槽，所述凹槽暴露出所述沟道层侧壁和所述内侧墙侧壁；位于所述凹槽内的源漏层。

3、可选的，所述内侧墙侧壁凸出于所述沟道层侧壁的尺寸范围为0纳米至9纳米；所述内侧墙的厚度范围为1纳米至10纳米。

4、可选的，所述栅极结构还包括位于所述第一栅沟槽和所述层间介质层之间的栅侧墙；所述内侧墙侧壁与所述栅侧墙侧壁在沿着衬底表面法线方向上齐平。

5、可选的，所述凹槽还位于所述栅极结构两侧的所述衬底内。

6、可选的，在沿所述衬底表面法线方向上，所述沟道层的厚度与所述第二栅沟槽的尺寸比值范围为3：10至1：1。

7、相应的，本发明的技术方案提供一种半导体结构的形成方法，包括：提供衬底；在部分所述衬底上形成若干初始复合层和横跨所述若干初始复合层的伪栅极结构，所述伪栅极结构位于所述初始复合层部分顶部和部分侧壁表面，所述初始复合层包括若干层重叠的牺牲层和相邻两层牺牲层之间的初始沟道层，所述伪栅极结构两侧的所述初始复合层具有凹槽，所述凹槽暴露出的所述牺牲层侧壁相对所述初始沟道层侧壁凹陷；在所述凹槽暴露出的所述牺牲层侧壁形成内侧墙；在形成所述内侧墙之后，回刻暴露出的所述初始沟道层，形成沟道层；在形成所述沟道层之后，在所述凹槽内形成源漏层。

8、可选的，回刻暴露出的所述初始沟道层的刻蚀工艺对所述初始沟道层和所述内侧墙的刻蚀选择比范围为大于10：1。

9、可选的，回刻暴露出的所述初始沟道层的深度范围为0纳米至9纳米；所述内侧墙的厚度范围为1纳米至10纳米。

10、可选的，回刻暴露出的所述初始沟道层的刻蚀工艺包括干法刻蚀工艺和湿法刻蚀工艺中的一者或两者。

11、可选的，所述湿法刻蚀工艺的工艺参数包括：刻蚀液包括nh4oh和h2o2，其中nh4oh和h2o2的比例范围为1：1至50：1，工艺温度范围为25℃至80℃。

12、可选的，所述干法刻蚀工艺的工艺参数包括：刻蚀气体包括nf3和h2，其中，nf3的流量范围为50sccm至500sccm，h2的流量范围为2000sccm至3000sccm。

13、可选的，所述内侧墙的形成方法包括：在所述衬底、所述初始复合层和所述伪栅极结构表面形成内侧墙材料层；回刻所述内侧墙材料层直到暴露出所述凹槽侧壁的所述初始沟道层侧壁，形成所述内侧墙。

14、可选的，所述伪栅极结构包括伪栅极；在形成所述源漏层之后，还包括：在所述衬底表面、所述初始复合层表面和所述伪栅极结构侧壁形成层间介质层，所述层间介质层暴露出所述伪栅极顶部表面；去除所述伪栅极，在所述层间介质层内形成第一栅沟槽；去除所述第一栅沟槽暴露出的所述牺牲层，在相邻两层沟道层之间形成第二栅沟槽，以所述初始复合层形成复合层；在所述第一栅沟槽和所述第二栅沟槽内形成栅极。

15、可选的，所述伪栅极结构还包括位于所述伪栅极侧壁的栅侧墙；所述内侧墙侧壁与所述栅侧墙侧壁在沿着衬底表面法线方向上齐平。

16、可选的，所述初始复合层、所述伪栅极结构的形成方法包括：在所述衬底表面形成复合材料层，所述复合材料层包括若干层垂直重叠的牺牲材料层以及位于相邻两层牺牲材料层之间的沟道材料层；在所述复合材料层表面形成掩膜层，所述掩膜层暴露出部分所述复合材料层；以所述掩膜层为掩膜刻蚀所述复合材料层直到暴露出所述衬底，以所述复合材料层形成若干过渡复合层；形成横跨所述过渡复合层的所述伪栅极结构，所述伪栅极结构位于所述过渡复合层部分顶部和部分侧壁表面；在所述伪栅极结构两侧的所述过渡复合层内和所述衬底内形成所述凹槽；形成所述凹槽之后，刻蚀所述凹槽暴露出的所述牺牲材料层，在相邻层的所述沟道材料层之间形成开口，以所述牺牲材料层形成所述牺牲层，以所述沟道材料层形成所述初始沟道层。

17、可选的，在形成所述伪栅结构之前，还在所述衬底内形成隔离结构，所述隔离结构位于相邻的所述过渡复合层之间；所述隔离结构的形成方法包括：以所述掩膜层为掩膜刻蚀所述衬底，在所述衬底内形成隔离槽；在所述隔离槽内形成所述隔离结构。

18、可选的，所述凹槽还位于所述伪栅极结构两侧的所述衬底内。

19、与现有技术相比，本发明实施例的技术方案具有以下有益效果：

20、本发明技术方案提供的一种半导体结构的形成方法中，在形成所述内侧墙之后，回刻暴露出的所述初始沟道层，形成沟道层，在不改变内侧墙厚度的基础上，有利于减少器件的沟道层与源漏层之间的临接区的尺寸，提高沟道层与源漏层相临接区域的掺杂离子浓度，降低了临接区域的电阻，有利于提高所形成的环绕栅极器件的工作电流，从而提高器件的性能。

21、本发明技术方案提供的一种半导体结构中，位于相邻两层沟道层之间且位于所述第二栅沟槽侧壁具有内侧墙，所述内侧墙侧壁凸出于所述沟道层侧壁，有利于减少器件的沟道层与源漏层之间的临接区的尺寸，提高沟道层与源漏层相临接区域的掺杂离子浓度，降低了临接区域的电阻，有利于提高所形成的环绕栅极器件的工作电流，从而提高器件的性能。