半导体结构及其制备方法与流程

本公开涉及半导体，特别是涉及一种半导体结构及其制备方法。

背景技术：

1、随着半导体工艺技术的不断改进，器件的特征尺寸也不断按比例缩小。但器件的工作电压并不是按比例缩小的，使得栅极沟槽的电场强度不断加强，hci(hot carrierinjection，热载流子注入)效应也变得越来越严重。

2、然而在字线结构中，字线导电层与基底之间只有一层常规栅氧化层，不能起到较好的保护作用，容易导致漏电情况的发生，hci效应也变得越来越严重。

技术实现思路

1、基于此，有必要针对现有技术中的字线导电层与基底之间只有一层常规栅氧化层，起不到较好的保护作用，容易导致漏电的问题提供一种半导体结构及其制备方法。

2、为了实现上述目的，一方面，本公开提供了一种半导体结构，包括：

3、基底，以及位于所述基底内的栅极沟槽；

4、栅极介质层，所述栅极介质层包括第一氧化层、阻挡层和第二氧化层，所述第二氧化层覆盖所述栅极沟槽的侧壁及底部，所述阻挡层覆盖所述第二氧化层的侧壁，所述第一氧化层覆盖所述阻挡层的表面以及覆盖位于所述栅极沟槽底部的所述第二氧化层的表面。

5、在其中一个实施例中，位于所述栅极沟槽底部侧壁的所述第二氧化层的厚度，小于位于所述栅极沟槽顶部侧壁的所述第二氧化层的厚度。

6、在其中一个实施例中，所述阻挡层包括掺杂多晶硅层。

7、在其中一个实施例中，所述阻挡层的厚度为0.5nm～1nm。

8、在其中一个实施例中，所述阻挡层的掺杂类型为n型，所述阻挡层中掺杂离子的掺杂浓度为10e20cm-3～20e20cm-3。

9、在其中一个实施例中，所述半导体结构还包括位于所述栅极沟槽中的导电层，所述导电层覆盖所述第一氧化层的表面。

10、在其中一个实施例中，所述基底还包括浅沟槽隔离结构，所述浅沟槽隔离结构于所述基底内隔离出多个间隔排布的有源区。

11、本公开还提供一种半导体结构的制备方法，包括：

12、提供基底；

13、于所述基底内形成栅极沟槽；

14、于所述栅极沟槽的侧壁形成初始阻挡层；

15、于所述初始阻挡层的表面及所述栅极沟槽的底部形成第一氧化层；

16、对所述初始阻挡层及所述基底进行热氧化处理，以形成覆盖所述栅极沟槽的侧壁及底部的第二氧化层及覆盖所述第二氧化层的侧壁的阻挡层。

17、在其中一个实施例中，于所述栅极沟槽的侧壁形成所述初始阻挡层，包括：

18、于所述栅极沟槽的侧壁、所述栅极沟槽的底部及所述基底上形成阻挡材料层；去除位于所述栅极沟槽底部及位于所述基底上的所述阻挡材料层，保留位于所述栅极沟槽侧壁的所述阻挡材料层，形成所述初始阻挡层。

19、在其中一个实施例中，采用低台阶覆盖工艺于所述栅极沟槽的侧壁、所述栅极沟槽的底部及所述基底上沉积掺杂多晶硅层，形成所述阻挡材料层。

20、在其中一个实施例中，所述阻挡材料层的厚度为2nm～8nm，所述初始阻挡层的厚度为1nm～3nm，所述阻挡层的厚度为0.5nm～1nm。

21、在其中一个实施例中，所述阻挡层中掺杂离子的掺杂浓度为10e20cm-3～20e20cm-3。

22、在其中一个实施例中，所述对所述初始阻挡层及所述基底进行热氧化处理包括：采用原位水汽生成工艺氧化部分所述初始阻挡层以及被所述初始阻挡层覆盖的部分所述基底。

23、在其中一个实施例中，所述方法还包括：形成所述第二氧化层及所述阻挡层之后，于所述第一氧化层的表面形成导电层。

24、在其中一个实施例中，所述提供基底之后，所述于所述基底内形成栅极沟槽之前，还包括：于所述基底内形成浅沟槽隔离结构，所述浅沟槽隔离结构于所述基底内隔离出多个间隔排布的有源区。

25、本公开的半导体结构及其制备方法具有如下有益效果：

26、本公开的半导体结构中，栅极介质层包括第一氧化层、阻挡层和第二氧化层，第二氧化层覆盖栅极沟槽的侧壁及底部，阻挡层覆盖第二氧化层的侧壁，第一氧化层覆盖阻挡层的表面以及覆盖位于栅极沟槽底部的第二氧化层的表面，相较于只有一层氧化层的栅极介质层结构，本公开的栅极介质层可以对器件进行更好地保护，降低栅极异常漏电的发生，降低热载流子注入效应。

27、本公开的半导体结构的制备方法，通过在栅极沟槽内形成第一氧化层、第二氧化层及阻挡层，第二氧化层覆盖栅极沟槽的侧壁及底部，阻挡层覆盖第二氧化层的侧壁，形成具有多层氧化层的栅极介质层结构，本公开的栅极介质层可以对器件进行更好地保护，降低栅极异常漏电的发生，降低热载流子注入效应。

技术特征：

1.一种半导体结构，其特征在于，包括：

2.根据权利要求1所述的半导体结构，其特征在于，位于所述栅极沟槽底部侧壁的所述第二氧化层的厚度，小于位于所述栅极沟槽顶部侧壁的所述第二氧化层的厚度。

3.根据权利要求1所述的半导体结构，其特征在于，所述阻挡层包括掺杂多晶硅层。

4.根据权利要求1所述的半导体结构，其特征在于，所述阻挡层的厚度为0.5nm～1nm。

5.根据权利要求1所述的半导体结构，其特征在于，所述阻挡层的掺杂类型为n型，所述阻挡层中掺杂离子的掺杂浓度为10e20 cm-3～20e20 cm-3。

6.根据权利要求1所述的半导体结构，其特征在于，所述半导体结构还包括位于所述栅极沟槽中的导电层，所述导电层覆盖所述第一氧化层的表面。

7.根据权利要求1至6中任一项所述的半导体结构，其特征在于，所述基底还包括浅沟槽隔离结构，所述浅沟槽隔离结构于所述基底内隔离出多个间隔排布的有源区。

8.一种半导体结构的制备方法，其特征在于，包括：

9.根据权利要求8所述的半导体结构的制备方法，其特征在于，于所述栅极沟槽的侧壁形成所述初始阻挡层，包括：

10.根据权利要求9所述的半导体结构的制备方法，其特征在于，采用低台阶覆盖工艺于所述栅极沟槽的侧壁、所述栅极沟槽的底部及所述基底上沉积掺杂多晶硅层，形成所述阻挡材料层。

11.根据权利要求9所述的半导体结构的制备方法，其特征在于，所述阻挡材料层的厚度为2nm～8nm，所述初始阻挡层的厚度为1nm～3nm，所述阻挡层的厚度为0.5nm～1nm。

12.根据权利要求10所述的半导体结构的制备方法，其特征在于，所述阻挡层中掺杂离子的掺杂浓度为10e20 cm-3～20e20 cm-3。

13.根据权利要求8所述的半导体结构的制备方法，其特征在于，所述对所述初始阻挡层及所述基底进行热氧化处理包括：采用原位水汽生成工艺氧化部分所述初始阻挡层以及被所述初始阻挡层覆盖的部分所述基底。

14.根据权利要求8所述的半导体结构的制备方法，其特征在于，所述方法还包括：形成所述第二氧化层及所述阻挡层之后，于所述第一氧化层的表面形成导电层。

15.根据权利要求8至14中任一项所述的半导体结构的制备方法，其特征在于，所述提供基底之后，所述于所述基底内形成栅极沟槽之前，还包括：于所述基底内形成浅沟槽隔离结构，所述浅沟槽隔离结构于所述基底内隔离出多个间隔排布的有源区。

技术总结
本公开涉及一种半导体结构及其制备方法。半导体结构包括：基底，以及位于所述基底内的栅极沟槽；栅极介质层，所述栅极介质层包括第一氧化层、阻挡层和第二氧化层，所述第二氧化层覆盖所述栅极沟槽的侧壁及底部，所述阻挡层覆盖所述第二氧化层的侧壁，所述第一氧化层覆盖所述阻挡层的表面以及覆盖位于所述栅极沟槽底部的所述第二氧化层的表面。相较于只有一层氧化层的栅极介质层结构，本公开的栅极介质层可以对器件进行更好地保护，降低栅极异常漏电的发生，降低热载流子注入效应。

技术研发人员：赵春蕾,陆勇,徐亚超,张瑞奇
受保护的技术使用者：长鑫存储技术有限公司
技术研发日：
技术公布日：2024/3/12