封装结构及其形成方法与流程

1.本公开实施例涉及半导体技术领域，特别涉及封装结构及其形成方法。


背景技术：

2.封装结构是一种半导体器件被配置用作电子产品的结构。为了满足小型化和高度集成化封装结构的需求，目前提出层叠封装的概念，层叠封装实现多个芯片的堆叠封装，可以在具有较小的占用面积的同时满足快速处理大容量数据的需求。
3.层叠封装的封装结构可以包括基板以及堆叠在基板上的多个芯片，其中，芯片通过引线键合工艺(wire bonding)电连接至基板，以实现芯片与基板内电路的电连接。通常情况下，为了增加堆叠芯片数量，会将芯片减薄至较薄的尺寸，这会导致芯片强度降低，因此，引线键合工艺对较薄的芯片产生的作用力可能导致芯片崩裂。


技术实现要素：

4.本公开实施例提供的封装结构及其形成方法，至少有利于提高封装结构的结构稳定性。
5.本公开实施例一方面提供一种封装结构，包括：基板，基板具有多个电连接部；位于基板上的多个层叠的芯片，芯片具有远离基板的第一面以及与第一面相对的第二面，第一面具有焊盘；支撑层，支撑层位于第二面上，且支撑层与焊盘正对；粘结层，粘结层至少位于相邻芯片之间，且支撑层的强度大于粘结层的强度，支撑层的刚度大于粘结层的刚度，支撑层的硬度大于粘结层的硬度；多条导线，导线电连接每一焊盘以及相应的电连接部。
6.在一些实施例中，粘结层至少覆盖支撑层的侧面。
7.在一些实施例中，粘结层还位于支撑层远离第二面的表面上。
8.在一些实施例中，粘结层远离第二面的表面与支撑层远离第二面的表面齐平。
9.在一些实施例中，沿第一面指向第二面的方向，支撑层的厚度小于或等于粘结层的最大厚度。
10.在一些实施例中，沿第一面指向第二面的方向，支撑层的厚度为1～15μm。
11.在一些实施例中，焊盘在第二面的正投影位于支撑层在第二面的正投影内部。
12.在一些实施例中，芯片具有连接第一面以及第二面的侧面，且每个芯片的侧面均相互对齐。
13.在一些实施例中，相邻层的芯片交错堆叠，且处于上层的芯片露出处于下层的芯片的第一面的焊盘。
14.在一些实施例中，在相邻层芯片的侧面错开的方向上，处于上层的芯片与处于下层的芯片错开部分的长度小于支撑层的长度。
15.在一些实施例中，同一芯片的第一面具有多个焊盘，且多个焊盘与同一芯片的第二面的同一支撑层正对。
16.相应的，本公开实施例另一方面还提供了一种封装结构的形成方法，包括：提供基
板以及多个芯片，基板具有多个电连接部，芯片具有相对的第一面以及第二面，第一面具有焊盘；形成支撑层，支撑层位于第二面，且支撑层与焊盘正对；在第二面上形成粘结层，且支撑层的强度大于粘结层的强度，支撑层的刚度大于粘结层的刚度，支撑层的硬度大于粘结层的硬度；利用粘结层形成位于基板上的多个层叠的芯片，每个芯片的第一面均远离基板设置；形成多条导线，导线电连接每一焊盘以及相应的电连接部。
17.在一些实施例中，形成支撑层之前还包括：将芯片的第一面与载板相键合；在远离载板的部分第二面上形成支撑层；形成粘结层后还包括：将芯片与载板剥离。
18.在一些实施例中，形成支撑层的步骤包括：在第二面上形成初始支撑膜；图形化初始支撑膜，以形成初始支撑层；对初始支撑层进行电镀处理，以形成支撑层。
19.在一些实施例中，形成支撑层的步骤包括：在第二面上形成初始支撑膜；图形化初始支撑膜，以形成支撑层。
20.本公开实施例提供的技术方案至少具有以下优点：上述技术方案中，芯片可以是进行减薄处理后厚度较薄的芯片，芯片的第一面具有焊盘，焊盘可以与芯片内的电路相连接，用于引出芯片内的电路，基板用于承载层叠的多个芯片，基板上的电连接部用于与芯片上的焊盘电连接，对层叠的芯片进行封装后，利用焊盘以及基板上的电连接部引出芯片内的电路，多个芯片之间的粘结层用于将多个芯片进行堆叠固定，导线用于实现焊盘与电连接结构之间的电连接，强度、硬度以及刚度较大的支撑层位于芯片的第二面上，且与芯片第一面的焊盘正对，如此，对焊盘进行引线键合工艺形成导线时，焊盘所在的部分芯片由于支撑层的加固以及支撑，使得焊盘所在的部分芯片可以承受较大的作用力，避免了引线键合工艺造成的芯片崩裂现象，进而有利于提高封装结构的结构稳定性。
附图说明
21.一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，除非有特别申明，附图中的图不构成比例限制；为了更清楚地说明本公开实施例或传统技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
22.图1为本公开实施例提供的一种封装结构的结构示意图；
23.图2为本公开实施例提供的另一种封装结构的结构示意图；
24.图3为本公开实施例提供的又一种封装结构的结构示意图；
25.图4为本公开实施例提供的另一种封装结构的结构示意图；
26.图5为本公开实施例提供的另一种封装结构的结构示意图；
27.图6为本公开实施例提供的另一种封装结构的结构示意图；
28.图7为本公开实施例提供的一种封装结构相邻的芯片中处于上层的芯片和处于下层的芯片在基板上的正投影示意图；
29.图8为本公开实施例提供的一种封装结构的焊盘以及支撑层在芯片的第二面上的正投影示意图；
30.图9为本公开实施例提供的另一种封装结构的焊盘以及支撑层在芯片的第二面上的正投影示意图；
31.图10至图16为本公开实施例提供的一种封装结构的形成方法的各步骤示意图。
具体实施方式
32.由背景技术可知，目前对厚度较薄的芯片进行引线键合时可能造成芯片崩裂。
33.为解决上述问题，本公开实施例提供了一种封装结构以及封装结构的形成方法，封装结构包括多个层叠的芯片，芯片可以是进行减薄处理后厚度较薄的芯片，芯片的第一面具有用于引出芯片内的电子电路的焊盘，基板用于承载层叠的多个芯片，基板上的电连接部用于与芯片上的焊盘电连接，多个芯片之间的粘结层用于将多个芯片进行堆叠固定，层叠的芯片与基板之间的粘结层用于将层叠的芯片与基板进行固定，导线用于实现焊盘与电连接结构之间的电连接，强度、硬度以及刚度较大的支撑层具有良好的支撑效果，将强度、硬度以及刚度较大的支撑层设置在芯片的第二面上，且与芯片第一面的焊盘正对，如此，对焊盘进行引线键合工艺形成电连接焊盘与电连接部的导线时，焊盘所在的部分芯片由于支撑层的加固以及支撑，使得焊盘所在的部分芯片可以承受较大作用力，避免了引线键合工艺造成的芯片崩裂现象，有利于提高封装结构的结构稳定性。
34.下面将结合附图对本公开各实施例进行详细的阐述。然而，本领域的普通技术人员可以理解，在本公开各实施例中，为了使读者更好地理解本公开实施例而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本公开实施例所要求保护的技术方案。
35.图1为本公开实施例提供的一种封装结构的结构示意图；图2为本公开实施例提供的另一种封装结构的结构示意图；图3为本公开实施例提供的又一种封装结构的结构示意图；图4为本公开实施例提供的另一种封装结构的结构示意图；图5为本公开实施例提供的另一种封装结构的结构示意图；图6为本公开实施例提供的另一种封装结构的结构示意图；图7为本公开实施例提供的一种封装结构相邻的芯片中处于上层的芯片和处于下层的芯片在基板上的正投影示意图；图8为本公开实施例提供的一种封装结构的焊盘以及支撑层在芯片的第二面上的正投影示意图；图9为本公开实施例提供的另一种封装结构的焊盘以及支撑层在芯片的第二面上的正投影示意图。
36.参考图1至图5，封装结构包括：基板100，基板100具有多个电连接部110；位于基板100上的多个层叠的芯片200，芯片200具有远离基板100的第一面201以及与第一面201相对的第二面202，第一面201具有焊盘230；支撑层220，支撑层220位于第二面202上，且支撑层220与焊盘230正对；粘结层210，粘结层210至少位于相邻芯片200之间，且支撑层220的强度大于粘结层210的强度，支撑层220的刚度大于粘结层210的刚度，支撑层220的硬度大于粘结层210的硬度；多条导线120，导线120电连接每一焊盘230以及相应的电连接部110。
37.其中，芯片200可以是进行减薄处理后厚度较薄的芯片200，芯片200的第一面201具有焊盘230，焊盘230可以与芯片200内的电路相连接，用于引出芯片200内的电路，基板100用于承载层叠的多个芯片200，基板100上的电连接部110用于与芯片200上的焊盘230电连接，以使对层叠的芯片200进行封装后，利用基板100上的电连接部110引出芯片200内的电路，多个芯片200之间的粘结层210用于将多个芯片200进行堆叠固定，导线120用于实现焊盘230与电连接结构之间的电连接，支撑层220位于芯片200的第二面202上，且与芯片200第一面201的焊盘230正对，由于强度、硬度以及刚度较大的支撑层220具有良好的支撑效
果，对焊盘230进行引线键合工艺形成电连接焊盘230与电连接部110的导线120时，焊盘230所在的部分芯片200由于支撑层220的加固以及支撑，使得焊盘230所在的部分芯片200可以承受较大作用力，避免了引线键合工艺造成对芯片200造成损伤，有利于提高封装结构的结构稳定性。
38.基板100可以包括多层电路图案以及用于将多层电路图案彼此电绝缘的绝缘层。在一些实施例中，基板100可以是pcb(printed circuit board印刷电路板)，pcb可以包括至少一层集成电路图案。在一个例子中，基板100可以是刚性pcb或柔性pcb。在另一些实施例中，基板100也可以为中介层(interposer)或者用于承载芯片200以及电连接部110的载板。
39.电连接部110可以是焊球、凸块或焊膏图案等具有导电功能的结构。在一些实施例中，电连接部110也可以为引线框架。电连接部110的材料可以为铜、铝、镍或金中的至少一种。
40.在一些实施例中，电连接部110可以凸出于基板100表面。在另一些实施例中，电连接部110的表面也可以与基板100的表面齐平。
41.在一些实施例中，基板100内具有电路，电连接部110可以与基板100内的电路电连接，从而使得芯片200经由电连接部110与基板100内的电路电连接。
42.在一些实施例中，基板100上的多个电连接部110可以相互间隔，且不具有电连接关系。在另一些实施例中，多个电连接部110也可以具有电连接关系。可以理解的是，可以根据封装结构不同的应用场景以及属性，合理设置不同电连接部110之间的位置关系以及电连接关系。
43.导线120用于实现电连接部110与芯片200的电连接，导线120可以是银合金键合丝、铜线、铝线或金线中的至少一种。
44.芯片200可以是通过划片工艺将诸如晶圆的半导体结构切割后而获得的较小的半导体结构。芯片200可对应于存储器芯片、逻辑芯片或soc(system on chip系统级芯片)。逻辑芯片可以包括asic芯片(application specific integrated circuit专用集成电路芯片)或集成的逻辑电路，存储器芯片可包括集成的动态随机存取存储器(dram，dynamic random access memory)电路、静态随机存取存储器(sram，static random-access memory)电路、nand型闪存电路、nor型闪存电路、磁随机存取存储器(mram，magnetoresistive random access memory)电路、电阻式随机存取存储器(rram，resistive random-access memory)电路、铁电随机存取存储器(feram，ferroelectric random access memory)电路或相变随机存取存储器电路等。
45.芯片200具有两个相对的表面，分别为第一面201和第二面202，基板100上形成有层叠的多个芯片200的表面可以为基板100的顶面，层叠的多个芯片200中，每个芯片200的第一面201均远离基板100的顶面设置。如此，在形成封装结构的过程中，有利于降低对第一面201上的焊盘230进行引线键合处理的难度。
46.在一些实施例中，沿第一面201指向第二面202的方向上，芯片200的厚度可以为30μm～100μm，例如，可以为35μm、40μm、45μm、50μm或者80μm。较薄的芯片200所占据的空间较小，有利于缩小封装结构的尺寸。
47.基板100上层叠的芯片200数量可以是4个、6个、10个或15个等。在一些实施例中，
基板100上层叠的芯片200可以为相同种类芯片200，在另一些实施例中，基板100上层叠的芯片200可以为不同种类的芯片200。此外，层叠的芯片200边缘可以均保持齐平，或者，层叠的芯片200的边缘也可以不保持齐平，不同芯片200的边缘产生部分交错。
48.在一些实施例中，相邻层的芯片200中，处于上层的芯片200的焊盘230在基板100上的正投影与处于下层的芯片200的焊盘230在基板100上的正投影不具有重叠区，如此，使得相邻层的芯片200中，处于上层的芯片200的焊盘230与处于下层的芯片200的焊盘230距离较远，为引出不同焊盘230的导线120预留较大的设置空间，有利于避免引出相邻层的焊盘230的导线120之间相互连接。
49.参考图1，在一些实施例中，相邻层的芯片200中，处于上层的芯片200的焊盘230在基板100上的正投影与处于下层的芯片200的焊盘230在基板100上的正投影分别位于基板100相对的两侧。如此，相邻层的芯片200上的焊盘230距离最远，有利于避免引出相邻层焊盘230的导线120之间相互连接。
50.参考图1，在一些实施例中，芯片200具有连接第一面201以及第二面202的侧面，且每个芯片200的侧面均相互对齐。侧面相互对齐的层叠的芯片200中，具有焊盘230的处于上层的芯片200的底部除了具有支撑层220外，还具有相邻的处于下层的芯片200，如此，对处于上层的芯片200的焊盘230进行引线键合处理时，由于处于下层芯片200的支撑，处于上层的芯片200也具有承受一定作用力的能力，有利于避免上层的芯片200在引线键合处理时，在外力的作用下发生形变或者崩裂。
51.参考图5，在一些实施例中，相邻层的芯片200交错堆叠，且处于上层的芯片200露出处于下层的芯片200的第一面201的焊盘230。如此，保证了多个芯片200在第一面201指向第二面202的方向上堆叠的同时，还露出了每个芯片200第一面201上的焊盘230，相比于被处于上层的芯片200所述覆盖的处于下层芯片200的焊盘230，露出的焊盘230较易利用导线120引出，有利于降低封装结构的形成难度。此外，引出焊盘230的导线120上也不具有其他结构，避免了在引线上形成诸如粘结层210的结构，进而避免了其他诸如粘结层210的结构对导线120挤压甚至造成破坏。
52.参考图6，在一些实施例中，相邻层的芯片200交错堆叠，最顶层的芯片200在邻近处于下层的芯片200露出的焊盘230的一侧也具有支撑层220以及与支撑层220正对的焊盘230。
53.继续参考图6，在一些实施例中，相邻层的芯片200中，若处于上层的芯片200邻近一电连接部110的一侧具有焊盘230，处于下层的芯片200邻近同一电连接部110的一侧也具有焊盘230，那么，处于上层的芯片200的焊盘230可以与邻近的处于下层的芯片200的焊盘230通过导线120互相连接。
54.粘结层210位于相邻层的芯片200之间，用于粘附相邻的芯片200，在一些实施例中，粘结层210还位于基板100和邻近的芯片200之间，用于粘附基板100和相邻的芯片200。
55.在一些实施例中，粘结层210可以为daf(die attach film芯片粘结层)。daf的厚度可以为15～20μm，例如，可以为15μm、17μm、18μm或者20μm。在另一些实施例中，粘结层210也可以为采用线上流体技术形成的fow(film on wire芯片粘合剂)层，fow层的厚度可以为40μm～60μm，例如，可以为45μm、47μm、50μm或者55μm。
56.焊盘230可以为芯片200内的电路或电子器件的引出线，焊盘230可以位于靠近芯
片200边缘的位置，如此，有利于降低导线120与焊盘230相连的难度。在一些实施例中，焊盘230可以凸出于第一面201。在另一些实施例中，焊盘230远离第二面202的表面也可以与第一面201齐平。焊盘230的材料为导电材料，在一些例子中，焊盘230的材料可以包括铜、镍、铝、银或金中的至少一种。
57.参考图1至图5，支撑层220与焊盘230正对，且位于第二面202上，如此，支撑层220与芯片200内的结构相互独立，有利于避免支撑层220对芯片200的内部结构造成影响。另外，支撑层220的强度大于粘结层210的强度，支撑层220的硬度大于粘结层210的硬度，支撑层220的刚度也大于粘结层210的刚度，即支撑层220为具有较强支撑性、不易发生形变以及不易发生断裂的材料，利用支撑层220对与具有焊盘230的第一面201正对的部分第二面202进行加固，有利于增强焊盘230所在的部分芯片200的强度，进而使得利用引线键合技术在焊盘230上形成导线120时，对焊盘230所在的部分芯片200产生的作用力无法对芯片200造成损伤。因此，通过设置支撑层220，有利于避免芯片200在引线键合处理过程中崩裂，进而有利于提高封装结构的结构稳定性。
58.在一些实施例中，支撑层220的材料可以包括金属，形成厚度较厚的金属层的工艺较为成熟，利用金属层作为支撑层220，有利于降低支撑层220的形成难度。可以理解的是，在另一些实施例中，支撑层220也可以为其他具有较强支撑性的材料，例如，氧化硅，氮化硅或硅。
59.参考图2至图3，在一些实施例中，粘结层210至少覆盖支撑层220的侧面。如此，粘结层210完全覆盖不具有支撑层220的第二面202，使得粘结层210对第二面202与正对的相邻芯片200的第一面201之间的间隙进行较好的填充，有利于提高层叠的芯片200之间的粘合强度，进而有利于提高封装结构的结构稳定性。可以理解的是，在另一些实施例中，参考图4，支撑层220的侧面也可以不具有粘结层210。
60.在一些实施例中，粘结层210还位于支撑层220远离第二面202的表面上，并且，支撑层220的侧面不具有粘结层210。如此，保证了支撑层220与正对的处于底层的芯片200的第一面201之间也具有粘结层210，有利于提高层叠的芯片200之间的粘合强度，进而有利于提高封装结构的结构稳定性。
61.参考图1或图5，粘结层210覆盖支撑层220的侧面，且粘结层210还位于支撑层220远离第二面202的表面上，相邻层的芯片200中，处于顶层芯片200的第二面202与处于底层芯片200的第一面201之间的支撑层220以及粘结层210为连续且不具有间隙的结构，如此，不仅有利于提高层叠的芯片200之间的粘合强度，还利用支撑层220以及粘结层210为处于顶层的芯片200提供了较为稳定的支撑，有利于避免邻近间隙的处于顶层的部分芯片200在外力的作用下在发生形变或断裂。
62.参考图3，在一些实施例中，粘结层210远离第二面202的表面与支撑层220远离第二面202的表面齐平。使得相邻芯片200之间的支撑层220远离基板100的顶面与处于顶层芯片200的第二面202相接触，支撑层220邻近基板100的底面与处于底层芯片200的第一面201相接触，如此，支撑层220有利于为处于顶层的芯片200提供更加稳定的支撑，避免了利用引线键合技术在顶层芯片200的焊盘230上形成导线120时，对焊盘230所在的部分芯片200产生的作用力对芯片200造成损伤。需要说明的是，若支撑层220远离第二面202的表面与处于下层的芯片200的第一面201相接触，则与处于下层的芯片200的第一面201相接触的支撑层
220为绝缘材料，或者，与支撑层220相接触的处于下层的芯片200的第一面201具有由绝缘材料形成的绝缘层、阻挡层或钝化层。如此，有利于避免处于上层的芯片200与处于下层的芯片200由于支撑层220的存在而产生电连接。
63.参考图1或图5，在一些实施例中，沿第一面201指向第二面202的方向，支撑层220的厚度小于或等于粘结层210的最大厚度。如此，利用支撑层220对较薄的芯片200进行局部加固的同时，还保证了封装结构在第一面201指向第二面202的方向上仍具有较小的整体厚度，避免了过厚支撑层220造成封装结构整体尺寸的增大，有利于缩小封装结构的尺寸。
64.在一些实施例中，沿第一面201指向第二面202的方向，支撑层220的厚度可以为1～15μm，例如，可以为5μm、6μm、6.5μm、7μm、或13μm。若支撑层220的厚度过薄，则无法对支撑层220顶部的具有焊盘230的部分芯片200提供有效的支撑，若支撑层220的厚度过厚，可能增加封装结构在第一面201指向第二面202的方向上的整体厚度，因此，将支撑层220的厚度设置为1～15μm，不仅有利于为芯片200提供良好的支撑，还有利于缩小封装结构的尺寸。
65.参考图5和图7，在一些实施例中，相邻层的芯片200交错堆叠，在相邻层芯片200的侧面错开的方向上，处于上层的芯片200与处于下层芯片200的错开部分的长度小于支撑层220的长度。即相邻层的芯片200中，处于上层的芯片200的第二面202上的支撑层220在基板100表面的正投影与处于下层的芯片200在基板100表面的正投影具有重叠区240。如此，相邻层的芯片200中，使得部分支撑层220邻近基板100的一侧具有处于下层的支撑层220作为支撑，如此，具有处于下层的芯片200支撑的支撑层220对所正对的焊盘230具有更加稳定的支撑效果，有利于提高封装结构的结构稳定性。
66.参考图7，在一些实施例中，重叠区240的面积与处于下层的芯片200在基板100表面的正投影面积的比值不大于0.5。重叠区240的面积与处于下层的芯片200在基板100表面的正投影的面积的比值过大，则重叠区240的面积过大，使得支撑层220在垂直于第一面201指向第二面202的方向上占据较大的尺寸，可能导致粘结层210在垂直于第一面201指向第二面202的方向上的尺寸过小，尺寸过小粘结层210对芯片200的粘附效果较差。因此，将重叠区240的面积与处于下层的芯片200在基板100表面的正投影面积的比值限制在第一范围内，不仅有利于保证支撑层220对焊盘230所在的部分芯片200具有较好的支撑效果，还有利于保证粘附层在垂直于第一面201指向第二面202的方向上具有足够的尺寸，为相邻层的芯片200提供良好的粘附效果。
67.参考图8，在一些实施例中，焊盘230在第二面202的正投影位于支撑层220在第二面202的正投影内部。如此，焊盘230正对的第二面202上均具有支撑层220，有利于保证支撑层220对焊盘230所在的部分芯片200进行更加有效的支撑。
68.参考图9，在一些实施例中，同一芯片200的第一面201具有多个焊盘230，且多个焊盘230与同一支撑层220正对。如此，仅设置较少数量的支撑层220即可满足对焊盘230所在的芯片200进行支撑，有利于降低支撑层220的形成难度，进而有利于降低封装结构的形成难度。
69.上述实施例提供的封装结构中，芯片200可以是进行减薄处理后厚度较薄的芯片200，芯片200的第一面201具有焊盘230，基板100用于承载层叠的多个芯片200，电连接部110用于与芯片200上的焊盘230电连接，粘结层210用于将多个芯片200进行堆叠固定，导线120用于实现焊盘230与电连接结构之间的电连接，具有较大强度、较大硬度以及较大刚度
的支撑层220位于芯片200的第二面202上，且与芯片200第一面201的焊盘230正对，如此，对焊盘230进行引线键合工艺形成电连接焊盘230与电连接部110的导线120时，焊盘230所在的部分芯片200由于支撑层220的加固以及支撑，使得焊盘230所在的部分芯片200可以承受较大作用力，避免了引线键合工艺造成的芯片200崩裂现象，有利于提高封装结构的结构稳定性。
70.本公开实施例另一方面还提供一种封装结构的形成方法，本公开实施例提供的封装结构的形成方法可以用于形成上述实施例提供的封装结构，以下将结合附图对本公开实施例提供的封装结构的形成方法进行详细说明。需要说明的是，与前述实施例相同或者相应的部分，可参考前述实施例的详细说明，以下将不做赘述。
71.图10至图16为本公开实施例提供的一种封装结构的形成方法的各步骤示意图。
72.参考图10至图16，封装结构的形成方法包括：参考图10，提供基板100以及多个芯片200，基板100具有多个电连接部110，芯片200具有相对的第一面201以及第二面202，第一面201具有焊盘230。需要说明的是，为了便于区分，图10仅示出了一个芯片200。
73.基板100可以为用于承载芯片200以及电连接部110的载板，也可以为具有电路的pcb板。芯片200可以是通过划片工艺将诸如晶圆的半导体结构切割后而获得的较小的半导体结构。在一些实施中，对晶圆进行切割前还包括对晶圆进行减薄处理，以使切割后的芯片200具有较薄的厚度，进而有利于缩小封装结构的尺寸。焊盘230可以为芯片200内的电路或电子器件的引出线。
74.参考图11，在一些实施例中，形成支撑层220之前还包括：将芯片200的第一面201与载板300相键合。由于减薄处理后的芯片200在第一面201指向第二面202的方向上的厚度比较薄，在芯片200上形成支撑层220的过程中，容易对芯片200造成损伤，因此，在形成支撑层220前，可以将芯片200键合在载板300上，有利于降低在芯片200的第二面202上形成支撑层220的难度。可以理解的是，在一些实施例中，对晶圆进行减薄处理之前，可以包括将晶圆临时键合在一载体晶圆上，再对晶圆进行减薄处理，因此，与芯片200进行的键合的载板300可以是对晶圆进行切割处理以及减薄处理之前，对晶圆进行临时键合的载体晶圆。
75.在一些实施例中，载板300可以是玻璃载板，例如硼硅酸盐玻璃载板。利用玻璃载板的好处在于：玻璃载板的透明度有助于对后续的剥离过程进行检查，并且，玻璃载板不仅具有较高的耐化学腐蚀性以及较高的机械强度，玻璃载板的光滑度和平整度也较高，可较大限度地降低载板300翘曲风险，进而有利于避免翘曲的载板300对芯片200造成损伤。
76.参考图12至图14，形成支撑层220，支撑层220位于第二面202，且支撑层220与焊盘230正对。其中，支撑层220的强度大于后续形成的粘结层210的强度，支撑层220的刚度大于后续形成的粘结层210的刚度，支撑层220的硬度大于后续形成的粘结层210的硬度，利用强度、硬度以及刚度较大的支撑层220对焊盘230所在的部分芯片200进行加固以及提供支撑，如此，对焊盘230进行引线键合工艺形成电连接焊盘230与电连接部110的导线120时，使得焊盘230所在的部分芯片200可以承受较大作用力，避免了引线键合工艺造成的芯片200崩裂现象，有利于提高封装结构的结构稳定性。
77.参考图12至图14，在一些实施例中，形成支撑层220的步骤包括：在第二面202上形成初始支撑膜221；图形化初始支撑膜221，以形成初始支撑层222；对初始支撑层222进行电镀处理，以形成支撑层220。
78.其中，支撑层220可以为金属材料，形成初始支撑膜221的工艺可以为沉积工艺，图形化初始支撑膜221以及进行电镀处理的步骤可以包括：在初始支撑膜221上形成具有刻蚀窗口的掩膜层，选择对初始支撑膜221刻蚀选择比较高的刻蚀工艺去除刻蚀窗口露出的初始支撑膜221，去除掩膜层后，参考图13，形成与焊盘230正对的初始支撑层222，将初始支撑层222作为种子层，对初始支撑层222进行电镀处理，形成厚度较厚的支撑层220。其中，利用沉积工艺先形成厚度较薄的初始支撑膜221，再将初始支撑层222作为种子层，利用成本相对较低的电镀处理对初始支撑膜221进行加厚处理，以形成厚度较厚的支撑层220，有利于降低支撑层220的制备成本。并且，直接利用沉积工艺形成厚度较厚的支撑层220的难度较大，利用沉积工艺与电镀处理结合的方式形成支撑层220，有利于降低支撑层220的形成难度。
79.可以理解的是，在一些实施例中，形成支撑层220的步骤也可以包括：在第二面202上形成初始支撑膜221；图形化初始支撑膜221，以形成支撑层220。直接形成厚度较厚的初始支撑膜221，图形化去除部分初始支撑膜221后，可以直接制备得到支撑层220，有利于简化支撑层220的制备步骤，进而有利于降低支撑层220的制备难度。
80.参考图15，形成支撑层220后，在第二面202上形成粘结层210。具体的，可以在支撑层220以外的第二面202、支撑层220远离第二面202的表面以及支撑层220的侧面形成粘结层210，粘结层210用于对层叠的多个芯片200进行粘附固定。
81.参考图16，形成粘结层210后：将芯片200与载板300剥离。在一些实施例中，将芯片200从载板300上剥离的技术可以为激光剥离技术。
82.参考图1或图5，将形成有支撑层220的多个芯片200堆叠在基板100上，利用粘结层210对位于基板100上的多个层叠的芯片200进行粘附固定，且基板100上层叠的每个芯片200的第一面201均远离基板100设置。
83.继续参考图1或图5，形成多条导线120，导线120电连接每一焊盘230以及相应的电连接部110。具体的，可以采用引线键合工艺形成连接于电连接部110和焊盘230之间的导线120。
84.上述技术方案中，在芯片200的第二面202上形成与焊盘230正对的强度、硬度以及刚度较大的支撑层220，利用支撑层220对焊盘230所在的部分芯片200进行加固以及提供支撑，如此，对焊盘230进行引线键合工艺形成电连接焊盘230与电连接部110的导线120时，使得焊盘230所在的部分芯片200可以承受较大作用力，避免了引线键合工艺造成的芯片200崩裂现象，有利于提高封装结构的结构稳定性。
85.本领域的普通技术人员可以理解，上述各实施方式是实现本公开的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本公开的精神和范围。任何本领域技术人员，在不脱离本公开的精神和范围内，均可作各自变动与修改，因此本公开的保护范围应当以权利要求限定的范围为准。