背照式图像传感器及其制造方法与流程

1.本发明涉及半导体技术领域，特别涉及一种背照式图像传感器及其制造方法。


背景技术：

2.随着人工智能、物联网以及工业4.0等新兴领域的蓬勃发展，市场对cmos图像传感器(cmos image senser)的需求与日俱增，目前，在半导体技术领域，背照式cmos图像传感器(bsi,back illuminated cmos image sensor)由逻辑(logic)晶圆与像素(pixel)晶圆分开制造后键合而成，由于逻辑晶圆与像素晶圆分开制造，因此制造工艺灵活且成本低，另具有晶圆可用面积大及多功能晶圆可集成在一起的优点，受到业界青睐。
3.而随着市场对背照式cmos图像传感器(bsi,back illuminated cmos image sensor)的需求与日俱增的同时，对于其性能要求也越来越高，而图像传感性能的一个重要指标就是暗电流水平。暗电流指的是光电二极管(photo diode)在完全无光的条件下，仍然能产生电荷，并形成电流信号被读出，在图像成像中体现为“白”像素，降低画面质量。
4.目前，对于背照式cmos图像传感器(bsi，back illuminated cmos image sensor)，在通常情况下，应尽量降低暗电流的产生，暗电流直接的危害就是会造成漏电现象从而产生白色像素。而产生暗电流的主要原因就是硅缺陷(silicon damage)，所以在器件应用中应减少silicon damage而带来的暗电流。
5.综上所述，如何提供一种能解决背照式cmos图像传感器中由于硅缺陷导致的暗电流的问题的方法，是目前本领域技术人员亟待解决的问题。


技术实现要素：

6.本发明的目的在于提供一种背照式图像传感器及其制造方法，以防止背照式cmos图像传感器由于其硅衬底的缺陷导致的暗电流的问题，并进一步提高产品图像的性能。
7.第一方面，为解决上述技术问题，本发明提供一种背照式图像传感器的制造方法，可以至少包括如下步骤：
8.提供一背照式图像传感器堆叠结构，所述背照式图像传感器堆叠结构包括相互键合的逻辑晶圆和内部形成有像素区域的像素晶圆，以使沿背离所述逻辑晶圆与所述像素晶圆的键合面方向的所述像素晶圆的底部，作为所述背照式图像传感器堆叠结构的顶面；
9.在所述背照式图像传感器堆叠结构的顶面上形成bsgnd结构，并通过调整所述bsgnd结构与所述像素区域之间的距离，以实现通过改变所述距离来降低所述背照式图像传感器的暗电流的目的。
10.进一步的，所述bsgnd结构可以为用于将所述像素晶圆中所形成的器件结构与外部电路进行电性连接的孔状结构。
11.进一步的，所述调整所述bsgnd结构与所述像素区域之间的距离的步骤可以包括将所述bsgnd结构与所述像素区域之间的距离增大到预设距离阈值。
12.进一步的，所述预设距离阈值可以为25μm～250μm。
13.进一步的，提供一背照式图像传感器堆叠结构的步骤可以包括：
14.提供具有所述像素区域的像素晶圆，将所述像素晶圆的形成有所述像素区域的衬底反转后键合到所述逻辑晶圆上；以及，
15.至少对所述像素晶圆的衬底进行减薄处理。
16.进一步的，在所述背照式图像传感器堆叠结构的顶面上形成bsgnd结构的步骤可以包括：
17.利用掩膜版上设置的沟槽图案，在所述衬底反转后键合到所述逻辑晶圆上的所述像素晶圆的衬底上形成多个沟槽，并对所述沟槽进行填充，以使填充后的所述沟槽的顶面与所述背照式图像传感器堆叠结构的顶面齐平。
18.进一步的，所述将所述bsgnd结构与所述像素区域之间的距离增大到预设距离阈值的步骤，可以包括将所述bsgnd结构的孔深减小。
19.进一步的，所述像素晶圆还包括介质层以及嵌设在所述介质层中的金属互连层，所述介质层形成于所述像素区域与所述bsgnd结构之间。
20.进一步的，在所述像素晶圆的衬底可以为硅衬底。
21.第二方面，基于相同的发明构思，本发明还提供了一种背照式图像传感器，可以采用如上所述的背照式图像传感器的制造方法制备而成。
22.与现有技术相比，本发明的技术方案至少具有以下有益效果之一：
23.在本发明提供的背照式图像传感器的制造方法中，通过调整形成在背照式图像传感器堆叠结构的顶面上的bsgnd结构与背照式图像传感器堆叠结构中的像素晶圆内的像素区域(pixel)的距离来实现减小像素区域(pixel)周围的硅衬底的损伤，从而减少器件暗电流的产生，进而减少漏电现象的未接通，最终实现提高暗光下的图像质量的目的。
附图说明
24.图1为本发明一实施例中的背照式图像传感器的制造方法的流程图；
25.图2为本发明现有技术中的bsgnd结构与像素区域之间的距离为20μm的俯视图；
26.图3为本发明一实施例中的bsgnd结构与像素区域之间的距离为200μm的俯视图。
具体实施方式
27.承如背景技术所述，目前，对于背照式cmos图像传感器(bsi，back illuminated cmos image sensor)，在通常情况下，应尽量降低暗电流的产生，暗电流直接的危害就是会造成漏电现象从而产生白色像素。而产生暗电流的主要原因就是硅缺陷(silicon damage)，所以在器件应用中应减少silicon damage而带来的暗电流。
28.为此，本发明提供了一种背照式图像传感器及其制造方法，以防止背照式cmos图像传感器由于其硅衬底的缺陷导致的暗电流的问题，并进一步提高产品图像的性能。
29.以下结合附图和具体实施例对本发明提出的背照式图像传感器及其制造方法作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其它不同于在此描述的其它方式来实施，因此本发明不受下面公开的具体实施例的限制。
30.如本技术和权利要求书中所示，除非上下文明确提示例外情形，“一”、“一个”、“一种”和/或“该”等词并非特指单数，也可包括复数。一般说来，术语“包括”与“包含”仅提示包括已明确标识的步骤和元素，而这些步骤和元素不构成一个排它性的罗列，方法或者设备也可能包含其他的步骤或元素。在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
31.例如参考图1所示，图1为本发明实施例中提供的背照式图像传感器的制造方法的流程示意图，具体的，在本发明所提供的背照式图像传感器的制造方法中其至少可以包括以下步骤：
32.步骤s100，提供一背照式图像传感器堆叠结构，所述背照式图像传感器堆叠结构包括相互键合的逻辑晶圆和内部形成有像素区域的像素晶圆，以使沿背离所述逻辑晶圆与所述像素晶圆的键合面方向的所述像素晶圆的底部，作为所述背照式图像传感器堆叠结构的顶面。
33.在本实施例中，可以先提供一像素晶圆，然后在该晶圆上形成包含多个像素单元的像素区域以及其他结构，然后，将该像素晶圆的底部朝上反转过来，使其底部衬底朝上，然后将该反转后的形成有像素区域的像素晶圆与提前准备好的逻辑晶圆进行键合；其中，所述背照式图像传感器堆叠结构可以是背照式图像传感器工艺中已经完成部分工艺的半导体结构。具体的，所述逻辑晶圆为支撑衬底，且其可以为半导体衬底，例如可以是以下所提到的材料中的至少一种：硅(si)、锗(ge)、锗硅(sige)、碳硅(sic)、碳锗硅(sigec)、砷化铟(inas)、砷化镓(gaas)、磷化铟(inp)或者其它iii/v化合物半导体，还包括这些半导体构成的多层结构等，或者为绝缘体上硅(soi)、绝缘体上层叠硅(ssoi)、绝缘体上层叠锗化硅(s-sigeoi)、绝缘体上锗化硅(sigeoi)以及绝缘体上锗(geoi)，或者还可以为双面抛光硅片(double side polished wafers，dsp)，也可为氧化铝等的陶瓷基底、石英或玻璃基底等。示例性的，本实施例中所述逻辑晶圆例如可以为硅晶圆。而在另一些实施方式中，所述逻辑晶圆也可以为绝缘体上硅(soi)、绝缘体上锗硅等各种复合衬底。本领域技术人员均理解衬底不受到任何限制，而是可以根据实际应用进行选择。逻辑晶圆中可以已形成有cmos电路等相关结构。
34.进一步的，所述像素晶圆的材料从理论的角度考虑其也可以是如所述逻辑晶圆所列举的所有衬底材料中的一种，但是介于本发明背景技术中所提出的，由于器件的衬底为硅衬底，存在的硅缺陷(silicon damage)导致的存在暗电流的问题，如图2所示的，图形边缘发亮的情况；本发明所提出的所述像素晶圆的材料也是硅衬底。
35.需要进一步说明的是，本发明实施例中提供一背照式图像传感器堆叠结构的步骤可以包括：提供具有所述像素区域的像素晶圆，将所述像素晶圆的形成有所述像素区域的衬底反转后键合到所述逻辑晶圆上；以及，至少对所述像素晶圆的衬底进行减薄处理。
36.进一步的，本发明提供的所述背照式图像传感器堆叠结构中的像素晶圆还可以包括介质层以及嵌设在所述介质层中的金属互连层，所述介质层形成于所述像素区域与所述bsgnd结构之间。
37.可以理解的是，尽管图中未示出，但是本发明实施例中的所述背照式图像传感器堆叠结构上还可以形成有其它层或构件，例如，隔离结构、栅极结构、接触孔和通孔等等。
38.步骤s200，在所述背照式图像传感器堆叠结构的顶面上形成bsgnd结构，并通过调整所述bsgnd结构与所述像素区域之间的距离，以实现通过改变所述距离来降低所述背照式图像传感器的暗电流的目的。
39.在本实施例中，根据本发明的发明人研究可知，由于现有技术中通常需要在如上步骤s100形成的堆叠结构的正面上，即，所述像素晶圆的衬底的背面上形成一排用于与外部电路进行电性连接的bsgnd结构；其中，所述bsgnd结构为用于将所述像素晶圆中所形成的器件结构与外部电路进行电性连接的孔状结构。而现有技术中形成在像素晶圆的衬底上的背面上的bsgnd结构与形成在该像素晶圆的衬底内的像素区域之间的距离通常为20μm，而采用该距离形成的背照式图像传感器会发生如图2所示的背照式图像传感器结构的边缘区域发亮的问题(实际应用中所不希望出现的现象)，因此，本发明的发明人提出通过改变该距离来改善器件暗电流的发明构思。
40.具体的，在本发明实施例中，所述调整所述bsgnd结构与所述像素区域之间的距离的步骤包括将所述bsgnd结构与所述像素区域之间的距离增大到预设距离阈值。而将所述bsgnd结构与所述像素区域之间的距离增大到的所述预设距离阈值的范围可以为25μm～250μm。示例性的，所述预设距离阈值可以取值为25μm、50μm、100μm、150μm、200μm以及250μm。其中，优选的，在本发明实施例中，所述bsgnd结构与所述像素区域之间的距离增大到的距离最佳为200μm，以实现减小像素区域(pixel)周围的硅衬底的损伤，从而减少器件暗电流的产生，进而减少漏电现象的问题，最终实现提高暗光下的图像质量的目的。
41.进一步的，在本发明提供的所述背照式图像传感器的制造方法中其还具体提供了一种在所述背照式图像传感器的堆叠结构的顶面上形成bsgnd结构的步骤，具体可以包括如下步骤：
42.利用掩膜版上设置的沟槽图案，在所述衬底反转后键合到所述逻辑晶圆上的所述像素晶圆的衬底上形成多个沟槽，并对所述沟槽进行填充，以使填充后的所述沟槽的顶面与所述背照式图像传感器堆叠结构的顶面齐平。
43.更进一步的，所述将所述bsgnd结构与所述像素区域之间的距离增大到预设距离阈值的步骤，包括将所述bsgnd结构的孔深减小。
44.在本实施例中，可以通过改变形成所述沟槽的刻蚀工艺的工艺参数，例如，刻蚀气体的刻蚀量(干法刻蚀)或者刻蚀液体，例如hf的浓度和刻蚀时间(湿法刻蚀)来改变构成所述bsgnd结构的孔状结构的孔深的方式，来实现改变所述bsgnd结构与所述像素区域之间的距离。
45.综上所述，在本发明提供的背照式图像传感器的制造方法中，通过调整形成在背照式图像传感器堆叠结构的顶面上的bsgnd结构与背照式图像传感器堆叠结构中的像素晶圆内的像素区域(pixel)的距离来实现减小像素区域(pixel)周围的硅衬底的损伤，从而减少器件暗电流的产生，进而减少漏电现象的未接通，最终实现提高暗光下的图像质量的目的。
46.需要说明的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对
以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围。
47.还应当理解的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
48.此外还应该认识到，此处描述的术语仅仅用来描述特定实施例，而不是用来限制本发明的范围。必须注意的是，此处的以及所附权利要求中使用的单数形式“一个”和“一种”包括复数基准，除非上下文明确表示相反意思。例如，对“一个步骤”或“一个装置”的引述意味着对一个或多个步骤或装置的引述，并且可能包括次级步骤以及次级装置。应该以最广义的含义来理解使用的所有连词。以及，词语“或”应该被理解为具有逻辑“或”的定义，而不是逻辑“异或”的定义，除非上下文明确表示相反意思。此外，本发明实施例中的方法和/或设备的实现可包括手动、自动或组合地执行所选任务。