晶圆及其制造方法、封装结构及封装方法与流程

本发明实施例涉及半导体封装，尤其涉及一种晶圆及其制造方法、封装结构及封装方法。

背景技术：

1、在半导体制造中，随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小。相应的，对集成电路的封装要求也日益提高，在多芯片组件(multichip-module，mcm)x、y平面内的二维封装的基础上，沿z方向堆叠的3d封装技术得到了充分发展，且所述3d封装技术具有更高密度。

2、三维集成电路(3d ic：three-dimensional integrated circuit)是利用先进的芯片堆叠技术制备而成，将具不同功能的芯片堆叠成具有三维结构的集成电路。相较于二维结构的集成电路，三维集成电路的堆叠技术不仅可使三维集成电路信号传递路径缩短，还可以使三维集成电路的运行速度加快，从而满足半导体器件更高性能、更小尺寸、更低功耗以及更多功能的需求。

3、根据三维集成电路中芯片间连接方法的不同，使堆叠的芯片能互连的技术分为金属引线封装(wire bonding)、倒装芯片封装(wafer bonding)以及穿透硅通孔封装(through silicon via，tsv)。其中，由于tsv封装技术具有能够使芯片在三维方向堆叠的密度增大、芯片之间的互连线缩短、外形尺寸减小，并且可以大大改善芯片速度和低功耗的性能，成为了三维集成电路中堆叠芯片实现互连的最常用的方法。

技术实现思路

1、本发明实施例解决的问题是提供一种晶圆及其制造方法、封装结构及封装方法，提高封装可靠性。

2、为解决上述问题，本发明实施例提供一种晶圆，包括：基底；位于基底上的介质层，介质层露出的表面为键合面，键合面包括器件区和环绕器件区的边缘区；互连线，位于介质层中；焊垫，仅位于器件区的介质层中，焊垫与器件区的互连线电连接，介质层露出焊垫顶面。

3、相应的，本发明实施例还提供一种封装结构，包括：多个本发明实施例提供的晶圆，包括第一晶圆和第二晶圆，第一晶圆和第二晶圆的键合面相对设置并键合。

4、相应的，本发明实施例还提供一种封装方法，包括：提供多个本发明实施例的晶圆，包括第一晶圆和第二晶圆；将第一晶圆和第二晶圆相键合，第一晶圆和第二晶圆的键合面相对设置。

5、相应的，本发明实施例还提供一种晶圆制造方法，包括：提供基底，基底上形成有介质层，介质层中形成有互连线，介质层露出的表面为键合面，键合面包括器件区和环绕器件区的边缘区；仅在器件区的介质层中形成焊垫，焊垫与器件区的互连线电连接，介质层露出焊垫顶面。

6、与现有技术相比，本发明实施例的技术方案具有以下优点：

7、本发明实施例提供的晶圆中，键合面包括器件区和环绕器件区的边缘区，焊垫仅位于器件区的介质层中；本发明实施例中，边缘区的键合面为介质层，而未形成有焊垫，则在后续对晶圆进行边缘清洗处理时，对介质层几乎不会造成损伤，减小了因边缘清洗处理对焊垫的损伤而导致边缘区的键合面出现孔洞的概率，从而减小了后续对晶圆进行键合时，在键合面处产生孔洞的概率，增加键合时键合面的接触面积，有利于减小键合后工艺制程中因键合面处的孔洞而导致晶圆碎裂的概率，提高了晶圆键合的键合效果。

8、本发明实施例提供的封装结构中，边缘区的键合面为介质层，而未形成有焊垫，则在对晶圆进行边缘清洗处理时，对介质层几乎不会造成损伤，减小了因边缘清洗处理对焊垫的损伤而导致边缘区的键合面出现孔洞的概率，从而减小了对晶圆进行键合时，在键合面处产生孔洞的概率，增加键合时键合面的接触面积，有利于减小键合后工艺制程中因键合面处的孔洞而导致晶圆碎裂的概率，提高了晶圆键合的键合效果。

9、本发明实施例提供的封装方法中，边缘区的键合面为介质层，而未形成有焊垫，则在对晶圆进行边缘清洗处理时，对介质层几乎不会造成损伤，减小了因边缘清洗处理对焊垫的损伤而导致边缘区的键合面出现孔洞的概率，从而减小了相键合的晶圆在键合面处产生孔洞的概率，增加键合面的接触面积，有利于减小键合后工艺制程中因键合面处的孔洞而导致晶圆碎裂的概率，提高了晶圆键合的键合效果，相应提高了封装结构的可靠性。

10、本发明实施例提供的晶圆制造方法中，键合面包括器件区和环绕器件区的边缘区，仅在器件区的介质层中形成焊垫；本发明实施例中，边缘区的键合面为介质层，而未形成有焊垫，则在对晶圆进行边缘清洗处理时，对介质层几乎不会造成损伤，减小了因边缘清洗处理对焊垫的损伤而导致边缘区的键合面出现孔洞的概率，从而减小了相键合的晶圆在键合面处产生孔洞的概率，增加键合面的接触面积，有利于减小键合后工艺制程中因键合面处的孔洞而导致晶圆碎裂的概率，提高了晶圆键合的键合效果，相应提高了封装结构的可靠性。

技术特征：

1.一种晶圆，其特征在于，包括：

2.如权利要求1所述的晶圆，其特征在于，所述晶圆包括键合区和环绕所述键合区的边圈区，所述键合区的晶圆顶面为所述键合面，所述键合面高于所述边圈区的晶圆顶面。

3.如权利要求2所述的晶圆，其特征在于，所述晶圆还包括位于所述晶圆边缘的清洗区，所述边缘区的宽度大于所述清洗区的宽度、且所述清洗区的宽度大于所述边圈区的宽度。

4.如权利要求1所述的晶圆，其特征在于，所述边缘区的宽度尺寸大于3mm且小于20mm。

5.如权利要求1所述的晶圆，其特征在于，所述焊垫材料层的材料包括铜、钛、铝、金、镍、铁、锡、银、锌和铬中的一种或多种。

6.一种封装结构，其特征在于，包括：

7.如权利要求6所述的封装结构，其特征在于，在所述键合面处，所述第一晶圆和第二晶圆的器件区上下相对设置，所述第一晶圆和第二晶圆的边缘区上下相对设置。

8.如权利要求6所述的封装结构，其特征在于，所述晶圆包括键合区和环绕所述键合区的边圈区，所述键合区的晶圆顶面为所述键合面，所述键合面高于所述边圈区的晶圆顶面；所述第一晶圆和第二晶圆键合区的键合面尺寸相等。

9.一种封装方法，其特征在于，包括：

10.如权利要求9所述的封装方法，其特征在于，将所述晶圆相键合的步骤中，所述第一晶圆和第二晶圆的器件区上下相对设置，所述第一晶圆和第二晶圆的边缘区上下相对设置。

11.如权利要求9所述的封装方法，其特征在于，所述晶圆包括键合区和环绕所述键合区的边圈区，所述键合区的晶圆顶面为所述键合面，所述键合面高于所述边圈区的晶圆顶面；所述第一晶圆和第二晶圆键合区的键合面尺寸相等。

12.一种晶圆制造方法，其特征在于，包括：

13.如权利要求12所述的晶圆制造方法，其特征在于，仅在所述器件区的介质层中形成焊垫的步骤包括：图形化所述介质层，形成位于所述器件区的沟槽，所述沟槽露出所述器件区的互连线顶部；

14.如权利要求13所述的晶圆制造方法，其特征在于，图形化所述介质层的步骤包括：形成覆盖所述介质层的掩膜层；

15.如权利要求13所述的晶圆制造方法，其特征在于，在所述沟槽中形成焊垫的步骤包括：形成填充所述沟槽并覆盖所述键合面的焊垫材料层；

16.如权利要求12所述的晶圆制造方法，其特征在于，提供所述基底的步骤中，所述基底包括键合区和环绕所述键合区的边圈区；

17.如权利要求16所述的晶圆制造方法，其特征在于，提供所述基底的步骤中，所述基底还包括位于所述基底边缘的清洗区；

18.如权利要求17所述的晶圆制造方法，其特征在于，所述边缘区的宽度大于所述清洗区的宽度、且所述清洗区的宽度大于所述边圈区的宽度。

19.如权利要求16所述的晶圆制造方法，其特征在于，仅在所述器件区的介质层中形成焊垫之前，所述制造方法还包括：对所述边圈区进行边缘减薄处理，去除所述边圈区中的介质层和部分厚度的基底。

技术总结
一种晶圆及其制造方法、封装结构及封装方法，晶圆包括：基底；位于基底上的介质层，介质层露出的表面为键合面，键合面包括器件区和环绕器件区的边缘区；互连线，位于介质层中；焊垫，仅位于器件区的介质层中，焊垫与器件区的互连线电连接，介质层露出焊垫顶面。本发明提高了封装可靠性。

技术研发人员：隋凯,强力,王金恩,赵娅俊
受保护的技术使用者：中芯国际集成电路制造（北京）有限公司
技术研发日：
技术公布日：2024/4/22