基于硅基PIN二极管的PIN限幅器的制备方法及PIN限幅器与流程

基于硅基pin二极管的pin限幅器的制备方法及pin限幅器
技术领域
1.本技术属于半导体技术领域，尤其涉及一种基于硅基pin二极管的pin限幅器的制备方法及pin限幅器。


背景技术：

2.高功率微波因其高功率、高频率等特性，对电子设备的干扰和危害极大，针对高功率微波的防护需求越来越迫切。
3.pin限幅器用于对电子设备进行高功率微波防护。传统的采用gaas基pin二极管的pin限幅器，在耐受功率上遇到瓶颈。硅基pin二极管具有热导率高、耐压高的特点，然而传统的基于硅基pin二极管的pin限幅器采用混合集成工艺，导致得到的pin限幅器尺寸较大、集成度低，不符合电子设备小型化、高集成的需求。因此急需一种基于硅基pin二极管的pin限幅器的单片化制备方式，以减小pin限幅器的尺寸和提高pin限幅器的集成度。


技术实现要素：

4.本技术实施例提供了一种基于硅基pin二极管的pin限幅器的制备方法及pin限幅器，以采用单片化制备方法，使制备得到的基于硅基pin二极管的pin限幅器尺寸小且集成度高。
5.本技术是通过如下技术方案实现的：
6.第一方面，本技术实施例提供了一种基于硅基pin二极管的pin限幅器的制备方法，包括：在硅晶圆衬底制备多级pn结，得到n+层、多个p+层和与多个p+层分别对应的多个i层区域；其中，每级pn结中包括至少一个pn结；多级pn结共用一个n+层；i层区域位于n+层与p+层之间；在每个p+层的上表面制备上电极；将n+层的下表面减薄至预设厚度，并在n+层的下表面制备下电极；在n+层的上表面除多个i层区域、多个p+层与多个上电极的区域制备第一钝化层；在第一钝化层的上表面刻蚀多个凹槽至n+层，基于多个凹槽制备多个接地焊盘；在第一钝化层的上表面制备绝缘介质层，绝缘介质层覆盖第一钝化层、多个接地焊盘、多个p+层和多个上电极；在绝缘介质层的上表面的预设位置进行开窗处理，形成多个开孔；预设位置为与多个上电极和多个接地焊盘垂直对应的位置；在绝缘介质层的上表面制备预设外围电路，在多个开孔内进行镀金处理，以使多个上电极和多个接地焊盘电连接预设外围电路。
7.在第一方面的一种可能的实施方式中，在硅晶圆衬底制备多级pn结，得到n+层、多个p+层和与多个p+层分别对应的多个i层区域，包括：在硅晶圆衬底的下表面进行n+掺杂，形成n+层；在硅晶圆衬底的上表面不同位置进行多次p+掺杂，形成多个第一预设直径的p+层；p+层与n+层之间为i层，对i层进行刻蚀，保留i层在多个p+层下的多个i层区域，每个i层区域的直径为第二预设直径；第一预设直径大于第二预设直径。
8.在第一方面的一种可能的实施方式中，在每个p+层的上表面制备上电极；将n+层的下表面减薄至预设厚度，并在n+层的下表面制备下电极，包括：在每个p+层的上表面进行
镀金处理，形成上电极；对应的第一镀金厚度为1～5μm；将n+层的下表面减薄至预设厚度，并在n+层的下表面进行镀金处理，形成下电极；对应的第二镀金厚度为0.8～3μm。
9.在第一方面的一种可能的实施方式中，基于多个凹槽制备多个接地焊盘，包括：在多个凹槽内进行镀金处理，形成多个接地焊盘；对应的第三镀金厚度为1～5μm。
10.在第一方面的一种可能的实施方式中，在绝缘介质层的上表面的预设位置进行开窗处理，形成多个开孔，包括：在绝缘介质层的上表面的预设位置刻蚀至上电极或接地焊盘，形成多个开孔。
11.在第一方面的一种可能的实施方式中，基于硅基pin二极管的pin限幅器的制备方法还包括：在预设外围电路的上表面制备第二钝化层。
12.第二方面，本技术实施例提供了一种pin限幅器，应用如第一方面任一项的基于硅基pin二极管的pin限幅器的制备方法得到；pin限幅器包括：多级pn结，多级pn结包括预设厚度的n+层、多个第二预设直径的i层区域和多个第一预设直径的p+层；多个i层区域设置于n+层的上表面，与多个p+层分别对应；多个p+层分别设置于多个i层区域的上表面；多个上电极，分别设置于多个p+层的上表面；下电极，设置于n+层的下表面；第一钝化层，设置于n+层的上表面除多个i层区域、多个p+层与多个上电极的区域；多个接地焊盘，第一钝化层的上表面刻蚀多个凹槽至n+层，每个接地焊盘分别设置于每个凹槽中；绝缘介质层，设置于第一钝化层的上表面，覆盖第一钝化层、多个接地焊盘、多个p+层和多个上电极；在绝缘介质层的上表面的预设位置设置有多个开孔，预设位置为与多个上电极和多个接地焊盘垂直对应的位置；预设外围电路，设置于绝缘介质层的上表面。
13.结合第二方面，在一些可能的实现方式中，该pin限幅器还包括：第二钝化层，设置于预设外围电路的上表面；第二钝化层的厚度为0.5～2μm。
14.结合第二方面，在一些可能的实现方式中，预设厚度为100μm，i层区域的厚度为7～10μm，第一钝化层的厚度为0.5～2μm，绝缘介质层的厚度为10
±
1μm。
15.结合第二方面，在一些可能的实现方式中，第一预设直径大于第二预设直径；第一预设直径为50～100μm，上电极的直径为5～50μm，凹槽的直径为5～50μm，开孔的直径为5～50μm。
16.可以理解的是，上述第二方面的有益效果可以参见上述第一方面中的相关描述，在此不再赘述。
17.本技术实施例与现有技术相比存在的有益效果是：
18.本技术实施例提供的基于硅基pin二极管的pin限幅器的制备方法，采用单片化制备方式，通过在同一硅晶圆衬底上制备多级pn结、上下电极、接地焊盘、绝缘介质层和预设外围电路，并通过开窗处理和镀金处理使上电极和接地焊盘能够与预设外围电路电连接，进而制备得到基于硅基pin二极管的pin限幅器，可以缩小该pin限幅器的尺寸，提高该pin限幅器的集成度，同时制备方法简单易于实现。
19.应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本说明书。
附图说明
20.为了更清楚地说明本技术实施例中的技术方案，下面将对实施例或现有技术描述
中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
21.图1是本技术一实施例提供的pin限幅器的剖视图；
22.图2是本技术一实施例提供的多个p+层、多个上电极和多个接地焊盘的俯视图；
23.图3是本技术一实施例提供的基于硅基pin二极管的pin限幅器的制备方法的流程示意图；
24.图4是本技术一实施例提供的制备接地焊盘后的pin限幅器的剖视图；
25.图5是本技术一实施例提供的制备开孔后的pin限幅器的剖视图。
具体实施方式
26.以下描述中，为了说明而不是为了限定，提出了诸如特定系统结构、技术之类的具体细节，以便透彻理解本技术实施例。然而，本领域的技术人员应当清楚，在没有这些具体细节的其它实施例中也可以实现本技术。在其它情况中，省略对众所周知的系统、装置、电路以及方法的详细说明，以免不必要的细节妨碍本技术的描述。
27.应当理解，当在本技术说明书和所附权利要求书中使用时，术语“包括”指示所描述特征、整体、步骤、操作、元素和/或组件的存在，但并不排除一个或多个其它特征、整体、步骤、操作、元素、组件和/或其集合的存在或添加。
28.还应当理解，在本技术说明书和所附权利要求书中使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合，并且包括这些组合。
29.如在本技术说明书和所附权利要求书中所使用的那样，术语“如果”可以依据上下文被解释为“当...时”或“一旦”或“响应于确定”或“响应于检测到”。类似地，短语“如果确定”或“如果检测到[所描述条件或事件]”可以依据上下文被解释为意指“一旦确定”或“响应于确定”或“一旦检测到[所描述条件或事件]”或“响应于检测到[所描述条件或事件]”。
[0030]
另外，在本技术说明书和所附权利要求书的描述中，术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
[0031]
在本技术说明书中描述的参考“一个实施例”或“一些实施例”等意味着在本技术的一个或多个实施例中包括结合该实施例描述的特定特征、结构或特点。由此，在本说明书中的不同之处出现的语句“在一个实施例中”、“在一些实施例中”、“在其他一些实施例中”、“在另外一些实施例中”等不是必然都参考相同的实施例，而是意味着“一个或多个但不是所有的实施例”，除非是以其他方式另外特别强调。术语“包括”、“包含”、“具有”及它们的变形都意味着“包括但不限于”，除非是以其他方式另外特别强调。
[0032]
此外，本技术实施例中提到的“多个”应当被解释为两个或两个以上。
[0033]
图1是本技术一实施例提供的pin限幅器的剖视图。图2是本技术一实施例提供的多个p+层、多个上电极和多个接地焊盘的俯视图。如图1所示，该pin限幅器应用基于硅基pin二极管的pin限幅器的制备方法得到，包括：
[0034]
多级pn结，多级pn结包括预设厚度的n+层1、多个第二预设直径的i层区域2和多个第一预设直径的p+层3；多个i层区域2设置于n+层1的上表面，与多个p+层3分别对应；多个p+层3分别设置于多个i层区域2的上表面。
[0035]
多个上电极4，分别设置于多个p+层3的上表面。
[0036]
下电极5，设置于n+层1的下表面。
[0037]
第一钝化层6，设置于n+层1的上表面除多个i层区域2、多个p+层3与多个上电极4的区域。
[0038]
多个接地焊盘7，第一钝化层6的上表面刻蚀多个凹槽至n+层1，每个接地焊盘7分别设置于每个凹槽中。
[0039]
绝缘介质层8，设置于第一钝化层6的上表面，覆盖第一钝化层6、多个接地焊盘7、多个p+层3和多个上电极4。在绝缘介质层8的上表面的预设位置设置有多个开孔，预设位置为与多个上电极4和多个接地焊盘7垂直对应的位置。
[0040]
预设外围电路9，设置于绝缘介质层8的上表面。
[0041]
其中，每级pn结中包括至少一个pn结，多级pn结共用一个n+层1。第一预设直径大于第二预设直径，且基于图1和图2所示，p+层3在竖直方向上的投影区域包含i层区域2在竖直方向上的投影区域。
[0042]
可选的，上述基于硅基pin二极管的pin限幅器的制备方法可以为本技术后述任意实施例提供的基于硅基pin二极管的pin限幅器的制备方法。
[0043]
示例性的，预设厚度为100μm，i层区域2的厚度为7～10μm，第一钝化层6的厚度为0.5～2μm，绝缘介质层8的厚度为10
±
1μm。第一预设直径为50～100μm，上电极4的直径为5～50μm，凹槽的直径为5～50μm，开孔的直径为5～50μm。
[0044]
可选的，pin限幅器还可以包括：第二钝化层(图未示)，设置于预设外围电路9的上表面；第二钝化层的厚度为0.5～2μm。
[0045]
需要说明的是，上述厚度和直径的大小不做具体限制，可以根据需要具体设置。
[0046]
以下结合图1对本技术实施例的基于硅基pin二极管的pin限幅器的制备方法进行详细说明。
[0047]
图3是本技术一实施例提供的基于硅基pin二极管的pin限幅器的制备方法的流程示意图。参照图3，对该方法的详述如下：
[0048]
步骤101、在硅晶圆衬底制备多级pn结，得到n+层、多个p+层和与多个p+层分别对应的多个i层区域。
[0049]
其中，每级pn结中包括至少一个pn结，多级pn结共用一个n+层，i层区域位于n+层与p+层之间。
[0050]
在一种可能的实施方式中，步骤101中，具体可以包括：
[0051]
在硅晶圆衬底的下表面进行n+掺杂，形成n+层。
[0052]
在硅晶圆衬底的上表面不同位置进行多次p+掺杂，形成多个第一预设直径的p+层。
[0053]
p+层与n+层之间为i层，对i层进行刻蚀，保留i层在多个p+层下的多个i层区域，每个i层区域的直径为第二预设直径，第一预设直径大于第二预设直径。
[0054]
示例性的，采用载流子注入方式在硅晶圆衬底的下表面进行n+掺杂，得到n+层，采用载流子注入方式在硅晶圆衬底的上表面的不同位置进行p+掺杂，得到多个p+层，其中，p+掺杂和n+掺杂过程中注入的载流子不同，且载流子的寿命均小于或等于100ns。
[0055]
p+层与n+层之间为i层，上述i层为未进行掺杂的区域。对i层进行刻蚀，保留i层在
多个p+层下的多个i层区域，以减小最终制备得到的pn结的结电容。上述n+层、多个p+层以及与该多个p+层分别对应的i层区域构成多个pn结。其中，根据p+层的位置可将上述多个pn结划分为多级pn结，每级pn结中包括至少一个pn结，可以根据具体需要进行设置。例如，对于二级结构的pin限幅器，其包括两级pn结，其中第一级可以有3个pn结，第二级可以有1个pn结。
[0056]
可选的，采用高导热的硅晶圆衬底制备pn结，使制备得到的pn结具有良好散热特点。
[0057]
示例性的，p+层的第一预设直径可以为50～100μm，第一预设直径大于i层区域的第二预设直径，i层的厚度可以为7～10μm，即i层区域的厚度可以为7～10μm。
[0058]
步骤102、在每个p+层的上表面制备上电极；将n+层的下表面减薄至预设厚度，并在n+层的下表面制备下电极。
[0059]
在一种可能的实施方式中，步骤102中，具体可以包括：
[0060]
在每个p+层的上表面进行镀金处理，形成上电极。其中，对应的第一镀金厚度为1～5μm。
[0061]
将n+层的下表面减薄至预设厚度，并在n+层的下表面进行镀金处理，形成下电极。其中，对应的第二镀金厚度为0.8～3μm。
[0062]
示例性的，上电极的直径可以为5～50μm。预设厚度可以为100μm，将n+层减薄，可以降低制备得到的pn结的正向压降，并提高了电流密度。
[0063]
步骤103、在n+层的上表面除多个i层区域、多个p+层与多个上电极的区域制备第一钝化层；在第一钝化层的上表面刻蚀多个凹槽至n+层，基于多个凹槽制备多个接地焊盘。
[0064]
图4是本技术一实施例提供的制备接地焊盘后的pin限幅器的剖视图。参照图4，可选的，可以采用热氧化生长或化学沉积等方式，在n+层1的上表面除多个i层区域2、多个p+层3与多个上电极4的区域制备第一钝化层6以进行保护，其中，第一钝化层6的厚度可以为0.5～2μm。
[0065]
示例性的，在第一钝化层6的上表面进行刻蚀，直至裸露出n+层1后停止刻蚀，形成多个凹槽。其中，上述多个凹槽可以均匀分布在多级pn结的四周，也可以按照需要进行位置设置，每个凹槽的直径可以为5～50μm。
[0066]
可选的，步骤103中基于多个凹槽制备多个接地焊盘的步骤，具体可以包括：在多个凹槽内进行镀金处理，形成多个接地焊盘。其中，对应的第三镀金厚度为1～5μm。
[0067]
示例性的，分别在上述多个凹槽内进行镀金处理，对应形成多个接地焊盘7，其中，每个接地焊盘7的直径大于对应的凹槽的直径，以方便后续使用。
[0068]
步骤104、在第一钝化层的上表面制备绝缘介质层，在绝缘介质层的上表面的预设位置进行开窗处理，形成多个开孔。
[0069]
其中，绝缘介质层覆盖第一钝化层、多个接地焊盘、多个p+层和多个上电极。预设位置为与多个上电极和多个接地焊盘垂直对应的位置。
[0070]
图5是本技术一实施例提供的制备开孔后的pin限幅器的剖视图。参照图5，可选的，采用旋涂法、浸渍法或流延法等方式在第一钝化层6的上表面制备绝缘介质层8，以防止金属导体之间的相互接触，即防止n+层1或多个p+层3等与预设外围电路之间的相互接触，保证不发生相对地或相间击穿短路。其中，绝缘介质层8可以为pi介质或其他材质，绝缘介
质层8的厚度为10
±
1μm。
[0071]
示例性的，步骤104中在绝缘介质层的上表面的预设位置进行开窗处理，形成多个开孔的步骤，具体可以包括：在绝缘介质层的上表面的预设位置刻蚀至上电极或接地焊盘，形成多个开孔。
[0072]
可选的，在绝缘介质层8的上表面上与多个上电极4和多个接地焊盘7垂直对应的位置进行刻蚀，直至裸露出上电极4或接地焊盘7后停止刻蚀，形成多个开孔，即每个开孔对应一个上电极4或接地焊盘7，每个开孔的直径为5～50μm。
[0073]
步骤105、在绝缘介质层的上表面制备预设外围电路，在多个开孔内进行镀金处理，以使多个上电极和多个接地焊盘电连接预设外围电路。
[0074]
可选的，采用电镀光刻等方式在绝缘介质层的上表面制备预设外围电路。预设外围电路可以根据需要进行设置，在此不做具体限制，例如，本技术实施例中需要制备pin限幅器，则预设外围电路为限幅电路。若需要制备开关单片微波集成电路(简称开关mmic)，则预设外围电路为相应的开关电路。
[0075]
示例性的，分别在上述多个开孔内进行镀金处理，对应的第四镀金厚度可以为1～5μm，以使多个上电极和多个接地焊盘分别通过多个开孔内的镀金与预设外围电路电连接。
[0076]
在一种可能的实施方式中，基于硅基pin二极管的pin限幅器的制备方法还可以包括：在预设外围电路的上表面制备第二钝化层。
[0077]
可选的，可以采用热氧化生长或化学沉积等方式，在预设外围电路的上表面制备第二钝化层以进行保护，其中，第二钝化层的厚度为0.5～2μm。
[0078]
在实际应用中，硅晶圆衬底采用8寸的衬底，可以在同一硅晶圆衬底上制作多个单片化的、基于硅基pin二极管的pin限幅器，并按照需要对上述硅晶圆衬底进行划片，例如根据芯片外形尺寸进行划片，最终得到独立的多个pin限幅器。采用本技术实施例提供的基于硅基pin二极管的pin限幅器的制备方法制备得到的pin限幅器，其尺寸是传统的采用混合集成工艺制备得到的基于硅基pin二极管的pin限幅器的十分之一，缩小了pin限幅器的尺寸以及提高了pin限幅器的集成度。同时与传统的采用gaas基pin二极管的pin限幅器相比，其耐受功率提高了5～10倍。
[0079]
本技术实施例提供的基于硅基pin二极管的pin限幅器的制备方法，采用单片化制备方式，通过在同一硅晶圆衬底上制备多级pn结、上下电极、接地焊盘、绝缘介质层和预设外围电路，并通过开窗处理和镀金处理使上电极和接地焊盘能够与预设外围电路电连接，进而制备得到基于硅基pin二极管的pin限幅器，可以缩小该pin限幅器的尺寸，提高该pin限幅器的集成度，同时制备方法简单易于实现。
[0080]
应理解，上述实施例中各步骤的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本技术实施例的实施过程构成任何限定。
[0081]
以上所述实施例仅用以说明本技术的技术方案，而非对其限制；尽管参照前述实施例对本技术进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本技术各实施例技术方案的精神和范围，均应包含在本技术的保护范围之内。