氮化物基半导体器件及其制造方法与流程

1.本公开总体上涉及一种氮化物基半导体器件。更确切地说，本公开涉及一种由非连续开孔布局设计而成的氮化物基半导体器件。


背景技术：

2.近年来，关于高电子迁移率晶体管(hemt)的深入研究已经非常普遍，尤其是对于高功率切换和高频率应用。iii族氮化物基hemt利用具有不同带隙的两种材料之间的异质结界面来形成量子阱类结构，所述量子阱类结构容纳二维电子气体(2deg)区，从而满足高功率/频率装置的需求。除了hemt之外，具有异质结构的装置的实例进一步包含异质结双极晶体管(hbt)、异质结场效应晶体管(hfet)和调制掺杂fet(modfet)。为了满足更多设计要求，hemt装置需要变得更小。因此，在hemt装置小型化的情况下，需要保持那些hemt装置的可靠性。


技术实现要素：

3.根据本公开的一个方面，提供一种氮基半导体器件，其特征在于，包括第一氮化物半导体层、第二氮化物半导体层、氮化物导电层、第一栅电极以及第二栅电极。第二氮化物半导体层设置在所述第一氮化物半导体层上，所述第二氮化物半导体层的带隙大于所述第一氮化物半导体层的带隙。氮化物导电层设置在所述第二氮化物半导体层上。第一栅电极设置在所述氮化物导电层上，并与所述氮化物导电层形成第一交界面。第二栅电极设置在所述氮化物导电层上，并与所述氮化物导电层形成第二交界面，其中所述第一交界面与所述第二交界面为彼此分隔开的。
4.根据本公开的一个方面，提供一种用于制造半导体器件的方法，其特征在于，包括以下步骤：在第一氮化物半导体层上形成第二氮化物半导体层；在所述第二氮化物半导体层上形成氮化物导电层；在所述氮化物导电层上形成沉积层；在所述沉积层中形成彼此分隔开的第一沟槽与第二沟槽；在所述第一沟槽中形成第一栅电极；以及在所述第二沟槽中形成第二栅电极。
5.根据本公开的一个方面，提供一种氮基半导体器件，其特征在于，包括第一氮化物半导体层、第二氮化物半导体层、氮化物导电层、第一栅电极以及第二栅电极。第二氮化物半导体层设置在所述第一氮化物半导体层上，所述第二氮化物半导体层的带隙大于所述第一氮化物半导体层的带隙。氮化物导电层设置在所述第二氮化物半导体层上，所述氮化物导电层为长条状，并带有凹陷轮廓。第一栅电极设置在所述氮化物导电层上，并与所述凹陷轮廓分隔开。第二栅电极，其设置在所述氮化物导电层上，并与所述凹陷轮廓分隔开。
6.通过以上配置，即使在工艺流程中出现颗粒污染，并导致氮化物导电层被意外刻蚀，掺杂氮化物半导体层36在工艺流程期间也不会被暴露出来。因此，氮基半导体器件可具有高可靠度以及高良率。
附图说明
7.当结合附图阅读时，从以下详细描述容易地理解本公开的各方面。应注意，各种特征可不按比例绘制。也就是说，为了论述的清楚起见，各种特征的尺寸可任意增大或减小。在下文中参考图式更详细地描述本公开的实施例，在图式中：
8.图1是根据本公开的一些比较例的氮化物基半导体器件的俯视图；
9.图2a、图2b、图2c、图2d、图2e、图2f、图2g、图2h根据本公开的一些比较例展示用于制造氮基半导体器件的方法的不同阶段；
10.图3a是根据本公开的一些实施例的氮化物基半导体器件的俯视图；
11.图3b为对应图3a的线段ii-ii’的横切面图；
12.图3c为对应图3a的线段iii-iii’的横切面图。
13.图4a是根据本公开的一些实施例的氮化物基半导体器件的俯视图；
14.图4b为对应图4a的线段iv-iv’的横切面图；
15.图4c为对应图4a的线段v-v’的横切面图。
16.图5a、图5b、图5c、图5d、图5e和图5f根据本公开的一些实施例展示用于制造氮基半导体器件的方法的不同阶段；
17.图6a是根据本公开的一些实施例的氮化物基半导体器件的俯视图；以及
18.图6b为对应图6a的线段vii-vii’的横切面图。
具体实施方式
19.在所有附图和详细描述中使用共同参考标号来指示相同或类似组件。根据结合附图作出的以下详细描述将容易理解本公开的实施例。
20.相对于某一组件或组件群组，或者组件或组件群组的某一平面，为相关联图中所展示的组件的定向指定空间描述，例如“上”、“上方”、“下方”、“向上”、“左”、“右”、“向下”、“顶部”、“底部”、“竖直”、“水平”、“侧面”、“较高”、“较低”、“上部”、“之上”、“之下”等等。应理解，本文中所使用的空间描述仅出于说明的目的，且本文中所描述的结构的实际实施方案可任何定向或方式在空间上布置，前提为本公开的实施例的优点是不会因此类布置而有所偏差。
21.此外，应注意，在实际装置中，由于装置制造条件，描绘为近似矩形的各种结构的实际形状可能是曲形、具有圆形边缘、具有稍微不均匀的厚度等等。使用直线和直角只是为了方便表示层和特征。
22.在以下描述中，半导体器件/裸片/封装、其制造方法等被阐述为优选实例。所属领域的技术人员将显而易见，可在不脱离本公开的范围和精神的情况下作出修改，包含添加和/或替代。可省略特定细节以免使本公开模糊不清；然而，编写本公开是为了使所属领域的技术人员能够在不进行不当实验的情况下实践本文中的教示。
23.图1是根据本公开的一些比较例的氮化物基半导体器件1的俯视图。氮化物基半导体器件1包含衬底10以及设置在衬底10上的电极12和14、掺杂氮化物半导体层15、氮化物导电层16以及栅电极17。掺杂氮化物半导体层15、氮化物导电层16以及栅电极17位在电极12和14之间。在比较例中，氮化物导电层16覆盖在掺杂氮化物半导体层15上，栅电极17覆盖在氮化物导电层16上。
24.如此的结构在制作工艺中，若是有颗粒污染制作环境，则会导致器件毁损。具体请见到图2a、图2b、图2c、图2d、图2e、图2f、图2g、图2h。图2a至图2h绘制的器件位置类似图1的线段i-i’的位置，其为用于制造氮化物基半导体器件的方法的不同阶段。
25.如图2a所示，氮化物基半导体层20和22可依次形成于衬底10上方。掺杂氮化物半导体层15可形成于氮化物基半导体层22上方。于形成过程中，若是制作环境发生污染，则会有如颗粒24的存在。颗粒24黏附在掺杂氮化物半导体层15的表面。
26.如图2b所示，氮化物导电层16形成于掺杂氮化物半导体层15的表面。所形成的氮化物导电层16会覆盖颗粒24。氮化物导电层16会与颗粒24共形，并因此部分的氮化物导电层16与掺杂氮化物半导体层15的表面会是分隔开的。
27.如图2c所示，氧化物掩模层26形成在氮化物导电层16上方。氧化物掩模层26会覆盖氮化物导电层16的突起处。再如图2d所示，可通过使用氧化物掩模层26对氮化物导电层16进行图案化工艺。图案化工艺可包括刻蚀工艺。在刻蚀工艺期间，对氮化物导电层16会因颗粒24的存在，发生未如预期的图案化结果。设计应留下的氮化物导电层16’会发生过刻，因此会在刻蚀工艺一并被移除。
28.如图2e所示，将氧化物掩模层26移除，以进行之后的工艺。氮化物导电层16的尺寸比预期设计的还短。再如图2f所示，沉积层28形成在氮化物导电层16上方。
29.如图2g所示，在沉积层28之中形成开口。沉积层28的开口可作为栅极开口，以用来填充栅电极。形成开口的方式包括刻蚀工艺。由于开口的尺寸设计是匹配氮化物导电层16的正常状况，故在氮化物导电层16未呈现预期形状的时候，开口会将掺杂氮化物半导体层15的表面暴露出来。于使用刻蚀工艺形成沉积层28的开口期间，掺杂氮化物半导体层15的被暴露部分会受到损伤。再如图2h所示，栅电极17形成在掺杂氮化物半导体层15上方。栅电极17会覆盖氮化物导电层16以及沉积层28，并也会覆盖掺杂氮化物半导体层15受损伤的部分。当栅电极17受偏压时，电流会通过掺杂氮化物半导体层15受损伤的部分，并因此导致异常状况，例如产生漏电流的机会大幅增加。
30.根据上述，现有的制作工艺存在缺陷，使得器件在运作时的可靠度受到影响。在本公开中，提供了一种新颖结构，以避免发生上述缺陷。
31.图3a是根据本公开的一些实施例的氮化物基半导体器件2a的俯视图；图3b为对应图3a的线段ii-ii’的横切面图；图3c为对应图3a的线段iii-iii’的横切面图。氮化物基半导体器件2a包括衬底30、氮化物基半导体层32和34、掺杂氮化物半导体层36、氮化物导电层38、沉积层40以及栅电极42。
32.衬底30可以是半导体衬底。衬底30的示例性材料可包含例如但不限于si、sige、sic、砷化镓、p掺杂的si、n掺杂的si、蓝宝石、绝缘体上半导体(例如绝缘体上硅(soi))或其它合适的衬底材料。在一些实施例中，衬底30可包含例如但不限于iii族元素、iv族元素、v族元素或其组合(例如iii-v化合物)。在其它实施例中，衬底30可包含例如但不限于一个或多个其它特征，例如掺杂区、埋层、外延(epi)层或其组合。在一些实施例中，衬底30的材料可包含具有《111》定向的硅衬底。
33.在一些实施例中，衬底30可包含缓冲层。缓冲层可与氮化物基半导体层32接触。缓冲层可配置成减小衬底30与氮化物基半导体层32之间的晶格和热失配，由此解决由失配/差异导致的缺陷。缓冲层可包含iii-v化合物。iii-v化合物可包含例如但不限于铝、镓、铟、
氮或其组合。因此，缓冲层的示例性材料还可包含例如但不限于gan、aln、algan、inalgan或其组合。
34.在一些实施例中，衬底30可进一步包含成核层(图中未展示)。成核层可形成于缓冲层下方。成核层可配置成提供过渡以适应衬底30与缓冲层的iii-氮化物层之间的失配/差异。成核层的示例性材料可包含例如但不限于aln或其合金中的任一个。
35.氮化物基半导体层32安置于缓冲层上/之上/上方。氮化物基半导体层34安置于氮化物基半导体层32上/之上/上方。氮化物基半导体层32的示例性材料可包含例如但不限于氮化物或iii-v族化合物，例如gan、aln、inn、in
x
alyga
(1-x-y)
n(其中x+y≤1)、al
x
ga
(1-x)
n(其中x≤1)。氮化物基半导体层34的示例性材料可包含例如但不限于氮化物或iii-v族化合物，例如gan、aln、inn、in
x
alyga
(1-x-y)
n(其中x+y≤1)、al
x
ga
(1-x)
n(其中x≤1)。
36.选择氮化物基半导体层32和34的示例性材料以使得氮化物基半导体层34的带隙(即，禁带宽度)大于/高于氮化物基半导体层32的带隙，这会使其电子亲和势彼此不同并且在其间形成异质结。举例来说，当氮化物基半导体层32是具有约3.4ev的带隙的未掺杂gan层时，氮化物基半导体层34可选择为具有约4.0ev的带隙的algan层。因而，氮化物基半导体层32和34可分别充当沟道层和势垒层。在沟道层与势垒层之间的接合界面处产生三角阱势，使得电子在三角阱中积聚，由此邻近于异质结而产生二维电子气体(2deg)区。因此，氮化物基半导体器件2a可包含至少一个gan基高电子迁移率晶体管(hemt)。
37.电极50和52可安置于衬底30上/之上/上方。在一些实施例中，电极50可充当源极电极。在一些实施例中，电极50可充当漏极电极。在一些实施例中，电极52可充当源极电极。在一些实施例中，电极52可充当漏极电极。电极50和52的作用取决于装置设计。
38.在一些实施例中，电极50和52可包含例如但不限于金属、合金、掺杂半导体材料(例如掺杂结晶硅)、例如硅化物和氮化物的化合物、其它导体材料或其组合。电极50和52的示例性材料可包含例如但不限于ti、alsi、tin或其组合。电极50和52可以是单个层，或者是具有相同或不同组成的多个层。在一些实施例中，电极50和52与氮化物基半导体层34形成欧姆接触。欧姆接触可通过将ti、al或其它合适的材料应用于电极50和52来实现。在一些实施例中，电极50和52中的每一个由至少一个共形层和导电填充物形成。共形层可包覆导电填充物。共形层的示例性材料可包含例如但不限于ti、ta、tin、al、au、alsi、ni、pt，或其组合。导电填充物的示例性材料可包含例如但不限于alsi、alcu或其组合。
39.掺杂氮化物半导体层36设置在氮化物半导体层34上方。掺杂氮化物半导体层36位在电极50和52之间。在本公开中，氮化物基半导体器件2a可以是一种增强模式(enhancement mode)器件。增强模式可使器件处于常关闭(normally-off)状态。增强模式可以是通过掺杂氮化物半导体层36实现，使得氮化物基半导体器件2a具有常闭特性。掺杂氮化物半导体层36的示例性材料例如可包括但不限于，p型掺杂iii-v族氮化物半导体材料，像是p型氮化镓(gan)、p型氮化铝镓(algan)、p型氮化铟(inn)、p型氮化铝铟(alinn)、p型氮化铟镓(ingan)、p型氮化铝铟镓(alingan)或其组合。在一些实施方式中，可通过使用p型杂质，像是铍(be)、镁(mg)、锌(zn)、镉(cd)来实现p型掺杂材料。
40.氮化物导电层38设置在氮化物半导体层34上方。氮化物导电层38设置在掺杂氮化物半导体层36上方。氮化物导电层38位在电极50和52之间。氮化物导电层38可沿着图3a的纵向方向延伸，且为长条状的。氮化物导电层38的示例性材料可以是金属氮化物，氮化钛
(tin)、氮化钽(tan)或其组合。
41.沉积层40设置在氮化物导电层38上。沉积层40可覆盖氮化物导电层38。沉积层40的材料可包含例如但不限于电介质材料。举例来说，沉积层40可包含sinx(例如，si3n4)、siox、si3n4、sion、sic、sibn、sicbn、氧化物、氮化物、氧化物、等离子体增强氧化物(peox)，或其组合。沉积层40可具有开孔。沉积层40的开孔可以是非连续性沿可沿着图3a的纵向方向排列。沉积层40的开孔可用来使栅电极填充于其中。
42.栅电极42设置在氮化物半导体层34上方。栅电极42设置在氮化物导电层38上方。栅电极42可穿过沉积层40，从而接触氮化物导电层38。栅电极42可通过沉积层40的开孔来实现与氮化物导电层38接触。栅电极42可与氮化物导电层38接触并形成交界面。举例来说，图3b中，栅电极42a与氮化物导电层38形成交界面i1，栅电极42b与氮化物导电层38形成交界面i2。由于沉积层40的开孔为非连续的配置，故交界面i1与i2为彼此分隔开的。交界面i1与i2为沿着图3a的纵向方向排列。交界面i1与i2可具有相同的宽度。沉积层40可位在栅电极42a与42b之间，并也位在交界面i1与i2之间。
43.栅电极42a与42b可以是彼此电气连接的。栅电极42a与42b可以形成为连接至同一层体，因此栅电极42a与42b包括相同的导电材料，例如包括相同的金属。栅电极42的示例性材料可以是金属或金属化合物，包括但不限于钨(w)、金(au)、钯(pd)、钛(ti)、钽(ta)、钴(co)、镍(ni)、铂(pt)、钼(mo)、氮化钛(tin)、氮化钽(tan)、其他金属化合物、氮化物、氧化物、硅化物、掺杂半导体、金属合金或其组合。
44.透过此种配置，即使在工艺流程中出现前述的颗粒，并导致氮化物导电层38被意外刻蚀，沉积层40的非连续开孔可避免将掺杂氮化物半导体层36暴露出来。也因此，能避免前述提到的缺陷。虽图3b是以两个栅电极为说明，然而可以有更多的栅电极采用分隔开的配置。例如，图3a中，多个栅电极42可以与氮化物导电层38形成交界面，且这些交界面为彼此分隔开的。
45.图4a是根据本公开的一些实施例的氮化物基半导体器件2b的俯视图；图4b为对应图4a的线段iv-iv’的横切面图；图4c为对应图4a的线段v-v’的横切面图。图4a、图4b及图4c进一步说明如何避免前述提到的缺陷。氮化物基半导体器件2b类似于如参考图3a所描述和说明的半导体器件2a，不同之处在于氮化物导电层38由氮化物导电层38b替换。
46.氮化物导电层38b为长条状，并带有凹陷轮廓。氮化物导电层38b的凹陷轮廓可能是由前述颗粒相关所引起。于俯视图中，凹陷轮廓位在栅电极42b与42c之间。栅电极42b与42c均与所述凹陷轮廓分隔开。由于沉积层40采取了非连续开孔配置，故即使氮化物导电层38b因工艺流程的污染颗粒致使非预期移除，在对沉积层40进行开孔工艺期间，掺杂氮化物半导体层36也不会暴露出来。
47.用于制造氮基半导体器件的方法的不同阶段在图5a、图5b、图5c、图5d、图5e和图5f中展示，如下文所描述。图5b、图5d、图5f分别为对应图5a、图5c、图5e沿着线段vi-vi’的横切图。在下文中，沉积技术可包含例如但不限于原子层沉积(ald)、物理气相沉积(pvd)、化学气相沉积(cvd)、金属有机cvd(mocvd)、等离子体增强型cvd(pecvd)、低压力cvd(lpcvd)、等离子体辅助气相沉积、外延生长或其它合适的工艺。
48.参考图5a及图5b，提供衬底30。氮化物基半导体层32和34可通过使用上文提及的沉积技术依次形成于衬底10上方。掺杂氮化物半导体层36可通过使用上文提及的沉积技术
形成于氮化物基半导体层34上方。氮化物导电层38可通过使用上文提及的沉积技术形成于掺杂氮化物半导体层36上方。沉积层40可通过使用上文提及的沉积技术形成于氮化物导电层38上方。
49.参考图5c及图5d，在沉积层40中形成多个沟槽。沉积层40的沟槽可以是彼此分隔开的。参考图5e及图5f，在沉积层40的沟槽中形成栅电极42。栅电极42可以与氮化物导电层38形成交界面，且这些交界面是彼此分隔开的。
50.上述阶段是在理想条件下实行的。如前所述的，若是在工艺流程中遭颗粒污染，则氮化物导电层的一部分会覆盖至少一颗粒。在有颗粒的情况下，在形成沉积层之前，若进行图案化氮化物导电层，则氮化物导电层的一部分于图案化后会被移除。此情况会如图4a、图4b及图4c所呈现的。
51.图6a是根据本公开的一些实施例的氮化物基半导体器件2c的俯视图；图6b为对应图6a的线段vii-vii’的横切面图。半导体器件2c类似于如参考图3a所描述和说明的半导体器件2a，不同之处在于氮化物基半导体器件2c的栅电极的配置为非对称的。栅电极42a、42b及42c可以跟氮化物导电层38分别形成交界面。栅电极42a及42b与氮化物导电层38所形成的交界面可具有不同的长度。此外，栅电极42a、42b、42c跟氮化物导电层38所形成的交界面之间的距离可异于彼此。具体来说，栅电极42a与42b跟氮化物导电层38所形成的交界面之间的距离可小于栅电极42b与42c跟氮化物导电层38所形成的交界面之间的距离。
52.上述配置的用意是，可通过统计器件发生缺陷处的位置，调整栅电极之间的距离。举例来说，若是统计结果得知氮化物导电层具有的凹陷轮廓最常出现的位置在栅电极42b与42c之间，则就可以将栅电极42b与42c跟氮化物导电层38所形成的交界面之间的距离增大，即将沉积层40的开孔位置作出调整，可使得沉积层40的开孔位置能避开凹陷轮廓。
53.选择和描述实施例是为了最佳地解释本公开的原理及其实际应用，使得所属领域的其他技术人员能够理解各种实施例的公开内容，并且能够进行适合于预期的特定用途的各种修改。
54.如本文中所使用且不另外定义，术语“基本上”、“大体上”、“近似”和“约”用于描述并考虑较小变化。当与事件或情形结合使用时，所述术语可涵盖事件或情形明确发生的情况以及事件或情形近似于发生的情况。举例来说，当结合数值使用时，术语可涵盖小于或等于所述数值的
±
10％的变化范围，例如小于或等于
±
5％、小于或等于
±
4％、小于或等于
±
3％、小于或等于
±
2％、小于或等于
±
1％、小于或等于
±
0.5％、小于或等于
±
0.1％、或小于或等于
±
0.05％。术语“大体上共面”可指沿同一平面定位的在数微米内的两个表面，例如沿同一平面定位的在40μm内、30μm内、20μm内、10μm内或1μm内的两个表面。
55.如本文中所使用，除非上下文另外明确规定，否则单数术语“一(a/an)”和“所述”可包含多个提及物。在一些实施例的描述中，提供于另一组件“上”或“之上”的组件可涵盖前一组件直接在后一组件上(例如，与后一组件物理接触)的情况，以及一或多个中间组件位于前一组件与后一组件之间的情况。
56.虽然已参考本公开的具体实施例描述且说明本公开，但这些描述和说明并非限制性的。所属领域的技术人员应理解，在不脱离如由所附权利要求书定义的本公开的真实精神和范围的情况下，可作出各种改变且可取代等效物。所述说明可能未必按比例绘制。由于制造工艺和公差，本公开中的工艺再现与实际设备之间可能存在区别。此外，应了解，实际
装置和层可能相对于图式的矩形层描绘存在偏差，且可能由于例如共形沉积、蚀刻等等制造工艺而包含角表面或边缘、圆角等等。可存在未特别说明的本公开的其它实施例。应将本说明书和图式视为说明性而非限制性的。可进行修改，以使特定情形、材料、物质组成、方法或工艺适应本公开的目标、精神和范围。所有此类修改都既定在所附权利要求书的范围内。虽然本文中公开的方法已参考按特定次序执行的特定操作加以描述，但应理解，可在不脱离本公开的教示的情况下组合、细分或重新排序这些操作以形成等效方法。因此，除非在本文中特定指示，否则操作的次序和分组并非限制性的。