MOSFET器件的制作方法、及其器件、设备的制作方法及其设备与流程

mosfet器件的制作方法、及其器件、设备的制作方法及其设备
技术领域
1.本发明涉及半导体器件领域，尤其涉及一种mosfet器件的制作方法、及其器件、设备的制作方法及其设备。


背景技术：

2.目前在sgt/trench mos产品，因垂直器件的沟槽存在，在填充多晶硅时，
3.因trench沟槽的存在，导致在多晶硅形成时，因多晶硅形成的方式，导致一定会在trench顶部以下形成缝隙(seam)，此缝隙会在多晶硅刻蚀时被放大，从而影响器件性能。
4.为了保证多晶硅的填充效果，通常会将器件的沟槽角度控制在小于89 度，因此工艺影响，导致trench角度无法做的过直，致使在非直角的沟槽填充中，底部多晶硅的宽度较小，在涉及横向二维电荷耦合器件中，使得器件的电荷耦合能力下降。而对器件性能有进一步影响。因而，特征尺寸缩小成为难题，因而，开发一种制作平坦形貌的多晶硅，成为本领域技术人员亟待要解决的技术重点。


技术实现要素：

5.本发明提供一种mosfet器件的制作方法、及其器件、设备的制作方法及其设备，以解决如何制作平整表面的屏蔽栅极的问题。
6.根据本发明的第一方面，提供了一种mosfet器件的制作方法，包括：形成具有栅极沟槽的mosfet器件结构；所述mosfet器件结构包括衬底，以及形成于所述衬底上的外延层；所述栅极沟槽形成于所述外延层中；场氧层，形成于所述栅极沟槽的内壁以及所述栅极沟槽外的所述外延层的表面上；
7.形成屏蔽栅极，所述屏蔽栅极形成于所述栅极沟槽的底部；所述场氧层形成于所述屏蔽栅极与所述外延层之间；其中，所述屏蔽栅极顶端是平整的表面。
8.形成栅间氧化层以及栅极；所述栅间氧化层形成于所述屏蔽栅极的平整的表面上，所述栅极形成于所述栅间氧化层上，且填满所述栅极沟槽的顶端；
9.在所述栅极周围的所述外延层中依次形成体区离子注入层、源区离子注入层，在所述栅极的顶端依次形成层间介质层和金属铝层，以及形成接触孔；所述接触孔贯穿所述体区离子注入层、所述源区离子注入层、所述层间介质层以及所述金属铝层的远离所述栅极的边缘。
10.可选的，形成屏蔽栅极具体包括：
11.在所述栅极沟槽中沉积栅极材料；其中，所述栅极沟槽中包括一缝隙；
12.在所述缝隙中形成氧化层；
13.去除所述栅极沟槽顶端的栅极材料以及所述栅极沟槽外的外延层表面的栅极材料，以在所述栅极沟槽的底部形成所述屏蔽栅极。
14.可选的，在所述缝隙中形成氧化层的方式是：对所述栅极沟槽中的栅极材料进行低温热氧化，以使得所述缝隙中形成所述氧化层，以填满所述缝隙。
15.可选的，去除所述栅极沟槽顶端的栅极材料以及所述栅极沟槽外的外延层表面的栅极材料，以在所述栅极沟槽的底部形成所述屏蔽栅极，具体包括：
16.刻蚀所述栅极沟槽外所述场氧层表面的栅极材料，以及所述栅极沟槽顶端的栅极材料和所述缝隙中的所述氧化层，以在所述栅极沟槽的底部形成表面平整的所述屏蔽栅极。
17.可选的，去除所述栅极沟槽顶端的栅极材料以及所述栅极沟槽外的外延层表面的栅极材料，以在所述栅极沟槽的底部形成所述屏蔽栅极，具体包括：
18.cmp抛光所述栅极沟槽外的所述场氧层表面沉积的栅极材料；
19.刻蚀所述栅极沟槽顶端的所述栅极材料和所述缝隙中的所述氧化层，以在所述栅极沟槽底部形成表面平整的所述屏蔽栅极。
20.可选的，刻蚀所述栅极沟槽顶端的所述栅极材料和所述缝隙中的所述氧化层，所述栅极材料与所述氧化层的刻蚀选择比为75：1，以使得刻蚀后的所述屏蔽栅极顶部形成平整的表面。
21.可选的，形成栅间氧化层以及栅极具体包括：
22.在所述屏蔽栅极顶端形成所述栅间氧化层；
23.在所述栅间氧化层的顶端的所述栅极沟槽中沉积栅极材料；
24.刻蚀所述栅极沟槽外的所述场氧层表面的栅极材料，以形成所述栅极；其中，所述栅极的顶端是平整表面。
25.根据本发明的第二方面，提供了一种mosfet器件，利用本发明第一方面任一项所述的mosfet器件的制作方法制作而成，包括：
26.具有栅极沟槽的mosfet器件结构，所述mosfet器件包括衬底，以及形成于所述衬底上的外延层；所述栅极沟槽形成于所述外延层中；场氧层，形成于所述栅极沟槽的内壁以及所述栅极沟槽外的所述外延层的表面上；
27.屏蔽栅极，形成于所述栅极沟槽的底部；所述场氧层形成于所述屏蔽栅极与所述外延层之间；其中，所述屏蔽栅极顶端是平整的表面；
28.栅间氧化层以及栅极，其中，所述栅间层形成于所述屏蔽栅极的平整表面上；
29.体区离子注入层、源区离子注入层、层间介质层、金属铝层以及接触孔。
30.可选的，所述屏蔽栅极的平整表面下包括一缝隙；所述缝隙中填充有氧化层。
31.可选的，所述栅极的顶端是平整表面。
32.可选的，所述栅极的材料为多晶硅。
33.可选的，所述氧化层为二氧化硅。
34.可选的，所述mosfet器件的特征尺寸在0.5-0.8um pitch之间。
35.根据本发明的第三方面，提供了一种电子设备的制作方法，包括本发明第一方面任一项所述的mosfet器件的制作方法。
36.根据本发明的第四方面，提供了一种电子设备，包括本发明第二方面任一项所述的mosfet器件。
37.本发明提供的一种mosfet器件的制作方法，通过形成表面平整的屏蔽栅极，其次，在屏蔽栅极顶端形成栅间氧化层，以使得在栅间氧化层的顶端形成表面平整的栅极；可见，本发明提供的技术方案解决了如何制作平整表面的屏蔽栅极的问题，从而实现了保证器件
具有更好的电性的技术效果。
38.进一步地，解决了如何形成表面平整的栅极的问题；其中，相比于现有技术中在严重的v口形貌的屏蔽栅极表面形成栅极而言，使得在器件的特征尺寸可以进一步缩小，且同时能够保证更小器件结构的屏蔽栅极有一定的厚度；从而在器件特征尺寸进一步缩小的同时，实现了保证屏蔽栅电荷耦合能力，进而保证器件的击穿电压，避免击穿的技术效果。当然地，本发明提供的技术方案，能够保证更小器件结构的屏蔽栅极仍然有一定的厚度的条件，因而利用本发明提供的技术方案制作的器件的特征尺寸可以进一步缩小。
附图说明
39.为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
40.图1是本发明一实施例提供的一种mosfet器件的制作方法的流程示意图；
41.图2-7是本发明一具体实施例提供的根据mosfet器件的制作方法制作的不同工艺阶段的器件结构示意图；
42.附图标记说明：
43.101-外延层；
44.102-场氧层；
45.103-栅极材料；
46.104-氧化层；
47.105-栅间氧化层；
48.106-栅极；
49.107-体区离子注层；
50.108-源区离子注入层；
51.109-层间介质层；
52.110-金属层。
具体实施方式
53.下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
54.本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”、“第四”等(如果存在)是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过
程、方法、产品或设备固有的其它步骤或单元。
55.传统的sgt/trench mos产品的制作工艺具体包括：
56.1.提供一衬底，并在衬底上形成外延层；
57.2.刻蚀外延层，以形成栅极沟槽；
58.3.形成场氧层；场氧形成于所述栅极沟槽的内壁上以及所述外延层的表面；
59.4.在所述栅极沟槽中沉积栅极材料；其中，栅极沟槽中沉积的栅极材料中形成有空隙；
60.5.刻蚀所述栅极沟槽中的栅极材料以形成底屏蔽栅极；其中，由于，栅极沟槽内沉积的栅极材料中有空隙，因而，在刻蚀时，该缝隙会被放大，导致刻蚀后的屏蔽栅极顶端的角度小于89
°
而非直角(即表面呈现“v”字型，不平整)；
61.6.屏蔽栅极的顶端形成栅间氧化层；
62.7.形成栅极，形成于栅间氧化层的顶端，其中，栅极顶端的角度也小于 89
°
而非直角(即屏蔽栅极顶端制作的栅极的顶端的角度小于89
°
)；
63.8.在所述栅极周围的所述外延层中依次形成体区离子注入层、源区离子注入层，在所述栅极的顶端依次形成层间介质层和金属铝层，以及形成接触孔；所述接触孔贯穿所述体区离子注入层、所述源区离子注入层、所述层间介质层以及所述金属铝层的远离所述栅极的边缘。
64.由此可见，在sgt/trench mos产品中，因trench沟槽的存在，在多晶硅形成时，因多晶硅形成的方式，导致一定会在trench顶部以下形成缝隙(seam)，此缝隙会在多晶硅刻蚀时被放大，因而屏蔽栅极无法制作成平整表面，从而影响器件性能；
65.为了解决该问题，现有技术手段中，在填充多晶硅时，为了适应屏蔽栅极的非平整表面，保证多晶硅的填充效果，使得trench角度无法做的过直，通常会将器件的沟槽角度控制在小于89度(即屏蔽栅极顶端制作的栅极的顶端的角度小于89
°
)，进而致使在非直角的沟槽填充中，底部多晶硅的屏蔽栅极的厚度较小，使得器件的电荷耦合能力下降。因而，在涉及横向二维电荷耦合器件中，由于为了避免缝隙，通常将栅极沟槽的宽度做的较大，因而器件在保证相邻两栅极沟槽之间的距离的情况下，特征尺寸的进一步缩小成为难题，传统的sgt/trench mos产品，sgt尺寸在 0.8-1.2um pitch之间。可见，现有技术中存在的技术问题是：形成屏蔽栅极表面不平整，有严重的v口形貌，以及为了适应屏蔽栅极的空隙，而使得器件的沟槽角度(即：在栅极沟槽中形成屏蔽栅极以及栅极之后，栅极顶端的角度)从90
°
降低直89
°
以下，而不能制作成直角的沟槽的问题。
66.有鉴于此，本技术的发明人通过热氧化的方式，将栅极沟槽中填充的多晶硅材料进行氧化，以在多晶硅的缝隙中填满氧化层，使得刻蚀多晶硅后形成的表面平整的屏蔽栅极；从而实现了保证器件具有更好的电性的技术效果；进而最终在栅极顶端形成表面平整的角度，使得沟槽角度可以做到90
°
，保证了多晶硅屏蔽栅极的厚度大于沟槽角度小于89
°
时屏蔽栅极的厚度，从而实现了保证sgt的屏蔽栅电荷耦合能力，进而保证器件的击穿电压，避免击穿的技术效果。进一步地，本技术的器件避免了缝隙，因而栅极沟槽宽度可以缩小，从而栅极沟槽之间的距离一定的情况下，器件大小可以进一步缩小。
67.下面以具体地实施例对本发明的技术方案进行详细说明。下面这几个具体的实施例可以相互结合，对于相同或相似的概念或过程可能在某些实施例不再赘述。
68.请参考图1-图7，根据本发明的一实施例，提供了一种mosfet器件的制作方法，mosfet器件的制作方法的流程图如图1所示，该方法包括：
69.s11：形成具有栅极沟槽的mosfet器件结构；所述mosfet器件结构包括衬底，以及形成于所述衬所述栅极沟槽的底部；所述场氧层102 形成于所述屏蔽栅极与所述衬底上的外延层101；所述栅极沟槽形成于所述外延层101中；场氧层102，形成于所述栅极沟槽的内壁以及所述栅极沟槽外的所述外延层101的表面上，如图3所示；
70.s12：形成屏蔽栅极，所述屏蔽栅极形成于所述栅极沟槽的底部；其中，所述场氧层102形成于所述屏蔽栅极与所述外延层101之间，当然如现有技术中该器件的传统结构一样，在屏蔽栅极顶端的栅极沟槽的内壁上也形成有场氧层102；其中，所述屏蔽栅极顶端是平整的表面，如图 6所示；
71.s13：形成栅间氧化层105以及栅极106；所述栅间氧化层105形成于所述屏蔽栅极的平整的表面上，所述栅极106形成于所述栅间氧化层105 上，且填满所述栅极沟槽的顶端，其中，由于屏蔽栅极顶端是平整表面，因而形成的栅极106的顶端也是平整表面，如图7所示；
72.s14：在所述栅极106周围的所述外延层101中依次形成体区离子注入层107、源区离子注入层108，在所述栅极106的顶端依次形成层间介质层 109和金属铝层110，以及形成接触孔；所述接触孔贯穿所述体区离子注入层107、所述源区离子注入层108、所述层间介质层109以及所述金属铝层 110的远离所述栅极106的边缘，最终形成的mosfet器件如图2所示。
73.本发明提供的一种mosfet器件的制作方法，通过形成表面平整的屏蔽栅极，其次，在屏蔽栅极顶端形成栅间氧化层105，以使得在栅间氧化层105的顶端形成表面平整的栅极106；可见，本发明提供的技术方案解决了如何制作平整表面的屏蔽栅极的问题，从而实现了保证器件具有更好的电性的技术效果。
74.进一步地，解决了如何形成表面平整的栅极106的问题；相比于现有技术中而言形成严重的v口形貌的屏蔽栅极表面而言，使得在器件的特征尺寸可以进一步缩小，且同时能够保证更小器件结构的屏蔽栅极有一定的厚度；
75.从而在器件特征尺寸进一步缩小的同时，实现了保证屏蔽栅电荷耦合能力，进而保证器件的击穿电压，避免击穿的技术效果。当然地，本发明提供的技术方案，能够保证更小器件结构的屏蔽栅极有一定的厚度的条件，因而利用本发明提供的技术方案制作的器件的特征尺寸可以进一步缩小。
76.一种实施例中，步骤s12，形成屏蔽栅极具体包括：
77.s121：在所述栅极沟槽中沉积栅极材料103；其中，所述栅极沟槽中包括一缝隙，如图4所示；
78.s122：在所述缝隙中形成氧化层104，如图5所示；
79.其中，因栅极材料103沉积时，会在栅极沟槽底部形成缝隙，而该缝隙在栅极材料103被刻蚀时，会被放大，因而步骤s122中，在缝隙中形成氧化层104以填充缝隙，使得在刻蚀时，通过选择栅极材料103和氧化层104的刻蚀选择比，从而形成表面平整的屏蔽栅极；
80.一种实施例中，步骤s122中，在所述缝隙中形成氧化层104的方式是：对所述栅极沟槽中的栅极材料103进行低温热氧化，以使得所述缝隙中形成所述氧化层104，以填满所
述缝隙；
81.s123：去除所述栅极沟槽顶端的栅极材料103以及所述栅极沟槽外的外延层101表面的栅极材料103，以在所述栅极沟槽的底部形成所述屏蔽栅极；如图6所示。
82.一种具体实施例中，步骤s123中，去除所述栅极沟槽顶端的栅极材料 103以及所述栅极沟槽外的外延层101表面的栅极材料103，以在所述栅极沟槽的底部形成所述屏蔽栅极，具体包括：
83.刻蚀所述栅极沟槽外所述场氧层102表面的栅极材料103，以及所述栅极沟槽顶端的栅极材料103和所述缝隙中的所述氧化层104，以在所述栅极沟槽的底部形成表面平整的所述屏蔽栅极。
84.另一种具体实施例中，步骤s123中，去除所述栅极沟槽顶端的栅极材料103以及所述栅极沟槽外的外延层101表面的栅极材料103，以在所述栅极沟槽的底部形成所述屏蔽栅极，具体包括：
85.s1231：cmp抛光所述栅极沟槽外的所述场氧层102表面沉积的栅极材料103；
86.s1232：刻蚀所述栅极沟槽顶端的所述栅极材料103和所述缝隙中的所述氧化层104，以在所述栅极沟槽底部形成表面平整的所述屏蔽栅极。
87.s1232中，达到屏蔽栅极顶端的刻蚀平整度的需求，刻蚀所述栅极沟槽顶端的所述栅极材料103和所述缝隙中的所述氧化层104时，通过调整栅极材料103与氧化层104的刻蚀速率的方式达到刻蚀平整度的需求；一种优选的实施例中，所述栅极材料103与所述氧化层104的刻蚀选择比为75：1，以使得刻蚀后的所述屏蔽栅极顶部形成平整的表面。
88.其中，在栅极材料103被氧化之后，体积发生膨胀，故而氧化层104可以作为良好的填缝材料。
89.一种实施例中，步骤s13，形成栅间氧化层105以及栅极106具体包括：
90.s131：在所述屏蔽栅极顶端形成所述栅间氧化层105；
91.s132：在所述栅间氧化层105的顶端的所述栅极沟槽中沉积栅极材料 103；
92.s133：刻蚀所述栅极沟槽外的所述场氧层102表面的栅极材料103，以形成所述栅极106；其中，所述栅极106的顶端是平整表面。
93.其次，根据本发明的一实施例，还提供了一种mosfet器件，如图2所示；利用本发明前述实施例的任一项所述的mosfet器件的制作方法制作而成，包括：
94.具有栅极沟槽的mosfet器件结构，所述mosfet器件包括衬底，以及形成于所述衬底上的外延层101；所述栅极沟槽形成于所述外延层101 中；场氧层102，形成于所述栅极沟槽的内壁以及所述栅极沟槽外的所述外延层101的表面上；
95.屏蔽栅极，形成于所述栅极沟槽的底部；所述场氧层102形成于所述屏蔽栅极与所述外延层101之间；其中，所述屏蔽栅极顶端是平整的表面；
96.栅间氧化层105以及栅极106，其中，所述栅间层形成于所述屏蔽栅极的平整表面上；
97.体区离子注入层107、源区离子注入层108、层间介质层109、金属铝层110以及接触孔。
98.本发明提供的一种mosfet器件，通过形成表面平整的屏蔽栅极，其次，在屏蔽栅极顶端形成栅间氧化层105，以使得在栅间氧化层105的顶端形成表面平整的栅极106；解决了
如何制作平整表面的屏蔽栅极的问题，从而实现了保证器件具有更好的电性的技术效果。进一步地，解决了如何形成表面平整的栅极106的问题；相比于现有技术中而言形成严重的 v口形貌的屏蔽栅极表面而言，使得在器件的特征尺寸可以进一步缩小，且同时能够保证更小器件结构的屏蔽栅极有一定的厚度；从而在器件特征尺寸进一步缩小的同时，实现了保证屏蔽栅电荷耦合能力，进而保证器件的击穿电压，避免击穿的技术效果。当然地，本发明提供的技术方案，能够保证更小器件结构的屏蔽栅极有一定的厚度的条件，因而利用本发明提供的技术方案制作的器件的特征尺寸可以进一步缩小。
99.利用本发明提供的技术方案制作的mosfet器件的特征尺寸在0.5-0.8 um pitch之间。
100.一种实施例中，所述屏蔽栅极的平整表面下包括一缝隙；所述缝隙中填充有氧化层。
101.一种实施例中，所述栅极106的顶端是平整表面。
102.具体的，所述栅极材料为多晶硅；所述氧化层104为二氧化硅。
103.另外，根据本发明的一实施例，还提供了一种电子设备的制作方法，包括本发明前述实施例任一项所述的mosfet器件的制作方法。
104.最后，根据本发明的一实施例，还提供了一种电子设备，包括本发明前述实施例任一项所述的mosfet器件。
105.最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。