静电防护结构、显示基板和显示装置的制作方法

1.本公开的实施例涉及一种静电防护结构、显示基板和显示装置。


背景技术：

2.随着显示技术的不断发展，显示技术已经应用到各种各样电子产品中，并且其应用场景也越来越广泛。然而，静电释放(electro-static discharge，esd)在显示装置的生产过程和用户的使用过程中会对显示装置造成不良影响，甚至是严重的损伤，从而造成产品稳定性差、使用体验差等问题。因此，如何对静电释放进行防护是显示领域中研究的热点之一。
3.另一方面，在显示装置的制作过程中产生的esd具有不可控、随机、破坏力大、拦截风险大等特点，因此，静电释放也是显示技术中难以解决的问题之一，并且也是影响显示装置的产品良率的主要负面因素之一。


技术实现要素：

4.本公开实施例提供一种静电防护结构、显示基板和显示装置。该静电防护结构包括第一放电间隙单元和静电环结构。当第一间隙电极和第二间隙电极之间的电压较小，例如小于阈值电压时，第一间隙电极和第二间隙电极相对间隔设置，因此不能传输电荷；而当第一间隙电极和第二间隙电极之间的电压较大，例如大于阈值电压时，相对设置的第一间隙电极和第二间隙电极可通过第一半导体块导通，从而将电荷进行传输。并且，相对于通常的静电防护结构而言，本公开实施例提供的静电防护结构具有更低的起始动作电压和稳压作用，从而可更好地对静电释放进行防护；另外，本公开实施例提供的静电防护结构可以承受更高的极限电压和电流，而其本身不受损伤。另一方面，该放电间隙单元不存在栅极，因此即使部分膜层被烧毁，也不会出现短路现象。并且，即使静电环结构出现短路现象，放电间隙单元仍可保证被该静电防护结构相连的两个导电端不会短路。
5.本公开至少一个实施例提供一种静电防护结构，其包括：第一放电间隙单元，包括第一间隙电极、第二间隙电极和第一半导体块；以及静电环结构，包括第一连接端和第二连接端；所述第一间隙电极和所述第二间隙电极在平行于所述第一半导体块的主表面的第一方向上相对间隔设置，并分别在垂直于所述第一半导体块的第二方向上与所述第一半导体块交叠，所述第一间隙电极被配置为连接第一导电端，所述第二间隙电极与所述静电环单元的所述第一连接端相连，所述第二连接端被配置为将来自所述第一导电端的电荷导出。
6.例如，本公开一实施例提供的静电防护结构还包括：第二放电间隙单元，包括第三间隙电极、第四间隙电极和第二半导体块，所述第三间隙电极和所述第四间隙电极在平行于所述第二半导体块的主表面的第三方向上相对间隔设置，并分别在垂直于所述第二半导体块的第四方向上与所述第二半导体块交叠，所述第二连接端与所述第三间隙电极相连，所述第四间隙电极被配置为连接第二导电端。
7.例如，在本公开一实施例提供的静电防护结构中，所述静电防护结构设置在所述
第一导电端和所述第二导电端之间。
8.例如，在本公开一实施例提供的静电防护结构中，所述第一间隙电极与所述第二间隙电极在所述第一方向上的距离的取值范围为5-32微米。
9.例如，在本公开一实施例提供的静电防护结构中，所述第三间隙电极和所述第四间隙电极在所述第三方向上的距离的取值范围为5-32微米。
10.例如，在本公开一实施例提供的静电防护结构中，所述第一半导体块的材料包括单晶硅、多晶硅和氧化物半导体中的至少一种。
11.例如，在本公开一实施例提供的静电防护结构中，所述第二半导体块的材料包括单晶硅、多晶硅和氧化物半导体中的至少一种。
12.例如，在本公开一实施例提供的静电防护结构中，所述静电环结构包括至少一个静电环单元，各所述静电环单元包括第一薄膜晶体管和第二薄膜晶体管，所述第一薄膜晶体管的第一栅极和第一源极电性相连，所述第二薄膜晶体管的第二栅极和第二源极电性相连，所述第一薄膜晶体管的第一漏极与所述第二薄膜晶体管的第二源极相连，所述第二薄膜晶体管的第二漏极与所述第一薄膜晶体管的第一源极相连。
13.例如，在本公开一实施例提供的静电防护结构中，所述静电环结构包括多个所述静电环单元，多个所述静电环单元相互串联或并联。
14.本公开至少一个实施例还提供一种显示基板，包括上述任一项所述的静电防护结构。
15.例如，本公开一实施例提供的显示基板还包括：衬底基板，包括显示区和周边区；多个导电垫片，位于所述周边区，相邻两个所述导电垫片之间设置有一个所述静电防护结构，相邻两个所述导电垫片中的一个为所述第一导电端，相邻两个所述导电垫片中的另一个为所述第二导电端。
16.例如，本公开一实施例提供的显示基板还包括：多条信号线，与所述多个导电垫片一一对应设置，各所述信号线的一端与对应的所述导电垫片相连，各所述信号线从所述周边区延伸进入所述显示区。
17.例如，在本公开一实施例提供的显示基板中，所述静电环结构包括至少一个静电环单元，各所述静电环单元包括第一薄膜晶体管和第二薄膜晶体管，所述第一薄膜晶体管的第一栅极和第一源极电性相连，所述第二薄膜晶体管的第二栅极和第二源极电性相连，所述第一薄膜晶体管的第一漏极与所述第二薄膜晶体管的第二源极相连，所述第二薄膜晶体管的第二漏极与所述第一薄膜晶体管的第一源极相连。
18.例如，在本公开一实施例提供的显示基板中，所述静电环结构包括多个所述静电环单元，多个所述静电环单元相互串联或并联。
19.例如，本公开一实施例提供的显示基板还包括：栅极层，位于所述衬底基板上；栅极绝缘层，位于所述栅极层远离所述衬底基板的一侧；半导体层，位于所述栅极绝缘层远离所述栅极层的一侧；以及源漏电极层，位于所述半导体层远离所述栅极绝缘层的一侧，所述第一半导体块位于所述半导体层，所述第一间隙电极和所述第二间隙电极位于所述源漏电极层，所述第一薄膜晶体管还包括第一有源层，所述第二薄膜晶体管还包括第二有源层，所述第一有源层和所述第二有源层位于所述半导体层，所述第一栅极和所述第二栅极位于所述栅极层，所述第一源极、所述第二源极、所述第一漏极和所述第二漏极位于所述源漏电极
层。
20.例如，本公开一实施例提供的显示基板还包括：钝化层，位于所述源漏电极层远离所述半导体层的一侧；以及导电层，位于所述钝化层远离所述源漏电极层的一侧，所述导电层包括第一导电部和第二导电部，所述第一薄膜晶体管的所述第一栅极和所述第一源极通过所述第一导电部电性相连，所述第二薄膜晶体管的所述第二栅极和所述第二源极通过所述第二导电部电性相连。
21.本公开至少一个实施例还提供一种显示装置，其包括上述任一项所述的显示基板。
附图说明
22.为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本公开的一些实施例，而非对本公开的限制。
23.图1为一种静电防护结构的结构示意图。
24.图2为本公开一实施例提供的一种静电防护结构的结构示意图。
25.图3为本公开一实施例提供的一种放电间隙单元的工作原理图。
26.图4为本公开一实施例提供的一种放电间隙单元的实验验证图。
27.图5为本公开一实施例提供的另一种静电防护结构的结构示意图。
28.图6为本公开一实施例提供的另一种静电防护结构的结构示意图。
29.图7为本公开一实施例提供的一种显示基板的平面示意图。
30.图8为本公开一实施例提供的一种显示基板中静电防护结构的剖面示意图。
31.图9为本公开一实施例提供的另一种显示基板的平面示意图。
32.图10为本公开一实施例提供的一种显示装置的示意图。
具体实施方式
33.为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。
34.除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。
35.除非另外定义，本公开实施例中使用的“平行”、“垂直”和“相同”等特征均包括严格意义上的“平行”、“垂直”、“相同”等情况，以及“大致平行”、“大致垂直”、“大致相同”等包含一定误差的情况。例如，上述的“大致”可表示所比较的对象的差值为所比较的对象的平均值的10％，或者5％之内。在本公开实施例的下文中没有特别指出一个部件或元件的数量时，意味着该部件或元件可以是一个也可以是多个，或可理解为至少一个。“至少一个”指一
个或多个，“多个”指至少两个。
36.在显示领域中，为了提高显示装置对静电释放(esd)的防护能力，可在多个导线或者多个垫片之间设置静电防护结构。当多个导线或者多个垫片中的一个或几个出现esd时，由于esd的电压较大，静电防护结构可将相邻的导线或垫片电性相连，从而通过多个导电或多个垫片共同对电荷进行释放。在使用多个导线或者多个垫片传输信号、驱动电压或驱动电流时，由于这些电信号的电压较小，静电防护结构不会导通，从而又可避免相邻导线或者垫片相互串扰。
37.图1为一种静电防护结构的结构示意图。如图1所示，该静电防护结构10为多个薄膜晶体管12组成的静电环。然而，在采用静电环作为静电防护结构的产品中，当esd的电压较大，例如大于3.5kv时，会出现静电环短路现象(即栅极与源漏电极短接)，从而导致该静电环连接的两个导线或者垫片相互电连接，并互相串扰的问题，进而导致显示装置产生隔行显示、发白、串扰(crosstalk)等不良。
38.对此，本公开实施例提供一种静电防护结构、显示基板和显示装置。该静电防护结构包括第一放电间隙单元和静电环结构；第一放电间隙单元包括第一间隙电极、第二间隙电极和第一半导体块；静电环结构包括第一连接端和第二连接端；第一间隙电极和第二间隙电极在平行于第一半导体块的主表面的第一方向上相对间隔设置，并分别在垂直于第一半导体块的第二方向上与第一半导体块交叠；第一间隙电极被配置为连接第一导电端，第二间隙电极与静电环单元的第一连接端相连，第二连接端被配置为将来自第一导电端的电荷导出。由此，该静电防护结构具有更低的起始动作电压和稳压作用，从而可更好地对静电释放进行防护；另外，本公开实施例提供的静电防护结构可以承受更高的极限电压和电流，而其本身不受损伤。另一方面，该放电间隙单元不存在栅极，因此即使部分膜层被烧毁，也不会出现短路现象。并且，即使静电环结构出现短路现象，放电间隙单元仍可保证被该静电防护结构相连的两个导电端不会短路。
39.下面，结合附图对本公开实施例提供的静电防护结构、显示基板和显示装置进行详细的说明。
40.本公开一实施例提供一种静电防护结构。图2为本公开一实施例提供的一种静电防护结构的结构示意图。如图2所示，该静电防护结构100包括第一放电间隙单元110和静电环结构130；第一放电间隙单元110包括第一间隙电极111、第二间隙电极112和第一半导体块113；静电环结构130包括第一连接端131和第二连接端132；第一间隙电极111和第二间隙电极112在平行于第一半导体块113的主表面的第一方向x上相对间隔设置，并分别在垂直于第一半导体块113的第二方向上与第一半导体块113交叠；第一间隙电极111通过与第一半导体块113搭接的方式与第一半导体块113电性相连，第二间隙电极112通过与第一半导体块113搭接的方式与第一半导体块113电性相连。第一间隙电极111被配置为连接第一导电端201，第二间隙电极112与静电环单元130的第一连接端131相连，第二连接端132被配置为将来自第一导电端201的电荷导出。需要说明的是，上述的第一半导体块的主表面指的是第一半导体块面积较大且与第一间隙电极和第二间隙电极接触的表面，例如，第一半导体块的形状为板状，其主表面为面积最大的两个表面中的一个；另外，上述的第一导电端可为导线、垫片或其他导电结构。
41.图3为本公开一实施例提供的一种放电间隙单元的工作原理图。如图3所示，容许
最大持续运行电压表示放电间隙单元两端(例如，第一间隙电极和第二间隙电极)能够持续稳定的最大电压，当放电间隙单元的两端的电压持续加载小于该容许最大持续运行电压时，该放电间隙单元不导通，并且也不会消耗该放电间隙单元的寿命。额定电压表示放电间隙单元两端能稳定的最大瞬间电压，当放电间隙单元的两端的瞬间电压小于额定电压时，该放电间隙单元不导通，并且也不会消耗该放电间隙单元的寿命。
42.如图3所示，当放电间隙单元的两端之间的电压达到起始动作电压(电流10-3
ma对应的电压)之后，第一半导体块导通，其导通电流呈指数型上升，但是放电间隙单元的两端的电压基本恒定。因此，该放电间隙单元具有很强的稳压作用。可见，相对于具有栅极的半导体沟道而言，该放电间隙单元具有更低的起始动作电压，并且可以承受更高的极限电压和电流，而其本身不受损伤。另一方面，该放电间隙单元不存在栅极，因此即使部分膜层被烧毁，也不会出现短路现象。需要说明的是，图3中的残压为膜层被静电击穿烧毁的电压。
43.图4为本公开一实施例提供的一种放电间隙单元的实验验证图。如图4所示，当放电间隙单元的两端的电压达到4.5kv时，电荷仍可通过该放电间隙单元进行传输，并在与放电间隙单元的输出端相连的导电结构上进行释放。
44.综上所述，当第一间隙电极和第二间隙电极之间的电压较小，例如小于阈值电压时，第一间隙电极和第二间隙电极相对间隔设置，因此不能传输电荷；而当第一间隙电极和第二间隙电极之间的电压较大，例如大于阈值电压时，相对设置的第一间隙电极和第二间隙电极可通过第一半导体块导通，从而将电荷进行传输。并且，相对于通常的静电防护结构而言，本公开实施例提供的静电防护结构具有更低的起始动作电压和稳压作用，从而可更好地对静电释放进行防护；另外，本公开实施例提供的静电防护结构可以承受更高的极限电压和电流，而其本身不受损伤。另一方面，该放电间隙单元不存在栅极，因此即使部分膜层被烧毁，也不会出现短路现象。并且，即使静电环结构出现短路现象，放电间隙单元仍可保证被该静电防护结构相连的两个导电端不会短路。
45.在一些示例中，第二连接端132可与用于释放静电的导电结构相连，从而将来自第一导电端201的电荷导出，也可与另外的其他导电端相连，从而利用多个导电端一起释放静电。需要说明的是，上述的导电结构可为导线或者其他静电释放结构，上述的导电端可为与第一导电端类似的导线或结构。
46.在一些示例中，如图2所示，该静电防护结构100还包括第二放电间隙单元120，其包括第三间隙电极121、第四间隙电极122和第二半导体块123；第三间隙电极121和第四间隙电极122在平行于第二半导体块123的主表面的第三方向z上相对间隔设置，并分别在垂直于第二半导体块123的第四方向上与第二半导体块123交叠；第二连接端132与第三间隙电极121相连，第四间隙电极122被配置为连接第二导电端202。需要说明的是，第二放电间隙单元的结构和性能与第一放电间隙单元类似，第二放电间隙单元的性能和特点可参见图3和图4的相关说明。
47.在该示例提供的静电防护结构中，静电环结构的一端通过第一放电间隙单元与第一导电端相连，静电环结构的另一端通过第二放电间隙单元与第二导电端相连；当第一导电端发生静电释放时，电荷可通过第一放电间隙、静电环结构和第二放电间隙单元传输到第二导电端；当第二导电端发生静电释放时，电荷可通过第二放电间隙单元、静电环结构和第一放电间隙单元传输到第一导电端。由此，该静电防护结构可在第一导电端和第二导电
端两者任意一个发生静电释放时，将第一导电端和第二导电端连通，以通过第一导电端和第二导电端共同释放电荷。
48.在一些示例中，如图2所示，第三方向z与第一方向x相同，第四方向与第二方向相同。当然，本公开实施例包括但不限于此，第三方向也可与第一方向不同，可根据实际情况进行设置。
49.在一些示例中，如图2所示，静电防护结构100设置在第一导电端201和第二导电端202之间。
50.在一些示例中，如图2所示，第一间隙电极111与第二间隙电极112在第一方向上的距离的取值范围为5-32微米。由此，该第一放电间隙单元具有较好的性能。
51.在一些示例中，如图2所示，第三间隙电极121和第四间隙电极122在第三方向上的距离的取值范围为5-32微米。由此，该第二放电间隙单元具有较好的性能。
52.在一些示例中，如图2所示，第一半导体块113的材料包括单晶硅、多晶硅和氧化物半导体中的至少一种。上述的氧化物半导体可包括氧化铟镓锌(igzo)。
53.在一些示例中，如图2所示，第二半导体块123的材料也可包括单晶硅、多晶硅和氧化物半导体中的至少一种。上述的氧化物半导体可包括氧化铟镓锌(igzo)。
54.在一些示例中，如图2所示，第一半导体块113和第二半导体块123可通过同一半导体层经过同一图案化工艺形成。上述的图案化工艺可包括涂覆光刻胶图案、曝光显影以形成光刻胶图案、刻蚀等步骤。
55.在一些示例中，如图2所示，上述的静电环结构130包括至少一个静电环单元1300，各静电环单元1300包括第一薄膜晶体管t1和第二薄膜晶体管t2。需要说明的是，图2所示的静电环结构仅包括一个静电环单元，但本公开实施例包括但不限于此，静电环结构可包括多个静电环单元。
56.在一些示例中，如图2所示，在各静电环单元1300之中，第一薄膜晶体管t1的第一栅极g1和第一源极s1电性相连，第二薄膜晶体管t2的第二栅极g2和第二源极s2电性相连；第一薄膜晶体管t1的第一漏极d1与第二薄膜晶体管t2的第二源极s2相连，第二薄膜晶体管t2的第二漏极d2与第一薄膜晶体管t1的第一源极s1相连。如此设置，第一栅极g1和第一源极s1可作为该静电环单元的第一端，第二栅极g2和第二源极s2可作为该静电环单元的第二端；当第一端上施加有电压时，第一薄膜晶体管t1打开，电荷可从第一薄膜晶体管t1传输至该静电环单元的第二端；当第二端上施加有电压时，第二薄膜晶体管t2打开，电荷可从第二薄膜晶体管t2传输至该静电环单元的第一端。
57.在一些示例中，静电环结构包括多个静电环单元，多个静电环单元相互串联或并联。
58.在一些示例中，如图2所示，第一栅极g1、第一源极s1和第二漏极d2通过第一导电部271电性相连。
59.例如，如图2所示，第一导电部271通过过孔与第一源极s1相连，第一导电部271通过过孔与第二漏极d2相连，第一导电部271通过过孔与第一栅极g1相连。
60.在一些示例中，如图2所示，第二栅极g2、第二源极s2和第一漏极d1通过第二导电部272电性相连。
61.例如，如图2所示，第二导电部272通过过孔与第二源极s2相连，第二导电部272通
过过孔与第一漏极d1相连，第二导电部272通过过孔与第二栅极g2相连。
62.在一些示例中，如图2所示，第一导电端201与第一间隙电极111同层设置，即采用同一导电层经过同一图案化工艺制作；第二间隙电极112通过第三导电部273与第一栅极g1电性相连。
63.在一些示例中，如图2所示，第二导电端202与第四间隙电极122同层设置，即采用同一导电层经过同一图案化工艺制作；第三间隙电极121通过第四导电部274与第二栅极g2电性相连。
64.图5为本公开一实施例提供的另一种静电防护结构的结构示意图。如图5所示，该静电防护结构100包括第一放电间隙单元110、第二放电间隙单元120和静电环结构130。与图2所示的静电防护结构不同的是，第一导电端201与第一栅极g1同层设置，即采用同一导电层经过同一图案化工艺制作；此时，第二间隙电极112通过第三导电部273与第一栅极g1电性相连，第一间隙电极111通过第五导电部275与第一导电端201电性相连。
65.在一些示例中，如图5所示，第二导电端202与第二栅极g2同层设置，即采用同一导电层经过同一图案化工艺制作；第三间隙电极121通过第四导电部274与第二栅极g2电性相连，第四间隙电极122通过第六导电部275与第二导电端202电性相连。
66.图6为本公开一实施例提供的另一种静电防护结构的结构示意图。如图6所示，静电环结构130包括两个静电环单元1300，两个静电环单元1300串联设置。当静电环结构包括多个静电环单元时，静电环结构本身也可起到释放静电的作用。另外，静电环结构中的静电环单元的数量可根据第一导电端和第二导电端之间的距离和空间大小来确定。
67.本公开一实施例还提供一种显示基板。图7为本公开一实施例提供的一种显示基板的平面示意图。如图7所示，该显示基板200包括上述的静电防护结构100。由此，该显示基板可通过上述的静电防护结构来对静电释放进行防护，从而可提高该显示基板的产品良率，并提高该显示基板的稳定性和用户体验。
68.值得注意的是，由于该静电防护结构具有更低的起始动作电压和稳压作用，从而可更好地对静电释放进行防护；另外，该静电防护结构可以承受更高的极限电压和电流，而其本身不受损伤。另一方面，该放电间隙单元不存在栅极，因此即使部分膜层被烧毁，也不会出现短路现象。并且，即使静电环结构出现短路现象，放电间隙单元仍可保证被该静电防护结构相连的两个导体不会短路，从而可避免相邻两个导电端正常加载信号时发生串扰等不良。
69.在一些示例中，如图7所示，该显示基板200还包括与多个导电垫片310一一对应设置多条信号线230；各信号线230的一端与对应的导电垫片310相连，各信号线230从周边区214延伸进入显示区212。一方面，各信号线可将导电垫片上的信号传输到显示区；另一方面，各信号线也可将显示基板上产生的静电释放传输到导电垫片，并通过上述的静电防护结构进行释放。
70.在一些示例中，如图7所示，该显示基板200包括衬底基板210和多个导电垫片310；衬底基板210包括显示区212和周边区214，多个导电垫片310位于周边区214。相邻两个导电垫片310之间设置有一个静电防护结构100，相邻两个导电垫片310中的一个为第一导电端201，相邻两个导电垫片310中的另一个为第二导电端202。如此设置，当多个导电垫片中任意一个发生静电释放时，多个导电垫片可通过静电防护结构相互导通，从而共同释放电荷；
当不存在静电释放时，多个导电垫片相互绝缘，并可向显示区的像素单元提供各种信号。
71.在一些示例中，如图7所示，导电垫片310可位于显示区212的上侧和左侧。当然，本公开实施例包括但不限于此。
72.图8为本公开一实施例提供的一种显示基板中静电防护结构的剖面示意图。如图2和图8所示，各静电防护结构100中的静电环结构130包括至少一个静电环单元1300，各静电环单元1300包括第一薄膜晶体管t1和第二薄膜晶体管t2。在各静电环单元1300之中，第一薄膜晶体管t1的第一栅极g1和第一源极s1电性相连，第二薄膜晶体管t2的第二栅极g2和第二源极s2电性相连；第一薄膜晶体管t1的第一漏极d1与第二薄膜晶体管t2的第二源极s2相连，第二薄膜晶体管t2的第二漏极d2与第一薄膜晶体管t1的第一源极s1相连。如此设置，第一栅极g1和第一源极s1可作为该静电环单元的第一端，第二栅极g2和第二源极s2可作为该静电环单元的第二端；当第一端上施加有电压时，第一薄膜晶体管t1打开，电荷可从第一薄膜晶体管t1传输至该静电环单元的第二端；当第二端上施加有电压时，第二薄膜晶体管t2打开，电荷可从第二薄膜晶体管t2传输至该静电环单元的第一端。
73.在一些示例中，如图8所示，该显示基板200还包括栅极层220、栅极绝缘层230、半导体层240和源漏电极层250；栅极层220位于衬底基板210上，栅极绝缘层230位于栅极层220远离衬底基板210的一侧，半导体层240位于栅极绝缘层230远离栅极层220的一侧，源漏电极层250位于半导体层240远离栅极绝缘层230的一侧。第一半导体块113位于半导体层240，第一间隙电极111和第二间隙电极112位于源漏电极层250；第一薄膜晶体管t1还包括第一有源层a1，第二薄膜晶体管t2还包括第二有源层a2，第一有源层a1和第二有源层a2位于半导体层240，第一栅极g1和第二栅极g2位于栅极层220，第一源极s1、第二源极s2、第一漏极d1和第二漏极d2位于源漏电极层250。
74.在一些示例中，当上述的静电防护结构包括第二放电间隙单元时，第二半导体块也可位于半导体层，第三间隙电极和第四间隙电极也可位于源漏电极层。
75.在一些示例中，如图8所示，该显示基板200还包括钝化层260和导电层270；钝化层260位于源漏电极层250远离半导体层240的一侧；导电层270位于钝化层260远离源漏电极层250的一侧；导电层270包括第一导电部271和第二导电部272，第一薄膜晶体管t1的第一栅极g1和第一源极s1通过第一导电部271电性相连，第二薄膜晶体管t2的第二栅极g2和第二源极s2通过第二导电部272电性相连。
76.在一些示例中，如图8所示，第一栅极g1、第一源极s1和第二漏极d2通过第一导电部271电性相连。
77.例如，如图8所示，第一导电部271通过过孔与第一源极s1相连，第一导电部271通过过孔与第二漏极d2相连，第一导电部271通过过孔与第一栅极g1相连。
78.在一些示例中，如图8所示，第二栅极g2、第二源极s2和第一漏极d1通过第二导电部272电性相连。
79.例如，如图8所示，第二导电部272通过过孔与第二源极s2相连，第二导电部272通过过孔与第一漏极d1相连，第二导电部272通过过孔与第二栅极g2相连。
80.在一些示例中，如图8所示，第一导电端201与第一间隙电极111同层设置，即采用同一导电层经过同一图案化工艺制作；第二间隙电极112通过第三导电部273与第一栅极g1电性相连。
81.在一些示例中，如图8所示，第二导电端202与第四间隙电极122同层设置，即采用同一导电层经过同一图案化工艺制作；第三间隙电极121通过第四导电部274与第二栅极g2电性相连。
82.在一些示例中，上述的静电防护结构也可采用图6所示的静电防护结构。参见图6所示，静电环结构130包括两个静电环单元1300，两个静电环单元1300串联设置。当静电环结构包括多个静电环单元时，静电环结构本身也可起到释放静电的作用。另外，静电环结构中的静电环单元的数量可根据第一导电端和第二导电端之间的距离和空间大小来确定。
83.图9为本公开一实施例提供的另一种显示基板的平面示意图。如图9所示，该显示基板200包括上述的静电防护结构100。由此，该显示基板可通过上述的静电防护结构来对静电释放进行防护，从而可提高该显示基板的产品良率，并提高该显示基板的稳定性和用户体验。
84.值得注意的是，由于该静电防护结构具有更低的起始动作电压和稳压作用，从而可更好地对静电释放进行防护；另外，该静电防护结构可以承受更高的极限电压和电流，而其本身不受损伤。另一方面，该放电间隙单元不存在栅极，因此即使部分膜层被烧毁，也不会出现短路现象。并且，即使静电环结构出现短路现象，放电间隙单元仍可保证被该静电防护结构相连的两个导体不会短路，从而可避免相邻两个导电端正常加载信号时发生串扰等不良。
85.在一些示例中，如图9所示，该显示基板200还包括与多个导电垫片310一一对应设置多条信号线230；各信号线230的一端与对应的导电垫片310相连，各信号线230从周边区214延伸进入显示区212。一方面，各信号线可将导电垫片上的信号传输到显示区；另一方面，各信号线也可将显示基板上产生的静电释放传输到导电垫片，并通过上述的静电防护结构进行释放。
86.在一些示例中，如图9所示，该显示基板200包括衬底基板210和多个导电垫片310；衬底基板210包括显示区212和周边区214，多个导电垫片310位于周边区214。相邻两个导电垫片310之间设置有一个静电防护结构100，相邻两个导电垫片310中的一个为第一导电端201，相邻两个导电垫片310中的另一个为第二导电端202。如此设置，当多个导电垫片中任意一个发生静电释放时，多个导电垫片可通过静电防护结构相互导通，从而共同释放电荷；当不存在静电释放时，多个导电垫片相互绝缘，并可向显示区的像素单元提供各种信号。
87.在一些示例中，如图9所示，导电垫片310可位于显示区212的上侧。当然，本公开实施例包括但不限于此。
88.在一些示例中，如图9所示，该显示基板200还包括第一绑定区331和第二绑定区332；第一绑定区331被配置为与柔性电路板相连，第二绑定区332被配置为与驱动芯片相连。
89.本公开一实施例还提供一种显示装置。图10为本公开一实施例提供的一种显示装置的示意图。如图10所示，该显示装置500包括上述的显示基板200。由此，该显示装置具有与其包括的液晶显示面板的有益技术效果对应的技术效果。
90.例如，该显示装置可为电视机、显示器、电子画框、电子相框、导航仪、笔记本电脑、平板电脑、智能手机等具有显示功能的电子产品。
91.有以下几点需要说明：
92.(1)本公开实施例附图中，只涉及到与本公开实施例涉及到的结构，其他结构可参考通常设计。
93.(2)在不冲突的情况下，本公开同一实施例及不同实施例中的特征可以相互组合。
94.以上，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以权利要求的保护范围为准。