刻蚀方法与流程

1.本技术涉及半导体制造技术领域，具体涉及一种应用于闪存器件的制造工艺中的刻蚀方法。


背景技术：

2.快闪存储器(nand-flash，以下简称“闪存”)是一种采用非易失性存储(non-volatile memory，nvm)技术的存储器，目前被广泛应用于智能手机、平板电脑、数码相机、通用串行总线闪存盘(universal serial bus flash disk，usb闪存盘，简称“u盘”)等具有存储功能的电子产品中。闪存的主要特点在于：容量相对较大，改写速度快，适用于大量数据的存储，断电后仍能保存数据，因此其得到了广泛的应用。
3.闪存器件包括字线(word line，wl)，位于字线两侧的浮栅(floating gate，fg)，以及同样位于字线两侧且位于浮栅上方的控制栅(control grid，cg)，通常，字线和控制栅之间是通过形成氧化物-氮化物-氧化物(oxide-nitride-oxide，ono)层进行隔离的，以实现使电子正常流动的作用，提高器件工作的稳性。
4.参考图1至图2，其示出了通过相关技术提供的刻蚀方法对控制栅多晶硅层和ono层进行去除的剖面示意图。示例性的，如图1所示，其示出了对控制栅多晶硅层进行刻蚀后的剖面示意图，衬底110上从下而上依次形成有耦合氧化层120、浮栅多晶硅层131、ono层(其从下而上依次包括第一氧化层141、氮化层143和第二氧化层142)以及控制栅多晶硅层132，控制栅多晶硅层132上形成有硬掩模层160，硬掩模层160和控制栅多晶硅层132中形成有沟槽101，沟槽101底部的ono层暴露，沟槽101中硬掩模层160的周侧形成有间隔层150；如图2所示，进行湿法刻蚀，去除沟槽101底部的ono层，使沟槽101底部的浮栅多晶硅层131暴露。
5.然而，如图2所示，通过湿法刻蚀工艺去除ono层或导致间隔层150和控制栅多晶硅层132的内凹，会有较大的几率在控制栅多晶硅层132的侧壁形成尖角型的缺陷(如图2中虚线所示)，进而降低了器件的可靠性。


技术实现要素：

6.本技术提供了一种应用于闪存器件的制造工艺中的刻蚀方法，可以解决相关技术中提供的闪存器件的制作方法在刻蚀间隔层时容易导致控制栅多晶硅层的侧壁形成尖角型缺陷的问题，该方法包括：
7.提供一衬底，所述衬底上从下而上依次形成有耦合氧化层、第一多晶硅层、第一间隔层以及第二多晶硅层，所述第二多晶硅层上形成有硬掩模层，所述硬掩模层和所述第二多晶硅层中形成有沟槽，所述沟槽底部的第一间隔层暴露，所述沟槽中所述硬掩模层的周侧形成有第二间隔层；
8.通过使侧壁钝化的干法刻蚀工艺进行刻蚀，直至所述沟槽底部的第一多晶硅层暴露，在所述刻蚀过程在所述第二多晶硅层和所述第二间隔层暴露的区域产生钝化层以保护
所述第二多晶硅层和所述第二间隔层。
9.在一些实施例中，在通过使侧壁钝化的干法刻蚀工艺进行刻蚀过程中，通入的反应气体包括氟甲烷和三氟化氮。
10.在一些实施例中，所述第一间隔层为ono层，所述ono层从下而上依次包括第一氧化层、第一氮化层和第二氧化层。
11.在一些实施例中，在通过使侧壁钝化的干法刻蚀工艺进行刻蚀过程中，反应产生的含碳副产物构成所述第二间隔层侧壁的钝化层。
12.在一些实施例中，在通过使侧壁钝化的干法刻蚀工艺进行刻蚀过程中，所述第二多晶硅层侧壁的钝化层包括硅氮化物和硅氧化物。
13.在一些实施例中，所述第一多晶硅层用于形成所述闪存器件的浮栅，所述第二多晶硅层用于形成所述闪存器件的控制栅。
14.在一些实施例中，所述硬掩模层包括第二氮化层。
15.本技术技术方案，至少包括如下优点：
16.通过在闪存器件的制造过程中，在进行控制栅刻蚀后，通过使侧壁钝化的干法刻蚀工艺进行刻蚀去除控制栅和浮栅之间的第一隔离层，由于在刻蚀过程中在控制栅多晶硅层和硬掩模层侧壁的第二间隔层暴露的区域产生的钝化层能够对其进行保护，从而解决了由于湿法刻蚀的钻蚀效应在控制栅多晶硅层的侧壁形成尖角型缺陷的问题，在一定程度上提高了器件的可靠性。
附图说明
17.为了更清楚地说明本技术具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本技术的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
18.图1至图2是通过相关技术提供的刻蚀方法对控制栅多晶硅层和ono层进行去除的剖面示意图；
19.图3是本技术一个示例性实施例提供的刻蚀方法的流程图；
20.图4至图5是通过本技术一个示例性实施例提供的刻蚀方法对控制栅多晶硅层和ono层进行去除的剖面示意图。
具体实施方式
21.下面将结合附图，对本技术中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本技术的一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本技术保护的范围。
22.在本技术的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本技术的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
23.在本技术的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本技术中的具体含义。
24.此外，下面所描述的本技术不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
25.参考图3，其示出了本技术一个示例性实施例提供的刻蚀方法的流程图，该方法应用于闪存器件的制造工艺中，如图1所示，该方法包括：
26.步骤s1，提供一衬底，该衬底上从下而上依次形成有耦合氧化层、第一多晶硅层、第一间隔层以及第二多晶硅层，第二多晶硅层上形成有硬掩模层，硬掩模层和第二多晶硅层中形成有沟槽，沟槽底部的第一间隔层暴露，沟槽中硬掩模层的周侧形成有第二间隔层。
27.参考图4，其示出了对第一间隔层进行刻蚀前的剖面示意图。示例性的，如图4所示，衬底410上从下而上依次形成有耦合氧化层420、第一多晶硅层431、第一间隔层以及第二多晶硅层432，第二多晶硅层432上形成有硬掩模层460，硬掩模层460和第二多晶硅层432中形成有沟槽401，沟槽401底部的第一间隔层暴露，沟槽401中硬掩模层460的周侧形成有第二间隔层450。
28.其中，第一多晶硅层431用于形成闪存器件的浮栅，第二多晶硅层432用于形成所述闪存器件的控制栅；第一间隔层为ono层，该ono层从下而上依次包括第一氧化层441、第一氮化层443和第二氧化层442；硬掩模层460包括第二氮化层。
29.步骤s2，通过使侧壁钝化的干法刻蚀工艺进行刻蚀，直至沟槽底部的第一多晶硅层暴露，在刻蚀过程在第二多晶硅层和第二间隔层暴露的区域产生钝化层以保护第二多晶硅层和第二间隔层。
30.参考图5，其示出了对第一间隔层进行刻蚀后的剖面示意图。示例性的，如图5所示，通过使侧壁钝化的干法刻蚀工艺进行刻蚀，由于在刻蚀过程在第二多晶硅层432和第一间隔层暴露的区域(主要在其侧壁)会产生钝化层，因此能够保护第二多晶硅层432和第一间隔层在横向上被进一步刻蚀产生内凹，改善了侧壁的尖角型缺陷。
31.其中，在通过使侧壁钝化的干法刻蚀工艺进行刻蚀过程中，通入的反应气体包括氟甲烷(ch3f)和三氟化氮(nf3)。在通过使侧壁钝化的干法刻蚀工艺进行刻蚀过程中：由于氟甲烷具有较高的碳(c)/氟(f)比，其产生的含碳副产物(c-polymer)沉积在第二间隔层450的侧壁，从而构成其侧壁的钝化层在刻蚀过程中对其进行保护；同时，三氟化氮解离的氮(n)会与第二多晶硅层432侧壁的硅(si)反应生成硅氮化物(sin)，增加对其侧壁的保护；同时，三氟化氮解离的氟(f)在与第一间隔层中的二氧化硅(sio2)反应时会释放氧(o)，而氧会与第二多晶硅层432侧壁的硅形成保护其侧壁的硅氧化物，刻蚀过程中形成硅氮化物和硅氧化物构成第二多晶硅层432侧壁的钝化层。
32.以上反应生成的非挥发性产物将会钝化第一间隔层450和第二多晶硅层432的侧壁，又由于干法刻蚀工艺的特性，侧壁会受到较少的离子轰击,阻止了侧壁的进一步刻蚀,进而抑制尖角型缺陷的形成，得到较为垂直的形貌，以获得更大的工艺窗口。
33.综上所述，本技术实施例中，通过在闪存器件的制造过程中，在进行控制栅刻蚀后，通过使侧壁钝化的干法刻蚀工艺进行刻蚀去除控制栅和浮栅之间的第一隔离层，由于在刻蚀过程中在控制栅多晶硅层和硬掩模层侧壁的第二间隔层暴露的区域产生的钝化层能够对其进行保护，从而解决了由于湿法刻蚀的钻蚀效应在控制栅多晶硅层的侧壁形成尖角型缺陷的问题，在一定程度上提高了器件的可靠性。
34.显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本技术创造的保护范围之中。