一种多栅的复合介质栅光敏探测器及工作方法

1.本发明涉及一种新型的光敏探测器结构，尤其是一种多栅的复合介质栅光敏探测器，并为复合介质栅光敏探测器提供多种工作方法。


背景技术：

2.光敏探测器作为光电信号转换器能有效地将光信号转换为电信号并进一步地显示出图像，并广泛应用于日常生活、安防领域、国防领域等中，目前主流的光敏探测器分为ccd和cmos-aps两大类，并在不同的领域中有着各自的优势。
3.基于复合介质栅的光敏探测器由于其自身结构，有着结合ccd和cmos-aps两种光敏探测器的优势，有望成为新一代的主流的光敏探测器。但典型的基于复合介质栅的光敏探测器的读取晶体管一般只有一个栅极，这大大限制了该光敏探测器的工作方式。这种探测器通常使用扫斜坡电压的方式进行读取，在电路设计上以及功能应用上有困难。


技术实现要素：

4.鉴于现有技术中存在的缺陷，本发明改进了基于复合介质栅的光敏探测器的结构，将其改为多栅的结构，能为探测器提供更多的工作方法。
5.本发明采用的技术方案如下：
6.一种多栅的复合介质栅光敏探测器，包括形成在同一衬底上的感光晶体管和读取晶体管，所述感光晶体管和读取晶体管共用一个复合介质栅，所述复合介质栅包括第一底层介质层、电荷耦合层、顶层介质层和控制栅，所述读取晶体管设有源端和漏端，其特征在于，所述读取晶体管的衬底上还依次设有第二底层介质层和选择栅，所述第二底层介质层和选择栅与所述复合介质栅为独立的两部分。
7.本发明另一种多栅的复合介质栅光敏探测器，所述感光晶体管包括第一复合介质栅，所述读取晶体管包括第二复合介质栅、源端和漏端，其特征在于，第一复合介质栅和第二复合介质栅共用底层介质层、电荷耦合层和顶层介质层，所述第一复合介质栅最上方为控制栅，所述第二复合介质栅最上方为选择栅，所述第二复合介质栅的底层介质层和选择栅对电荷耦合层和顶层介质层形成半包围结构；所述选择栅与所述控制栅为独立的两部分。
8.本发明提供上述一种多栅的复合介质栅光敏探测器的工作方法，包括以下步骤：
9.(1)复位：在控制栅加负压，将衬底接地，将所述光敏探测器的感光晶体管收集的电子进行复位；
10.(2)曝光：在控制栅加正压，将衬底接地或加负压；当有光照时，光电子的能量大于衬底的禁带宽度时，将激发出一个电子空穴对，在耗尽区的电场作用下，感光晶体管收集产生的光电子，感光晶体管的电势将发生改变，并耦合到复合介质栅的电荷耦合层改变电荷耦合层的电势，从而对读取晶体管进行控制；
11.(3)读出：在读出阶段时，控制栅加正压，在衬底加负压或接地，漏端加正压使所述
读取晶体管工作在线性区或饱和区，源端接地或接电流源，所述选择栅加正压使得读取晶体管开启，读取漏端电流或源端电压。
12.进一步地，所述步骤(3)的读出阶段，所述选择栅与控制栅均加高压，其电压应高于所述光敏探测器在满阱状态时读取晶体管的阈值电压，使所述读取晶体管处于开启状态，漏端加低压，源端接地，其漏端所加电压应使所述光敏探测器在满阱状态时读取晶体管工作在线性区，此时所述感光晶体管收集的光电子耦合在复合介质栅的电荷耦合层，改变其电势，并调控所述读取晶体管的漏端电流，从而进一步地实现对光信号的量化。
13.进一步地，由多个所述复合介质栅光敏探测器组成成像芯片，所述成像芯片有多种工作模式选择：(a)正常工作模式：控制栅接正高压，衬底接地；(b)高动态范围模式：光敏探测器的控制栅加正高压，衬底接负高压，使得感光晶体管的耗尽区扩大，从而获得更大的满阱容量；(c)极高动态范围模式：光敏探测器的控制栅加正高压，衬底接负高压，且多个光敏探测器进行合并，此时满阱容量进一步扩大，进行高帧率读出。
14.进一步地，所述步骤(3)的读出阶段，所述选择栅与控制栅均加高压，其电压应高于所述光敏探测器在满阱状态时读取晶体管的阈值电压，使所述读取晶体管处于开启状态，衬底接地，漏端加高压，源端接电流源，其漏端所加电压应使所述光敏探测器在空阱状态时读取晶体管工作在饱和区，使所述读取晶体管工作在源跟随器模式，此时所述感光晶体管收集的光电子耦合在复合介质栅的电荷耦合层，改变其电势，并调控所述读取晶体管的源端电压，从而进一步地实现对光信号地量化。
15.本发明的探测器在器件级为光敏探测器提供了多种读取方式选择，且由于多栅的结构会使读取晶体管的沟道长度增长，使得栅氧面积增大，有利于降低1/f噪声与rtn噪声。本发明使用多栅的结构，由于器件额外受到选择栅的控制，当器件的选择栅关闭，控制栅加高压时读取晶体管不会开启，因此为传统的复合介质栅光敏探测器提供了降低噪声和多种读出方式和工作模式，为这类光敏探测器在成像应用上提供了更多的选择和功能。
附图说明
16.图1为实施例1中多栅的复合介质栅光敏探测器的结构示意图；
17.图2为图1中多栅的复合介质栅光敏探测器aa’截面的结构示意图；
18.图3为图1中多栅的复合介质栅光敏探测器bb’截面的结构示意图；
19.图4为图1中多栅的复合介质栅光敏探测器cc’截面的结构示意图；
20.图5为图4中读取晶体管dd’截面栅氧界面处不同工作状态时的能带示意图；
21.图6为光敏探测器的一种读出方式的原理图；
22.图7为光敏探测器的另一种读出方式的原理图；
23.图8为多栅的复合介质栅光敏探测器的版图布局设计示意图；
24.图9为实施例2中多栅的复合介质栅光敏探测器的结构示意图；
25.图10为图9中多栅的复合介质栅光敏探测器ee’截面的结构示意图；
26.图11为图9中多栅的复合介质栅光敏探测器ff’截面的结构示意图；
27.图12为图9中多栅的复合介质栅光敏探测器gg’截面的结构示意图。
具体实施方式
28.实施例1
29.本实施例利用如图1所示的多栅的复合介质栅光敏探测器，其结构为：包括形成在同一p型半导体衬底上方的感光晶体管101和读取晶体管102两部分，感光晶体管101和读取晶体管102由浅槽隔离103隔开，且感光晶体管101和读取晶体管102共用一个复合介质栅，其中复合介质栅由下到上依次包括第一底层介质层104、电荷耦合层105、顶层介质层106和控制栅107，顶层的控制栅107一同控制读取晶体管102和感光晶体管101。此外，读取晶体管102还会额外受到选择栅109的控制，选择栅109下方为第二底层介质层108，读取晶体管102还包括源端110和漏端111两个端口。感光晶体管101用来感光将光信号转换为电信号，读取晶体管102用来读取电信号，读取晶体管102受到选择栅109和控制栅107两个栅的控制，使得读取晶体管102的整体沟道长度较仅受一个栅控制的沟道长度更长，减小读取晶体管的噪声，且允许多种读取方式。
30.对于图1中的aa’截面，如图2所示，其结构为：包括形成在同一p型半导体衬底上方的感光晶体管101和读取晶体管102两部分，感光晶体管101和读取晶体管102由浅槽隔离103隔开，且感光晶体管101受到复合介质栅的控制，其中复合介质栅由下到上依次包括第一底层介质层104、电荷耦合层105、顶层介质层106和控制栅107，此外，读取晶体管102受到选择栅109的控制，选择栅109下方为第二底层介质层108。在该截面，读取晶体管102不会受到电荷耦合层105的影响，因此在该截面上，感光晶体管101收集到的光信号不会影响到读取晶体管102。
31.对于图1中的bb’截面，如图3所示，其结构为：包括形成在同一p型半导体衬底上方的感光晶体管101和读取晶体管102两部分，感光晶体管101和读取晶体管102由浅槽隔离103隔开，且感光晶体管101和读取晶体管102同时受到复合介质栅的控制，其中复合介质栅由下到上依次包括第一底层介质层104、电荷耦合层105、顶层介质层106和控制栅107。在该截面，读取晶体管102会受到电荷耦合层105的影响，因此在该截面上，感光晶体管101收集到的光信号会改变读取晶体管102的漏端电流或源端电压，从而在读出过程中实现光电转化。
32.对于图1中的cc’截面，如图4所示，其结构为：包括形成在p型半导体衬底上方读取晶体管102，读取晶体管102同时受到控制栅107和选择栅109的控制，其中选择栅109下方为第二底层介质层108，复合介质栅整体由第一底层介质层104、电荷耦合层105、顶层介质层106和控制栅107组成。在该截面，读取晶体管102会受到选择栅109和电荷耦合层105的影响，因此在该截面上，读取晶体管102的工作状态是由选择栅109的电压和电荷耦合层105的电势和衬底电压共同决定，其中电荷耦合层105的电势是由感光晶体管101收集的光电子数和控制栅107的电压和衬底电压所决定。
33.读取晶体管102的开关状态由选择栅109和电荷耦合层105共同影响，其沟道截面dd’的能带图如图5所示：图5(a)为选择栅109关闭时的状态，此时，电子在从源端流向漏端的过程中，在选择栅下会遇到一个较高的势垒，阻挡电子的流动，从而关断读取晶体管102；图5(b)为选择栅109开启时的状态，此时，选择栅下的沟道表面形成反型层，势垒消失，电子可以从源端流向漏端，从而开启读取晶体管102。选择栅109的高压信号能保证读取晶体管102的完全开启，而读取晶体管的源漏电流的大小或源端电压是由电荷耦合层105所决定
的，且满足mosfet的平方律关系。
34.本实施例可以利用如图6所示的读出方式的原理图进行对光信号的读出，控制栅cg加3.3v(具体工作电压由电路设计所决定，一般为电源电压)的电压，在衬底vb加0v或-3v(具体工作电压由电路设计所决定，一般接地，接负高压可以扩大满阱容量)的电压，漏端电压vd加0.2v(具体工作电压由电路设计所决定，需使读取晶体管工作在线性区)，源端电压vs加0v(具体工作电压由电路设计所决定，一般接地)，选择栅mg给高压信号使得读取晶体管开启，在列读出电路column bus上读取源漏电流；在该读出方式下，成像芯片可以有多种工作模式选择：1、正常工作模式：控制栅cg接正高压(一般要高于3v，电压越大，满阱越大)，衬底vb接地，此时器件的满阱较小，动态范围较小，适合用于没有强光的环境下；2、高动态范围模式：光敏探测器的控制栅cg加正高压，衬底vb接负高压，使得感光晶体管的耗尽区扩大，从而获得更大的满阱容量，从而提高器件的动态范围及峰值信噪比，适合用于在长曝光或强光环境下；3、极高动态范围模式：光敏探测器的控制栅cg加正高压，衬底vb接负高压，且多个像素进行合并(具体像素数目由版图设计所决定，典型为4个像素合并为1个像素)，此时满阱容量进一步扩大，可以进一步提高器件的动态范围和峰值信噪比，且由于合并会降低成像芯片的分辨率，因此可以进行高帧率读出，适合用于在长曝光或强光环境下。
35.本实施例可以利用如图7所示的读出方式的原理图进行对光信号的读出，控制栅cg加3.3v(具体工作电压由电路设计所决定，一般为电源电压)的电压，在衬底加0v(具体工作电压由电路设计所决定，一般接地)的电压，漏端电压加3.3v(具体工作电压由电路设计所决定，需使读取晶体管工作在饱和区)，源端接电流源形成源跟随器的结构，选择栅mg给高压信号使得读取晶体管开启，在列读出电路column bus上读取源端电压。当光敏探测器使用该读出方式时，其优势在于，由于漏端要接正高压，为了避免漏级与衬底的pn结发生雪崩，衬底一般需要接地，以使pn结的反偏电压足够小，此时由于读取晶体管的源端结了电流源构成了源跟随器的模式，因此读出电路直接读取光敏探测器读取晶体管102的源端电压便可以直接反映出感光晶体管收集的光信号，这种读出方式对整个器件的读取速度会有所提升，适合应用于高帧率模式中。
36.本实施例可以利用如图8所示的版图布局实现多器件共享读出电路的方式，通过时序控制，实现对不同分辨率的切换、动态范围的切换、帧率的切换。若每两列像素共用一列读出电路，每两行同时复位、曝光、读取，则可以实现2
×
2合并；若每四列像素共用一列读出电路，每四行同时复位、曝光、读取，则可以实现4
×
4合并；若只是每行单独复位、曝光、读取，则可以实现全采样，达到最大分辨率。
37.实施例2
38.对于典型尺寸小于0.5um以下的多栅的复合介质栅光敏探测器像素，在65nm或50nm的工艺结点下，由于工艺规则的限制，在读取晶体管上方并行地制造出分离的两个栅比较困难，针对该工艺限制，本实施例可以利用如图9所示的多栅的光敏探测器结构。该结构为，包括形成在同一衬底上的感光晶体管901和读取晶体管902，所述感光晶体管901和读取晶体管902通过浅槽隔离903隔开，所述感光晶体管901和读取晶体管902共用一个底层介质层904、电荷耦合层905、顶层介质层906，所述感光晶体管901的顶层介质层906上方设置为控制栅907，所述读取晶体管902的底层介质层904上方部分设置为选择栅908，部分依次设置为电荷耦合层905、顶层介质层906、选择栅908，所述控制栅907和选择栅908为独立的
两部分，此外所述读取晶体管902还包括源端909和漏端910两个端口。
39.对于图9中的ee’截面，如图10所示，其结构为：包括形成在同一p型半导体衬底上方的感光晶体管901和读取晶体管902两部分，感光晶体管901和读取晶体管902由浅槽隔离903隔开，且感光晶体管901和读取晶体管902均受到复合介质栅的控制，其中复合介质栅由下到上依次包括底层介质层904、电荷耦合层905、顶层介质层906、控制栅907和选择栅908，其中，控制栅907在感光晶体管901上方，选择栅908在读取晶体管902上方。在该截面，电荷耦合层905的电势是由感光晶体管901收集的光电子数和控制栅907的电压和选择栅908的电压和衬底电压共同决定。
40.对于图9中的ff’截面，如图11所示，其结构为：包括形成在同一p型半导体衬底上方的感光晶体管901和读取晶体管902两部分，感光晶体管901和读取晶体管902由浅槽隔离903隔开，且感光晶体管901受到复合介质栅的控制，其中复合介质栅由下到上依次包括底层介质层904、电荷耦合层905、顶层介质层906和控制栅907，此外，读取晶体管902上方仅受到选择栅908的控制。在该截面，读取晶体管902不会受到电荷耦合层905的影响，因此在该截面上，感光晶体管901收集到的光信号不会影响到读取晶体管902。
41.对于图9中的gg’截面，如图12所示，其结构为：包括形成在p型半导体衬底上方读取晶体管902，其中底层介质层904上方的选择栅908对电荷耦合层905、顶层介质层906形成半包围结构。读取晶体管902受到电荷耦合层905的电势和选择栅908的电势的共同控制，其中电荷耦合层905的电势是由感光晶体管901收集的光电子数和控制栅907的电压和选择栅908的电压和衬底电压共同决定。