三维集成结构及其形成方法与流程

1.本发明涉及半导体技术领域，尤其涉及一种三维集成结构及一种三维集成结构的形成方法。


背景技术：

2.通过减小晶体管尺寸来提高集成度的微细化技术已趋于极限，在这种背景下，目前已提出的三维集成技术将半导体器件的多个构成要素分别作为目标芯片(芯粒，die)单独制造之后再组合，使各个目标芯片电性连接，连接后得到的整体作为一个大芯片进行工作。该三维集成技术中，各个目标芯片可以根据其功能采用不同微细化程度工艺制造，与依赖微细化的传统技术相比，在成品率和成本上更占优势。
3.现有方法通常采用中间基板(interposer)使目标芯片之间连接，或者，通过在目标芯片表面形成微凸块(u-bumps)，再利用微凸块将目标芯片垂向堆叠到另一目标芯片或者封装基板上。但是，现有方法存在仅局部连接密度高而整体集成度受限的问题，并且制造成本较高。


技术实现要素：

4.为了提高三维集成结构的集成度，并且降低制造成本，本发明提供一种三维集成结构及一种三维集成结构的形成方法。
5.一方面，本发明提供一种三维集成结构的形成方法，所述形成方法包括：
6.将至少两个的目标芯片分别接合至第一载片晶圆，在所述第一载片晶圆的表面区域形成第一空隙；
7.在所述第一载片晶圆上形成第一填充层，所述第一填充层填充所述第一空隙并连接所述第一载片晶圆上的所述目标芯片，在所述第一载片晶圆上形成第一晶圆重构层；以及
8.进行晶圆级互连工艺，在所述第一晶圆重构层一侧形成晶圆级互连结构，所述晶圆级互连结构使所述第一晶圆重构层中的各所述目标芯片互连。
9.可选地，所述形成方法还包括：
10.在所述晶圆级互连结构表面接合至少一个其它的目标芯片，在所述晶圆级互连结构的表面区域形成第二空隙；以及
11.在所述晶圆级互连结构上形成第二填充层，所述第二填充层填充所述第二空隙并连接所述晶圆级互连结构上的所述目标芯片，在所述晶圆级互连结构上形成第二晶圆重构层。
12.可选地，所述形成方法还包括：
13.在所述第二晶圆重构层上接合第二载片晶圆，并移除所述第一载片晶圆，暴露出所述第一晶圆重构层的另一侧；
14.将一封装基板接合至所述第一晶圆重构层的另一侧，所述封装基板与所述第一晶
圆重构层电连接，所述封装基板远离所述第一晶圆重构层一侧具有多个接触垫；
15.对应于所述接触垫在所述封装基板远离所述第一晶圆重构层的一侧形成凸块；以及
16.移除所述第二载片晶圆。
17.可选地，所述第一晶圆重构层中，至少部分所述目标芯片内具有穿设到所述第一晶圆重构层另一侧的tsv导通孔，所述tsv导通孔与所述封装基板电连接。
18.可选地，所述形成方法还包括形成沿厚度方向贯穿所述第一填充层的tmv导通孔；
19.并且，在形成所述晶圆级互连结构和所述封装基板后，所述tmv导通孔分别与所述晶圆级互连结构和所述封装基板电连接。
20.可选地，所述第一晶圆重构层中，至少部分所述目标芯片内不具有穿设到所述第一晶圆重构层另一侧的tsv导通孔；所述tmv导通孔通过所述晶圆级互连结构与所述第一晶圆重构层中的目标芯片电连接。
21.可选地，所述tmv导通孔在形成所述第一晶圆重构层之后且进行所述晶圆级互连工艺之前形成；或者，所述tmv导通孔在移除所述第一载片晶圆之后且接合所述封装基板之前形成。
22.一方面，本发明提供一种三维集成结构，所述三维集成结构包括：
23.第一晶圆重构层，包括至少两个目标芯片和位于所述目标芯片周围并连接所述目标芯片的第一填充层；以及
24.晶圆级互连结构，位于所述第一晶圆重构层的一侧，所述晶圆级互连结构使所述第一晶圆重构层中的各所述目标芯片互连。
25.可选地，所述三维集成结构还包括：
26.封装基板，位于所述第一晶圆重构层的另一侧，所述封装基板与所述第一晶圆重构层电连接，所述封装基板远离所述第一晶圆重构层一侧具有多个接触垫；以及
27.凸块，对应于所述接触垫设置于所述封装基板远离所述第一晶圆重构层的一侧。
28.可选地，所述第一晶圆重构层中，至少部分所述目标芯片内具有穿设到所述第一晶圆重构层另一侧的tsv导通孔，所述tsv导通孔与所述封装基板电连接。
29.可选地，所述第一晶圆重构层还包括沿厚度方向贯穿所述第一填充层的tmv导通孔，所述tmv导通孔分别与所述晶圆级互连结构和所述封装基板电连接。
30.可选地，所述第一晶圆重构层中，至少部分所述目标芯片内不具有穿设到所述第一晶圆重构层另一侧的tsv导通孔，所述tmv导通孔通过所述晶圆级互连结构与所述第一晶圆重构层中的目标芯片电连接。
31.可选地，所述三维集成结构还包括：
32.第二晶圆重构层，相对于所述第一晶圆重构层位于所述晶圆级互连结构的一侧，所述第二晶圆重构层包括至少一个其它的目标芯片和位于所述其它的目标芯片周围并连接所述其它的目标芯片的第二填充层。
33.本发明提供的三维集成结构的形成方法中，先进行晶圆重构，形成包括至少两个的目标芯片和第一填充层的第一晶圆重构层，再利用晶圆级互连工艺在所述第一晶圆重构层一侧形成晶圆级互连结构，使所述第一晶圆重构层中的各所述目标芯片互连，能够实现高密度互连，便于提高三维集成结构的集成度，且制造成本较低。
34.本发明提供的三维集成结构包括第一晶圆重构层和位于所述第一晶圆重构层的一侧的晶圆级互连结构，所述第一晶圆重构层包括至少两个的目标芯片和位于所述目标芯片周围并连接所述目标芯片的第一填充层，所述晶圆级互连结构使所述第一晶圆重构层中的各所述目标芯片互连，所述晶圆级互连结构通过工艺能力较强的晶圆尺度互连工艺实现，能够实现高密度互连，便于提高三维集成结构的集成度，且制造成本较低。
附图说明
35.图1a至图1k是本发明一实施例的三维集成结构的形成方法的多个步骤的截面示意图。
36.图2a至图2l是本发明另一实施例的三维集成结构的形成方法的多个步骤的截面示意图。
37.图3是本发明另一实施例的三维集成结构的形成方法中目标芯片和晶圆级互连结构的平面图。
具体实施方式
38.以下结合附图和多个具体的实施例对本发明的三维集成结构及其形成方法作进一步详细说明。根据下面的说明，本发明的优点和特征将更清楚。应当理解，说明书的附图采用了非常简化的形式且使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例。说明书中的术语“第一”及“第二”等用于在类似要素之间进行区分，且未必是用于描述特定次序或时间顺序。要理解，在适当情况下，如此使用的这些术语可替换。
39.此外，各个实施例仅是制造和应用实施例的示例性的具体实施方式，并不构成在制造和应用本发明时的范围限制。并且，对多个实施例分别进行描述仅是为了更清晰地阐释本发明的内涵，但每个实施例中的各技术特征并不限于该实施例所独有，在不冲突的情况下，各个实施例的特征也可以作为一个总的实施例的特征。在某些实施方式下，下述多个实施例中的技术特征也可以相互关联及启发，以构成新的实施例。
40.实施例一
41.图1a至图1k是本发明一实施例的三维集成结构的形成方法的多个步骤的截面示意图。以下结合图1a至图1k对本发明的三维集成结构的形成方法进行说明。
42.图1a示出了第一载片晶圆10和接合在第一载片晶圆10表面的作为示例的若干目标芯片(为了区分，将图1a中的目标芯片分别标记为c1、c2及c3)。所述目标芯片为三维集成结构的构成要素，各所述目标芯片可包括相同或不同的电子元器件及功能，示例性地，各所述目标芯片可包括非易失性存储器(如nor型闪存或nand型闪存等)或随机存储器等，或者，各所述目标芯片可包括其它类型的有源器件或无源器件。各所述目标芯片可分别通过晶圆级半导体工艺制造并切割晶圆获得，各所述目标芯片例如为裸芯片(即芯粒，die)。所述目标芯片的选择及排布可根据三维集成结构的功能进行设置。
43.本实施例中，接合在第一载片晶圆10上的各所述目标芯片均包括衬底和互连结构，所述衬底具有用于形成电子元器件的正面和与正面相背的背面，所述衬底中形成有tsv导通孔(简称tsv)，所述tsv导通孔与在衬底正面形成的所述互连结构电连接，在形成所述互连结构之后，从背面减薄所述衬底，露出所述tsv导通孔，从而，所述tsv导通孔贯穿相应
所述目标芯片中的衬底。
44.参照图1a，将至少两个目标芯片分别接合至第一载片晶圆10。第一载片晶圆10用于接合至少两个目标芯片以进行晶圆重构。第一载片晶圆10具有晶圆级尺寸，例如为硅晶圆。在接合所述目标芯片之前，第一载片晶圆10上可先形成键合层或者粘接层，例如包括可撕除材料。所述目标芯片可键合或者粘接在第一载片晶圆10表面，示例性地，各所述目标芯片以其中衬底的背面与第一载片晶圆10接合。在将所需的至少两个目标芯片接合到第一载片晶圆10后，第一载片晶圆10的一部分表面区域未被覆盖，其与目标芯片的顶表面具有高度差，对应于这部分表面区域相邻目标芯片之间形成第一空隙10a。第一空隙10a位于第一载片晶圆10表面的各所述目标芯片周围。
45.图1b示出了在第一载片晶圆10上形成第一填充层20并获得第一晶圆重构层100后的截面。如图1b所示，接着，在第一载片晶圆10上形成第一填充层20，使所述第一填充层20填充上述第一空隙10a，以在第一载片晶圆10上形成第一晶圆重构层100。形成所述第一填充层20可包括以下过程：在第一载片晶圆10上沉积介质材料，使所述介质材料填充第一空隙10a并覆盖在各目标芯片表面，所述介质材料的顶表面例如高于第一载片晶圆10上各目标芯片的顶表面，所述介质材料可包括氮化硅、氧化硅以及氮氧化硅等无机材料中的一种，也可以包括有机材料(如环氧树脂)；之后进行平坦化工艺，提高所述介质材料远离第一载片晶圆10一侧表面的平整度，剩余的所述介质材料填充上述第一空隙10a并构成第一填充层20。
46.第一填充层20将第一载片晶圆10上排布的各目标芯片连接起来，形成第一晶圆重构层100，第一晶圆重构层100的尺寸与第一载片晶圆10相当，本实施例中，第一晶圆重构层100具有晶圆级尺寸。
47.图1c为在第一晶圆重构层100上形成晶圆级互连结构200后的截面图。如图1c所示，进行晶圆级互连工艺，在所述第一晶圆重构层100的一侧形成晶圆级互连结构200，所述晶圆级互连结构200使所述第一晶圆重构层100中的各所述目标芯片互连。
48.晶圆级互连结构200可包括层间介质层和通过所述层间介质层隔离的多个再布线层(rdl)以及穿设于所述层间介质层内且连接相邻再布线层的接触插塞，所述晶圆级互连结构200中的再布线层可以与第一晶圆重构层100中的金属层连接。晶圆级互连结构200采用晶圆级尺寸的互连工艺制作，成本较低且较容易实现高密度，在形成晶圆级互连结构200时，例如利用沉积工艺形成层间介质层，并进行刻蚀工艺使所述层间介质层中的开口露出目标芯片上要连接的顶金属层区域，再在所述层间介质层顶部形成连通所述开口的沟槽，之后填充导电材料于所述开口和所述沟槽中，并进行平坦化处理，在所述开口中形成接触插塞，并在所述沟槽中形成再布线层(rdl)，可以通过进行多次上述过程，形成彼此互连的多个再布线层，以提高晶圆级互连结构200中的电路网络的密度，通过高密度互连，可以提高三维集成结构的集成度。
49.为了容纳其它目标芯片以及提高三维集成结构的集成度，本实施例在晶圆级互连结构200上进一步堆叠其它目标芯片。
50.图1d为在晶圆级互连结构200表面区域形成金属键合垫的截面图。如图1d所示，接着在晶圆级互连结构200上形成用于接合其它目标芯片的第一金属键合垫201。具体地，晶圆级互连结构200包括位于远离第一晶圆重构层100一侧的顶金属层以及覆盖所述顶金属
层的介质层。在形成所述金属键合垫时，通过刻蚀工艺在晶圆级互连结构200远离第一晶圆重构层100的一侧形成暴露出所述顶金属层要连接区域的开口，然后利用导电材料填充所述开口，形成嵌于晶圆级互连结构200表面的第一金属键合垫201。第一金属键合垫201可按照较高的密度形成。
51.图1e为在晶圆级互连结构200上接合作为示例的两个目标芯片(分别标记记为c4和c5)后的截面图。如图1e所示，在所述晶圆级互连结构200表面接合至少一个其它的目标芯片，如目标芯片c4和c5。
52.接合至第一载片晶圆10表面的目标芯片c1～c3以及接合在晶圆级互连结构200表面的目标芯片c4和c5均为本实施例中三维集成结构的构成要素。目标芯片c1～c5可具有相同或不同的电子元器件及功能，它们例如为裸芯片。在所述晶圆级互连结构200上接合的目标芯片表面例如形成有第二金属键合垫202，在接合到晶圆级互连结构200时，可通过混合键合(hybridbonding)使晶圆级互连结构200上的第一金属键合垫201和所述目标芯片上的第二金属键合垫202连接。在完成将所述目标芯片接合到晶圆级互连结构200后，晶圆级互连结构200的部分表面区域未被目标芯片覆盖，这部分表面区域与晶圆级互连结构200上的目标芯片的顶表面具有高度差，对应于这部分表面区域形成第二空隙200a。第二空隙200a位于晶圆级互连结构200上的目标芯片周围。
53.图1f示出了形成第二填充层30以及第二晶圆重构层300后的截面。如图1f所示，接着，在所述晶圆级互连结构200上形成第二填充层30，所述第二填充层30填充所述第二空隙200a并连接所述晶圆级互连结构200上的目标芯片，在所述晶圆级互连结构200上形成第二晶圆重构层300。
54.形成所述第二填充层30可包括以下过程：在晶圆级互连结构200上沉积介质材料，使所述介质材料填充第二空隙200a并覆盖晶圆级互连结构200上的各目标芯片，所述介质材料可包括氮化硅、氧化硅以及氮氧化硅等无机材料中的一种，也可以包括有机材料(如环氧树脂)；之后进行平坦化工艺，提高所述介质材料远离晶圆级互连结构200一侧表面的平整度，剩余的所述介质材料填充上述第二空隙200a并构成第二填充层30。
55.接合在晶圆级互连结构200表面的目标芯片可以是多个，第二填充层30连接各所述目标芯片并使所述目标芯片所在的层扩大到晶圆级互连结构200的范围，晶圆级互连结构200上的目标芯片和第二填充层30形成第二晶圆重构层300，第二晶圆重构层300与第一晶圆重构层100尺寸相当(例如为晶圆级尺寸)且二者通过晶圆级互连结构200形成电连接。
56.根据三维集成结构的构造以及集成度的需要，一些实施例中，可以进一步在第二晶圆重构层300上采用晶圆级互连工艺形成晶圆级互连结构，进而还可以在所述晶圆级互连结构的垂向上堆叠其它所需的目标芯片。
57.图1g示出了在第二晶圆重构层300上接合第二载片晶圆40后的截面。如图1g所示，在第二晶圆重构层300接合第二载片晶圆40，接合第二载片晶圆40例如采用熔接或者粘接等方法。第二载片晶圆40具有晶圆级尺寸，在后续工艺中可起到支撑作用。
58.图1h为移除第一载片晶圆10并在第一晶圆重构层100的另一侧形成连接块后的截面示意图。如图1h所示，在第二晶圆重构层300上接合第二载片晶圆40后，移除第一载片晶圆10，暴露出第一晶圆重构层100的另一侧(或背面)。本实施例中，所述第一晶圆重构层100中，各目标芯片中形成有tsv导通孔，在移除第一载片晶圆10后，所述tsv导通孔被暴露或者
被少量的介质材料覆盖。
59.为了接合封装基板，如图1h所示，在第一晶圆重构层100的另一侧形成多个连接块101，各所述连接块101与所述第一晶圆重构层100中各目标芯片中的tsv导通孔电连接。所述连接块101可以为金属键合垫或者微凸块(u-bump)，其可采用金属键合垫或者微凸块的已知制作工艺形成。示例性地，先在暴露出的第一晶圆重构层100背面沉积介质层，之后在该介质层中形成暴露tsv导通孔10a的开口，再在该开口中填充导电材料，形成电连接tsv导通孔10a的金属键合垫，以所述金属键合垫为连接块101。
60.图1i示出了在第一晶圆重构层100的另一侧接合封装基板400后的截面。如图1i所示，将一封装基板400接合至所述第一晶圆重构层100的另一侧，所述封装基板400与所述第一晶圆重构层100电连接。具体地，封装基板400与所述第一晶圆重构层100相对的表面可形成有电连接结构，通过键合工艺或者焊接工艺，使所述第一晶圆重构层100表面形成的连接块101与封装基板400上的电连接结构接触连接。
61.封装基板400可采用dcb板(陶瓷基覆铜板，亦称dbc板)、amb板(活性金属钎焊载板)、dpc板(directplatecopper，直接镀铜基板)、htcc板(high-temperatureco-firedceramic，高温共烧多层陶瓷基板)或ltcc板(low-temperatureco-firedceramic，低温共烧多层陶瓷基板)等。所述封装基板400可包括电子元器件(如逻辑元件)以及互连结构。本实施例中，所述封装基板400具有提供进一步的互连、支撑以及转接的作用。
62.所述封装基板400远离所述第一晶圆重构层100一侧可具有多个接触垫401，以便于后续在该侧形成三维集成结构的输入/输出端结构。
63.图1j示出了于封装晶圆400一侧形成凸块402后的截面。如图1j所示，接着，利用凸块(bump)工艺，对应于封装晶圆400中的各接触垫401在第一晶圆重构层100的另一侧形成多个凸块402。所述凸块402例如为微凸块(u-bump)。所述凸块402可用于连接其它封装基板(如pcb板)。
64.图1k为移除第二载片晶圆40后的截面。如图1k所示，在第一晶圆重构层100的另一侧形成凸块402后，可移除第二载片晶圆40。
65.经过上述步骤，得到本实施例形成的三维集成结构。所述三维集成结构能够实现各个目标芯片之间高密度的互连，集成度高，而且，所述三维集成结构的制作混合采用了芯片-晶圆堆叠工艺以及晶圆尺度的互连工艺，可同时实现多个目标芯片之间的互连，制造成本较低。
66.实施例二
67.本实施例涉及一种三维集成结构的形成方法。图2a至图2l是本发明另一实施例的三维集成结构的形成方法的多个步骤的截面示意图。
68.与实施例一描述的形成方法相比，本实施例的主要区别在于还形成了贯穿第一填充层20的tmv(throughmoldingvia)导通孔。本实施例主要针对与实施例一的结构差异进行描述，而省略对一些相同的结构或者步骤的说明。
69.图2a示出了第一载片晶圆10和接合在第一载片晶圆10表面的作为示例的若干目标芯片(为了区分，将图2a中的目标芯片分别标记为c6、c7及c8)。如图2a所示，将至少两个目标芯片分别接合至第一载片晶圆10，在第一载片晶圆10的表面区域形成第一空隙10a。示例性地，接合在第一载片晶圆10表面的至少部分所述目标芯片内未形成tsv导通孔。根据三
维集成结构的需要，这部分目标芯片也可以与后续在目标芯片的正面和背面形成的晶圆级互连结构和封装基板连接，即省去了在这部分目标芯片中形成tsv导通孔的需求，对工艺能力的要求降低，有助于降低成本。
70.具体地，本实施例中，在接合至第一载片晶圆10的至少两个所述目标芯片中，部分所述目标芯片中形成有贯穿其衬底的tsv导通孔，如目标芯片c7，部分所述目标芯片中未形成贯穿其衬底的tsv导通孔，如目标芯片c6和c8。
71.图2b示出了在第一载片晶圆10上形成第一填充层20并获得第一晶圆重构层100后的截面。如图2b所示，接着，在第一载片晶圆10上形成第一填充层20，使所述第一填充层20填充上述第一空隙10a，以在第一载片晶圆10上形成第一晶圆重构层100。
72.图2c示出了在第一晶圆重构层100中形成tmv导通孔(标记为tmv)和浅导通孔21的截面。如图2c所示，在形成所述第一晶圆重构层100之后，在第一晶圆重构层100形成沿厚度方向贯穿所述第一填充层20的tmv导通孔，此处“厚度方向”指第一填充层20的厚度方向，其与第一载片晶圆10的法线方向平行。所述tmv导通孔在目标芯片周围的区域穿设于第一填充层20中，因而将第一晶圆重构层100的正面和背面导通。本实施例中，第一晶圆重构层100的正面和背面分别与其中目标芯片的正面和背面朝向一致。
73.示例性地，形成所述tmv导通孔包括如下过程：在第一晶圆重构层100上形成光刻胶并进行光刻，定义出所述tmv导通孔的位置；然后以光刻胶为掩模，刻蚀目标芯片外围的第一填充层20，形成贯穿目标芯片外围的第一填充层20的开孔；之后，在第一填充层20的开孔中填充导电材料(例如包括钛、氮化钛及钨的叠层)，并进行平坦化工艺去除所述开孔外的导电材料，对应于所述开孔形成所述tmv导通孔。可选地，在形成所述tmv导通孔的过程中，对应于第一载片晶圆10上的各目标芯片形成贯穿部分厚度的第一填充层20的浅导通孔21，所述浅导通孔21位于相应目标芯片上方以引出目标芯片的电连接端。所述浅导通孔21与相应目标芯片中的金属层连接。
74.图2d为在第一晶圆重构层100上形成晶圆级互连结构200后的截面图。如图2d所示，接着进行晶圆级互连工艺，在所述第一晶圆重构层100的一侧形成晶圆级互连结构200，所述晶圆级互连结构200使所述第一晶圆重构层100中的各所述目标芯片互连。晶圆级互连结构200可包括通过介质材料隔离的图形化的多个再布线层(rdl)以及连接相邻再布线层的导电插塞。
75.图3是本发明另一实施例的三维集成结构的形成方法中目标芯片和晶圆级互连结构的平面图。结合图2d和图3，示例性地，晶圆级互连结构200中的再布线层(rdl)连接第一晶圆重构层100中的tmv导通孔，不同tmv导通孔可以相连，并且，根据需要，晶圆级互连结构200中的再布线层可将至少部分所述tmv导通孔与相应目标芯片(如目标芯片c6、c7或c8)上的浅导通孔21连接，使所述tmv导通孔通过所述晶圆级互连结构200与第一晶圆重构层100中相应的目标芯片电连接，由于所述tmv导通孔延伸到第一晶圆重构层100的背面，从而可实现将内部未形成tsv导通孔的目标芯片的电连接引到第一晶圆重构层100背面的功能。
76.为了容纳其它目标芯片以及提高三维集成结构的集成度，本实施例在晶圆级互连结构200上进一步堆叠其它目标芯片。
77.图2e为在晶圆级互连结构200表面区域形成金属键合垫的截面图。如图2e所示，接着在晶圆级互连结构200上形成用于接合其它目标芯片的第一金属键合垫201。第一金属键
合垫201可按照较高的密度形成。
78.图2f为在晶圆级互连结构200上接合作为示例的两个目标芯片(分别标记记为c9和c10)后的截面图。如图2f所示，在所述晶圆级互连结构200表面接合至少一个其它的目标芯片，如目标芯片c9和c10。在完成将所述目标芯片接合到晶圆级互连结构200后，晶圆级互连结构200的部分表面区域未被目标芯片覆盖，这部分表面区域与晶圆级互连结构200上的目标芯片的顶表面具有高度差，对应于这部分表面区域形成第二空隙200a。第二空隙200a位于晶圆级互连结构200上的目标芯片周围。
79.图2g示出了形成第二填充层30以及第二晶圆重构层300后的截面。如图2g所示，接着，在所述晶圆级互连结构200上形成第二填充层30，所述第二填充层30填充所述第二空隙200a并连接所述晶圆级互连结构200上的目标芯片，在所述晶圆级互连结构200上形成第二晶圆重构层300。
80.根据三维集成结构的构造以及集成度的需要，一些实施例中，可以进一步在第二晶圆重构层300上采用晶圆级互连工艺形成晶圆级互连结构，进而还可以在所述晶圆级互连结构的垂向上堆叠其它所需的目标芯片。
81.图2h示出了在第二晶圆重构层300上接合第二载片晶圆40后的截面。如图2h所示，在第二晶圆重构层300接合第二载片晶圆40。第二载片晶圆40例如具有晶圆级尺寸，在后续工艺中可起到支撑作用。
82.图2i为移除第一载片晶圆10并在第一晶圆重构层100的另一侧形成连接块后的截面示意图。如图2i所示，在第二晶圆重构层300上接合第二载片晶圆40后，移除第一载片晶圆10，暴露出第一晶圆重构层100的另一侧(或背面)。本实施例中，所述第一晶圆重构层100中具有延伸至其背面的tsv导通孔和tmv导通孔，在移除第一载片晶圆10后，所述tsv导通孔和tmv导通孔被暴露或者被少量的介质材料覆盖。
83.为了接合封装基板，如图2i所示，在第一晶圆重构层100的另一侧(即背面一侧)形成多个连接块101，多个所述连接块101与所述第一晶圆重构层100中各目标芯片中的tsv导通孔和tmv导通孔电连接。所述连接块101可以为金属键合垫或者微凸块(u-bump)，其可采用金属键合垫或者微凸块的已知制作工艺形成。
84.图2j示出了在第一晶圆重构层100的另一侧接合封装基板400后的截面。如图2j所示，将一封装基板400接合至所述第一晶圆重构层100的另一侧，所述封装基板400与所述第一晶圆重构层100电连接。具体地，封装基板400与所述第一晶圆重构层100相对的表面可形成有电连接结构，通过键合工艺或者焊接工艺，使所述第一晶圆重构层100表面形成的连接块101与封装基板400上的电连接结构接触连接。所述封装基板400远离所述第一晶圆重构层100一侧可具有多个接触垫401，以便于后续在该侧形成三维集成结构的输入/输出端结构。
85.图2k示出了于封装晶圆400一侧形成凸块402后的截面。如图2k所示，接着，利用凸块(bump)工艺，对应于封装晶圆400中的各接触垫401在第一晶圆重构层100的另一侧形成多个凸块402。所述凸块402例如为微凸块(u-bump)。所述凸块402可用于连接其它封装基板(如pcb板)。
86.图2l为移除第二载片晶圆40后的截面。如图2l所示，在第一晶圆重构层100的另一侧形成凸块402后，可移除第二载片晶圆40。
87.经过上述步骤，得到本实施例形成的三维集成结构。所述三维集成结构能够实现各个目标芯片之间高密度的互连，集成度高，而且，所述三维集成结构的制作混合采用了芯片-晶圆堆叠工艺以及晶圆尺度的互连工艺，可同时实现多个目标芯片之间的互连，制造成本较低。此外，通过在第一填充层20中形成的tmv导通孔，并使所述tmv导通孔与晶圆级互连结构200和封装基板400连接，使第一晶圆重构层100中的目标芯片正面的电路可通过所述tmv导通孔连接至第一晶圆重构层100背面，因而，至少部分所述目标芯片内可不需要形成tsv导通孔，但仍可以实现与背面一侧的结构电连接的需求，对工艺能力的要求降低，有助于降低成本。
88.实施例三
89.本实施例涉及一种三维集成结构。所述三维集成结构的制作可包括实施例一或实施例二描述的三维集成结构的形成方法。参照图1k、图2l及图3，所述三维集成结构包括：
90.第一晶圆重构层100，包括至少两个目标芯片(如目标芯片c1～c3，或c6～c8)和位于所述目标芯片周围并连接所述目标芯片的第一填充层20；以及
91.晶圆级互连结构200，位于所述第一晶圆重构层100的一侧，所述晶圆级互连结构200使所述第一晶圆重构层100中的各所述目标芯片互连。
92.在一些实施例中，所述三维集成结构还包括封装基板400和凸块402，所述封装基板400位于所述第一晶圆重构层100的另一侧，所述封装基板100与所述第一晶圆重构层100电连接，所述封装基板400远离所述第一晶圆重构层100一侧具有多个接触垫401，所述凸块402对应于所述接触垫401设置于所述封装基板400远离所述第一晶圆重构层100的一侧。可选地，所述第一晶圆重构层100中，至少部分所述目标芯片内具有穿设到所述第一晶圆重构层100另一侧的tsv导通孔，所述tsv导通孔与所述封装基板400电连接。
93.在一些实施例中，所述第一晶圆重构层100还包括沿厚度方向贯穿所述第一填充层20的tmv导通孔，所述tmv导通孔分别与所述晶圆级互连结构200和所述封装基板400电连接。可选地，所述第一晶圆重构层100中，至少部分所述目标芯片内不具有穿设到所述第一晶圆重构层100另一侧的tsv导通孔，所述tmv导通孔通过所述晶圆级互连结构200与所述第一晶圆重构层100中的目标芯片电连接。
94.在一些实施例中，所述三维集成结构还包括第二晶圆重构层300，所述第二晶圆重构层300相对于所述第一晶圆重构层100位于所述晶圆级互连结构200的一侧，所述第二晶圆重构层300包括至少一个其它的目标芯片(如目标芯片c4和c5，或c9和c10)和位于所述其它的目标芯片周围并连接所述其它的目标芯片的第二填充层30。
95.本实施例的三维集成结构中，所述晶圆级互连结构200使所述第一晶圆重构层100中的各所述目标芯片互连，所述晶圆级互连结构200通过工艺能力较强的晶圆尺度互连工艺实现，能够实现高密度互连，便于提高三维集成结构的集成度，且制造成本较低。
96.需要说明的是，本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同和相似的部分互相参见即可。
97.上述描述仅是对本发明较佳实施例的描述，并非对本发明权利范围的任何限定，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发
明技术方案的保护范围。