一种埋置基板的制作方法

1.本实用新型涉及电子封装技术领域，尤其涉及一种埋置基板。


背景技术：

2.近年来，随着电子类产品的小型化和多功能化的发展，高速增长的使用需求不断影响和推进电子封装技术的进步。传统的封装技术并不能满足高布线，高集成及低损耗等的需求，将芯片通过埋置的方式封装到基板内可以有效的满足以上需求，该技术有望成为多芯片高集成有效的解决方案。
3.埋置基板的封装方式固然可以在单位体积上封装更多的芯片，从而有效提高布线密度，缩短信号传输距离，降低高频下的介电损耗。但由于材料本身特性的原因，不同规格的芯片和杂乱的布局会极大影响封装体的cte，在高频率使用下出现产品可靠性不良等问题。


技术实现要素：

4.本实用新型的目的在于克服现有技术中存在的不足，提供了一种埋置基板及埋置基板的加工方法，以解决背景技术中存在的由于材料本身特性的原因，不同规格的芯片和杂乱的布局会极大影响封装体的cte，在高频率使用下出现产品可靠性不良的问题。
5.作为本实用新型的一个方面，提供一种埋置基板，包括：core板和成对的芯片，所述core板上设置有金属化通孔，所述金属化通孔的上下表面分别设置有第一金属凸点，两个所述芯片的正面分别设置有第二金属凸点，两个所述芯片的背面使用缓冲材料粘接在一起，所述core板的内部设有位置对称的镂空区域用以装载所述芯片，所述core板与所述芯片之间使用包覆膜填充，所述core板的上下表面分别设有所述包覆膜，所述包覆膜的表面设有布线层，所述布线层用于将所述core板和所述芯片进行线路连接。
6.进一步地，所述core板的厚度为400um
ꢀ‑ꢀ
800um。
7.进一步地，所述第一金属凸点的高度为50-150um。
8.进一步地，所述第二金属凸点高度为50-200um。
9.进一步地，所述镂空区域的宽度为5mm-15mm。
10.通过上述埋置基板，采用高度对称的方式将芯片埋置到core材中，其中将规格相近的芯片背面使用缓冲材料进行粘结以将引出端外露，不仅可以在单层进行线路连接，还可以利用core材本身优势进行上下面的互连；此结构的最大优势在于高度的芯片对称性，不仅可以有效解决由芯片埋置带来cte不匹配的问题，减少产品在作业过程中因大的翘曲导致的作业性差及良率不高的现象，三维方面的互连还可以进一步扩展，产生更多的堆栈式埋置和布线，可突破常规封装的数量限制，实现更多功能化应用。
附图说明
11.附图是用来提供对本实用新型的进一步理解，并且构成说明书的一部分，与下面
的具体实施方式一起用于解释本实用新型，但并不构成对本实用新型的限制。
12.图1为本实用新型的加工完成的core板的示意图。
13.图2为本实用新型的背面相互粘附的芯片的示意图。
14.图3为本实用新型的对core板双面压包覆膜，并对底面进行研磨后的示意图。
15.图4为本实用新型的芯片埋入core板后的示意图。
16.图5为本实用新型的对埋入芯片的core板进行包覆的示意图。
17.图6为本实用新型的对core板双面布线的示意图。
18.附图标记说明：101-core板；102-金属化通孔；103-第一金属凸点；201-芯片；202-第二金属凸点；203-缓冲材料；301-包覆膜；302-临时键合膜；303-载具；304-布线层。
具体实施方式
19.需要说明的是，在不冲突的情况下，本实用新型中的实施例及实施例中的特征可以相互结合。下面将参考附图并结合实施例来详细说明本实用新型。
20.为了使本领域技术人员更好地理解本实用新型方案，下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分的实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本实用新型保护的范围。
21.需要说明的是，本实用新型的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本实用新型的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包括，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
22.在本实用新型实施例中提供了一种埋置基板，图6为本实用新型埋置基板的最终结构示意图，如图6所示，包括：core板101和成对的芯片201，所述core板101上设置有金属化通孔102，所述金属化通孔102的上下表面分别设置有第一金属凸点103，两个所述芯片201的正面分别设置有第二金属凸点202，两个所述芯片201的背面使用缓冲材料203粘接在一起，所述core板101的内部设有位置对称的镂空区域用以装载所述芯片201，所述core板101与所述芯片201之间使用包覆膜301填充，所述core板101的上下表面分别设有所述包覆膜301，所述包覆膜301的表面设有布线层304，所述布线层304用于将所述core板101和所述芯片201进行线路连接。
23.优选地，所述core板101的厚度为400um
ꢀ‑ꢀ
800um。
24.优选地，所述第一金属凸点103的高度为50-150um。
25.优选地，所述第二金属凸点202高度为50-200um。
26.优选地，所述镂空区域的宽度为5mm-15mm。
27.图1至6为说明本实用新型实施例的埋置基板的加工方法的结构示意图，如图1-6所示，包括如下步骤：
28.如图1所示，步骤一：提供加工完成的core板101，在所述core板101上设置金属化
通孔102，以及在所述金属化通孔102的上下表面分别设置有第一金属凸点103；
29.如图2所示，步骤二：提供成对的尺寸相近的芯片201，在两个所述芯片201的正面分别设置有第二金属凸点202，将两个所述芯片201的背面使用缓冲材料203粘接在一起，使所述第二金属凸点202外露；
30.如图3所示，步骤三：将所述core板101的上下表面分别使用包覆膜301覆盖，使第一金属凸点103埋入包覆膜301中，然后研磨所述core板101下表面包覆膜301的底部，使所述金属化通孔102下表面的第一金属凸点103外露；
31.如图4所示，步骤四：对所述core板101进行位置对称的开槽以产生位置对称的镂空区域，再将已开槽的core板101贴附到贴有临时键合膜302的载具303上，然后将粘合后的芯片201装入所述core板101的镂空区域内；
32.如图5所示，步骤五：使用所述包覆膜301对加工后的core板101进行包覆，使所述芯片201埋入，再将贴有所述临时键合膜302的载具303去掉；
33.如图6所示，步骤六：通过对上一步形成的埋置基板进行底面单层或多层的布线，然后研磨所述core板101的顶面，使得所述core板101的第一金属凸点103和芯片201的第二金属凸点202外露，再对埋入所述芯片201的core板101进行表面布线，在所述包覆膜301的表面设有布线层304，可将上下层的线路通过core板101里金属化通孔102和芯片201表面的第二金属凸点202进行连接，如图6所示，最终形成具有高度对称性的多芯片的埋置基板。
34.优选地，所述core板101的厚度为400um
ꢀ‑ꢀ
800um。
35.优选地，所述第一金属凸点103的高度为50-150um。
36.优选地，所述第二金属凸点202高度为50-200um。
37.优选地，所述镂空区域的宽度为5mm-15mm，即加工所用的core板101的开槽宽度为5mm-15mm。
38.优选地，贴合后的芯片201与第二金属凸点202的总高度大于或等于core板101与第一金属凸点103的总高度。
39.需要说明的是，加工所用的core板101可设不同数量及不同位置的金属化通孔102，用来进行上下面的线路互连。
40.需要说明的是，在埋置基板的上下两面可以进行多层堆叠式的布线。
41.具体地，芯片201背面贴合所用的缓冲材料203具有良好的导热功能，可有效降低使用过程产生的高温。
42.应当理解的是，使用临时键合膜302和载具303作为承托体，进行装配后再去除。
43.通过上述埋置基板，将规格相近的芯片背面使用缓冲材料进行粘结以将引出端外露，然后埋置到core材中形成一种平面对称式结构，再进行上下布线和互联，具有高度的对称性，不仅可以极大的优化芯片埋置带来的cte不匹配的问题，减少产品在作业过程中因大的翘曲导致的作业性差及良率不高的现象；同时上下对称的芯片还具有更多的引出端，可以直接在芯片表面进行布线，缩短单一芯片与布线层的距离，具有更高的可作业性及更低的阻抗。
44.可以理解的是，以上实施方式仅仅是为了说明本实用新型的原理而采用的示例性实施方式，然而本实用新型并不局限于此。对于本领域内的普通技术人员而言，在不脱离本实用新型的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本实
用新型的保护范围。