对外接口静电保护装置及系统的制作方法

1.本技术涉及静电保护领域，尤指一种对外接口静电保护装置及系统。


背景技术：

2.现有的电路设计对外接口静电保护电路设计方案主要是在接口芯片与电路板对外接口之间并联静电保护器件(如图1所示)。其工作原理是：外部静电载体(如人体等)触碰电路板上的接插件时，静电载体上的静电电荷通过接插件注入电路板，在静电到达并损坏芯片之前，静电保护器件首先启动工作将静电电荷大部分能量释放掉，使得注入芯片的静电功率不足以损坏芯片。现有静电保护电路设计主要存在的缺陷如下：对接口、静电保护器件、被保护芯片在电路板上的放置位置以及电路板的布线要求严格。因为静电保护器件内部存在寄生参数(主要为寄生电容、电感)，电路板走线存在寄生参数，如果在电路板设计的过程中这些参数控制不当，很容易导致静电防护指标达不到设计要求而导致设计反复。而且随着芯片制造工艺不断的提升，芯片自身抗静电性能指标不断减弱，这就要求被静电保护器件衰减后达到芯片的电荷能量更小，对现有的静电保护电路的设计带来了更大的挑战。


技术实现要素：

3.本技术提供了一种对外接口静电保护装置及系统，能够大大降低进入被保护芯片的静电能量以减小对芯片的损害，提高了产品可靠性。
4.本技术提供了一种对外接口静电保护装置，所述装置包括静电保护器件和至少一个电阻；
5.所述至少一个电阻中的每一个电阻的第一端与所述静电保护器件的至少一个第一端中的每一个第一端一一对应连接；所述静电保护器件的第二端接地；所述至少一个电阻中的每一个电阻的第二端作为所述装置的被保护芯片连接端；所述静电保护器件的至少一个第一端中的每一个第一端作为所述装置的对外接口连接端。
6.一种示例性的实施例中，所述静电保护器件包括至少一个二极管；
7.所述至少一个二极管中的每一个二极管的阴极端作为所述静电保护器件的第一端，所述至少一个二极管中的每一个二极管的阳极端连接在一起后后作为所述静电保护器件的第二端。
8.一种示例性的实施例中，所述至少一个电阻中的每一个电阻是阻值为100欧姆的电阻。
9.一种示例性的实施例中，所述至少一个电阻中的每一个电阻是阻值为5欧姆的电阻。
10.本技术提供了一种对外接口静电保护系统，包括对外接口静电保护装置、被保护芯片、对外接口；
11.所述对外接口静电保护装置包括静电保护器件和至少一个电阻；
12.所述至少一个电阻中的每一个电阻的第一端与所述静电保护器件的至少一个第一端中的每一个第一端一一对应连接；所述静电保护器件的第二端接地；所述至少一个电阻中的每一个电阻的第二端作为所述装置的被保护芯片连接端；所述静电保护器件的至少一个第一端中的每一个第一端作为所述装置的对外接口连接端；
13.所述对外接口静电保护装置的对外接口连接端与所述对外接口连接；
14.所述对外接口静电保护装置的被保护芯片连接端与所述被保护芯片连接。
15.一种示例性的实施例中，所述静电保护器件包括至少一个二极管；
16.所述至少一个二极管中的每一个二极管的阴极端作为所述静电保护器件的第一端，所述至少一个二极管中的每一个二极管的阳极端连接在一起后后作为所述静电保护器件的第二端。
17.一种示例性的实施例中，所述至少一个电阻中的每一个电阻是阻值为100欧姆的电阻。
18.一种示例性的实施例中，所述至少一个电阻中的每一个电阻是阻值为5欧姆的电阻。
19.一种示例性的实施例中，所述对外接口为高速通信接口。
20.一种示例性的实施例中，所述被保护芯片为fpga芯片。
21.本技术包括以下优点：
22.本技术至少一个实施例通过在静电保护器件与被保护芯片之间加入一个串联电阻，该电阻的作用是适度增加静电保护器件与被保护芯片之间的串联阻抗，对进入被保护芯片的静电能量做进一步的衰减，大大降低进入被保护芯片的静电能量以减小对芯片的损害。减少对器件布局以及布线技巧的依赖性，降低对静电保护器件寄生性能指标的依赖性，降低芯片制造工艺更改带来的静电防护性能下降的风险，提高一次性设计成功率以缩短研发上市周期。
23.本技术的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本技术而了解。本技术的其他优点可通过在说明书以及附图中所描述的方案来实现和获得。
附图说明
24.附图用来提供对本技术技术方案的理解，并且构成说明书的一部分，与本技术的实施例一起用于解释本技术的技术方案，并不构成对本技术技术方案的限制。
25.图1为现有技术的对外接口静电保护系统的示意图；
26.图2为本技术实施例的对外接口静电保护装置的示意图；
27.图3为本技术实施例的对外接口静电保护系统的示意图；
28.图4为本技术一示例实施例提供的对外接口静电保护系统的结构框图；
29.图5为本技术又一示例实施例提供的对外接口静电保护系统的结构框图。
具体实施方式
30.图2为本技术实施例的一种对外接口静电保护装置，所述装置包括静电保护器件和至少一个电阻；
31.所述至少一个电阻中的每一个电阻的第一端与所述静电保护器件的至少一个第一端中的每一个第一端一一对应连接；所述静电保护器件的第二端接地；所述至少一个电阻中的每一个电阻的第二端作为所述装置的被保护芯片连接端；所述静电保护器件的至少一个第一端中的每一个第一端作为所述装置的对外接口连接端。
32.一种示例性的实施例中，所述静电保护器件包括至少一个二极管；
33.所述至少一个二极管中的每一个二极管的阴极端作为所述静电保护器件的第一端，所述至少一个二极管中的每一个二极管的阳极端连接在一起后后作为所述静电保护器件的第二端。
34.一种示例性的实施例中，所述至少一个电阻中的每一个电阻是阻值为100欧姆的电阻。
35.一种示例性的实施例中，所述至少一个电阻中的每一个电阻是阻值为5欧姆的电阻。
36.在其他一些示例性的实施例中，电阻的电阻值可根据被保护芯片输出驱动能力、差分信号电路板布线阻抗、接口通信速度等因素来确定。
37.本技术实施例通过本技术至少一个实施例通过在静电保护器件与被保护芯片之间加入一个串联电阻，该电阻的作用是适度增加静电保护器件与被保护芯片之间的串联阻抗，对进入被保护芯片的静电能量做进一步的衰减，大大降低进入被保护芯片的静电能量以减小对芯片的损害。减少对器件布局以及布线技巧的依赖性，降低对静电保护器件寄生性能指标的依赖性，降低芯片制造工艺更改带来的静电防护性能下降的风险，提高一次性设计成功率以缩短研发上市周期。
38.本技术还提供了一种对外接口静电保护系统，包括对外接口静电保护装置、被保护芯片、对外接口；
39.所述对外接口静电保护装置包括静电保护器件和至少一个电阻；
40.所述至少一个电阻中的每一个电阻的第一端与所述静电保护器件的至少一个第一端中的每一个第一端一一对应连接；所述静电保护器件的第二端接地；所述至少一个电阻中的每一个电阻的第二端作为所述装置的被保护芯片连接端；所述静电保护器件的至少一个第一端中的每一个第一端作为所述装置的对外接口连接端；
41.所述对外接口静电保护装置的对外接口连接端与所述对外接口连接；
42.所述对外接口静电保护装置的被保护芯片连接端与所述被保护芯片连接。
43.一种示例性的实施例中，所述静电保护器件包括至少一个二极管；
44.所述至少一个二极管中的每一个二极管的阴极端作为所述静电保护器件的第一端，所述至少一个二极管中的每一个二极管的阳极端连接在一起后后作为所述静电保护器件的第二端。
45.一种示例性的实施例中，所述至少一个电阻中的每一个电阻是阻值为100欧姆的电阻。
46.一种示例性的实施例中，所述至少一个电阻中的每一个电阻是阻值为5欧姆的电阻。
47.一种示例性的实施例中，所述对外接口为高速通信接口。
48.一种示例性的实施例中，所述被保护芯片为fpga芯片。
49.图3为本技术实施例的对外接口静电保护系统的示意图，如图3所示，在原有保护电路的基础上做了设计改进：在静电保护器件与被保护芯片之间加入一个串联电阻，该电阻的作用是适度增加静电保护器件与被保护芯片之间的串联阻抗，对进入被保护芯片的静电能量做进一步的衰减，大大降低进入被保护芯片的静电能量以减小对芯片的损害。解决已有技术方案中存在的风险，在电路板制造成本不变的情况下，极大减小设计风险，大大提高一次性设计的成功率。该串联电阻对整个电路板的成本影响可以忽略不记，可以根据信号传输速率、被保护器件的接口参数(主要是输入阻抗)做适当的阻值选择，在不降低整个电路板的性能基础上极大提高产品可靠性。
50.图4为本技术一示例实施例提供的对外接口静电保护系统的结构框图，如图4所示，高速通信接口将外部输入的高速差分数据信号接入电路板，然后经过电路板上的走线进入fpga芯片。电路中d1、d2为静电保护二极管，r3为100欧姆的端接电阻。传统的电路设计没有r1、r2两个电阻，fpga管脚跟高速通信接口直接连接。如果接口连接器、静电保护二极管以及芯片(fpga)布局不合理、电路板布线不规范，在做静电测试时很容易达不到设计需求而损坏fpga芯片，导致设计返工影响产品上市周期。
51.本技术中加入了两个100欧姆的电阻r1、r2，将注入被保护芯片(fpga)的静电能量大大衰减，静电防护性能指标极大提高，而且对电路板的静电设计技巧依赖极小。
52.图5为本技术又一示例实施例提供的对外接口静电保护系统的结构框图，如图5所示，fpga芯片内部的数据，经过高速通信接口输出到电路板外部。电路中d1、d2为静电保护二极管。传统的电路设计没有r4、r5两个电阻，fpga管脚跟高速通信接口直接连接。如果接口连接器、静电保护二极管以及芯片(fpga)布局不合理、电路板布线不规范，在做静电测试时很容易达不到设计需求而损坏fpga芯片，导致设计返工影响产品上市周期。
53.本技术中加入了两个5欧姆的电阻r4、r5，将注入被保护芯片(fpga)的静电能量大大衰减，静电防护性能指标显著提升而很容易通过静电防护等级测试。
54.由于被保护芯片输出驱动能力、差分信号电路板布线阻抗、接口通信速度等限制，r4与r5的阻值选择不能太大，否则会影响通信性能。
55.本技术在不增加产品制造成本的情况下，对电路板设计人员技能要求大大降低，对产品设计实现静电防护等级成功率极大提高，极大缩短产品上市时间。根据我们的经验：在加入串联电阻前，电路板接口静电防护等级实现
±
4kv的性能指标存在极大的设计挑战，往往需要2次以上的设计更改。在加入串联电阻后，电路板的静电防护等级经过一次设计就能轻松实现
±
4kv要求。
56.本技术描述了多个实施例，但是该描述是示例性的，而不是限制性的，并且对于本领域的普通技术人员来说显而易见的是，在本技术所描述的实施例包含的范围内可以有更多的实施例和实现方案。尽管在附图中示出了许多可能的特征组合，并在具体实施方式中进行了讨论，但是所公开的特征的许多其它组合方式也是可能的。除非特意加以限制的情况以外，任何实施例的任何特征或元件可以与任何其它实施例中的任何其他特征或元件结合使用，或可以替代任何其它实施例中的任何其他特征或元件。
57.在本技术中示出和/或讨论的任何特征可以单独地或以任何适当的组合来实现。
58.此外，在描述具有代表性的实施例时，说明书可能已经将方法和/或过程呈现为特定的步骤序列。然而，在该方法或过程不依赖于本文所述步骤的特定顺序的程度上，该方法
或过程不应限于所述的特定顺序的步骤。如本领域普通技术人员将理解的，其它的步骤顺序也是可能的。
59.本领域普通技术人员可以理解，上文中所公开方法中的全部或某些步骤、系统、装置中的功能模块/单元可以被实施为软件、固件、硬件及其适当的组合。在硬件实施方式中，在以上描述中提及的功能模块/单元之间的划分不一定对应于物理组件的划分；例如，一个物理组件可以具有多个功能，或者一个功能或步骤可以由若干物理组件合作执行。某些组件或所有组件可以被实施为由处理器，如数字信号处理器或微处理器执行的软件，或者被实施为硬件，或者被实施为集成电路，如专用集成电路。这样的软件可以分布在计算机可读介质上，计算机可读介质可以包括计算机存储介质(或非暂时性介质)和通信介质(或暂时性介质)。如本领域普通技术人员公知的，术语计算机存储介质包括在用于存储信息(诸如计算机可读指令、数据结构、程序模块或其他数据)的任何方法或技术中实施的易失性和非易失性、可移除和不可移除介质。计算机存储介质包括但不限于ram、rom、eeprom、闪存或其他存储器技术、cd-rom、数字多功能盘(dvd)或其他光盘存储、磁盒、磁带、磁盘存储或其他磁存储装置、或者可以用于存储期望的信息并且可以被计算机访问的任何其他的介质。此外，本领域普通技术人员公知的是，通信介质通常包含计算机可读指令、数据结构、程序模块或者诸如载波或其他传输机制之类的调制数据信号中的其他数据，并且可包括任何信息递送介质。