集成电路器件、封装及其形成方法与流程

本公开涉及集成电路(ic)器件和封装及其制造方法。

背景技术：

1、通过改进工艺技术、电路设计、编程算法和制造工艺使平面半导体器件缩小到了更小的尺寸。然而，随着半导体器件的特征尺寸接近下限，平面加工和制造技术变得更加困难，而且成本更加高昂。三维(3d)器件架构能够解决一些平面半导体器件(例如，相变存储器装置)中的密度限制。

2、可以通过堆叠设置半导体晶圆或管芯并且使用(例如)穿硅过孔(tsv)或者铜对铜(cu-cu)连接对它们进行垂直互连而形成包括ic器件的3d半导体器件，这样所得到的结构将起着单个器件的作用，从而相对于常规平面工艺以降低的功率和更小的占用区域实现性能的提高。

技术实现思路

1、在一个方面中，一种ic器件包括：具有第一区域、第二区域和第三区域的封装衬底；位于封装衬底的第一区域上并且被配置为向多个管芯提供电力的多个连接结构；在封装衬底上沿垂直方向堆叠设置的多个管芯，所述多个管芯中的底部管芯位于封装衬底的第二区域内；以及位于封装衬底的第三区域上的至少一个接触基底，其通过至少一条布线线路与所述多个管芯中的底部管芯的至少一个接触焊盘电连接。在所述多个管芯中的对应的一个管芯之下沿垂直方向延伸的每一连接结构具有与所述多个管芯中的所述对应一个管芯的底表面接触的上部部分和与封装衬底接触的下部部分。

2、在一些实施方式中，所述多个管芯中的相邻的两个管芯的边缘是错位的(misaligned)，使得所述相邻的两个管芯中的上部管芯具有位于超出所述相邻的两个管芯中的下部管芯的位置的伸出部分，并且所述相邻的两个管芯中的上部管芯的伸出部分包括面朝所述封装衬底并且与所述多个连接结构中的对应的一个连接结构的上部部分接触的底表面。

3、在一些实施方式中，所述多个连接结构被所述多个管芯的伸出部分覆盖。

4、在一些实施方式中，所述相邻的两个管芯中的上部管芯的伸出部分包括与所述多个连接结构中的对应的一个连接结构接触的穿硅过孔(tsv)。

5、在一些实施方式中，该tsv包括与所述多个连接结构中的一个连接结构接触的着落焊盘。

6、在一些实施方式中，所述多个连接结构中的每者的上部部分包括与所述多个管芯中的对应的一个管芯的伸出部分中的tsv的着落焊盘接触的焊料帽，并且所述多个连接结构中的每者的下部部分包括直接附接至所述封装衬底的第一区域中的多个晶种基底中的对应的一个晶种基底的导电柱。

7、在一些实施方式中，所述导电柱的材料包括铜或铜合金。

8、在一些实施方式中，所述多个晶种基底包括铜或铜合金，并且每一导电柱生长在所述多个晶种基底中的对应的一个晶种基底上。

9、在一些实施方式中，所述相邻的两个管芯中的上部管芯的伸出部分包括相对于所述相邻的两个管芯中的下部管芯的沿第一横向方向的第一偏移量，所述第一偏移量小于所述相邻的两个管芯中的上部管芯的沿该第一横向方向的宽度的十分之一。

10、在一些实施方式中，所述多个连接结构包括沿垂直于第一横向方向的第二横向方向布置并且与相邻的两个管芯中的对应的上部管芯的底表面连接的连接结构的第一子集。

11、在一些实施方式中，连接结构的第一子集包括沿第二横向方向按照直线布置并且沿第一横向方向按照交错方式布置的至少两行连接结构。

12、在一些实施方式中，所述相邻的两个管芯中的上部管芯的伸出部分进一步包括相对于所述相邻的两个管芯中的下部管芯的沿所述第二横向方向的第二偏移量，并且所述多个连接结构进一步包括沿所述第一横向方向对准并且与所述相邻的两个管芯中的对应的上部管芯的底表面连接的位于该第二偏移量之下的连接结构的第二子集。

13、在一些实施方式中，所述相邻的两个管芯中的下部管芯具有未被所述相邻的两个管芯中的上部管芯覆盖的阶梯部分，其中，所述相邻的两个管芯中的下部管芯的阶梯部分具有朝向背离该封装衬底的方向并且包括至少一个接触焊盘的顶表面。

14、在一些实施方式中，通过将每一管芯的所述至少一个接触焊盘线连接到一起而将所述多个管芯中的相邻管芯相互电连接。

15、在一些实施方式中，该衬底包括将所述多个晶种基底与所述至少一个接触基底电连接的嵌入式互连层。

16、在一些实施方式中，所述多个管芯包括一个或多个相变存储器(pcm)管芯。

17、在一些实施方式中，所述一个或多个pcm管芯的材料包括硫族化合物成分，其包括锗(ge)、锑(sb)、碲(te)、铟(in)或镓(ga)中的至少一者。

18、在一些实施方式中，所述多个管芯包括中央处理单元(cpu)管芯。

19、在另一方面中，一种ic封装基底包括：具有第一区域、第二区域和第三区域的封装衬底；位于该封装衬底上并且被配置为向多个管芯提供电力的多个连接结构；以及位于该封装衬底的第三区域上的至少一个接触基底，所述至少一个接触基底被配置为通过至少一条布线线路与所述多个管芯中的底部管芯的至少一个接触焊盘电连接。沿垂直方向延伸的每一连接结构具有被配置为与所述多个管芯中的对应的一个管芯的底表面接触的上部部分以及与该封装衬底接触的下部部分。

20、在一些实施方式中，所述多个连接结构具有沿垂直方向的不同高度。

21、在一些实施方式中，所述多个连接结构中的每者的上部部分包括被配置为与所述多个管芯中的对应的一个管芯连接的焊料帽，并且所述多个连接结构中的每者的下部部分包括直接附接至该封装衬底的第一区域中的多个晶种基底中的对应的一个晶种基底的导电柱。

22、在一些实施方式中，所述导电柱的材料包括铜或铜合金。

23、在一些实施方式中，所述多个晶种基底包括铜或铜合金，并且每一导电柱生长在所述多个晶种基底中的对应的一个晶种基底上。

24、在一些实施方式中，所述多个连接结构包括沿垂直于第一横向方向的第二横向方向布置的连接结构的第一子集。

25、在一些实施方式中，连接结构的第一子集包括沿第二横向方向按照直线布置并且沿第一横向方向按照交错方式布置的至少两行连接结构。

26、在一些实施方式中，该衬底包括将所述多个晶种基底与所述至少一个接触基底电连接的嵌入式互连层。

27、在又一个方面中，一种用于封装ic器件的方法包括下述操作。提供具有第一区域、第二区域和第三区域的封装衬底。之后可以形成在该封装衬底的第一区域上沿垂直方向延伸的多个连接结构。所述多个连接结构的每者具有与该封装衬底电接触的下部部分。可以在该封装衬底上按照错位方式沿垂直方向堆叠设置多个管芯，使得每一连接结构的上部部分与所述多个管芯中的对应的一个管芯的底表面电接触。所述多个管芯中的底部管芯可以附接在该封装衬底的第二区域内。可以在该封装衬底的第三区域上形成至少一个接触基底，并且所述至少一个接触基底可以通过至少一条布线线路与所述多个管芯中的底部管芯的至少一个接触焊盘电连接。该封装衬底的第二区域被配置为附接所述多个管芯中的底部管芯。

28、在一些实施方式中，堆叠设置所述多个管芯包括使相邻的两个管芯的边缘错位，使得相邻的两个管芯中的上部管芯具有位于超出相邻的两个管芯中的下部管芯的位置的伸出部分，其中，相邻的两个管芯中的上部管芯的伸出部分包括面朝该封装衬底并且与所述多个连接结构中的对应的一个连接结构的上部部分电接触的底表面，并且这些伸出部分覆盖所述多个连接结构。

29、在一些实施方式中，该方法包括在堆叠设置所述多个管芯之前在所述相邻的两个管芯中的上部管芯的伸出部分中形成穿硅过孔(tsv)。堆叠设置所述多个管芯包括采用所述多个连接结构中的对应的一个连接结构来着落所述tsv。

30、在一些实施方式中，形成所述tsv包括在所述tsv的下端上形成用于着落到所述多个连接结构中的所述对应一个连接结构上的着落焊盘。

31、在一些实施方式中，形成所述多个连接结构中的一个连接结构包括：在该封装衬底中的多个晶种基底当中的一个晶种基底上形成导电柱，以作为所述多个连接结构中的所述一个连接结构的下部部分；以及在该导电柱上形成焊料帽，以作为所述多个连接结构中的所述一个连接结构的上部部分，用于与所述多个管芯中的对应的一个管芯的伸出部分中的tsv的着落焊盘连接。

32、在一些实施方式中，形成所述导电柱包括在所述多个晶种基底中的所述一个晶种基底上电镀铜或铜合金。

33、在一些实施方式中，堆叠设置所述多个管芯包括使相邻的两个管芯中的上部管芯的伸出部分的第一边缘相对于所述相邻的两个管芯中的下部管芯的第一边缘沿第一横向方向偏移第一距离，其中，该第一距离小于所述相邻的两个管芯中的上部管芯的沿第一横向方向的宽度的十分之一。

34、在一些实施方式中，形成所述多个连接结构包括：形成沿垂直于第一横向方向的第二横向方向对准的连接结构的第一子集；并且堆叠设置所述多个管芯包括将所述连接结构的第一子集连接至所述相邻的两个管芯中的对应的上部管芯的底表面。

35、在一些实施方式中，形成所述连接结构的第一子集包括形成沿第二横向方向按照直线布置并且沿第一横向方向按照交错方式布置的至少两行连接结构。

36、在一些实施方式中，堆叠设置所述多个管芯进一步包括使相邻的两个管芯中的上部管芯的伸出部分的第一边缘偏移，从而露出相邻的两个管芯中的下部管芯的阶梯部分的顶表面，其中，相邻的两个管芯中的下部管芯的阶梯部分的顶表面朝向背离该封装衬底的方向并且包括至少一个接触焊盘。

37、在一些实施方式中，提供该封装衬底进一步包括通过将每一管芯的所述至少一个接触焊盘线连接到一起而将所述多个管芯中的相邻管芯相互电连接。

38、在一些实施方式中，提供该封装衬底进一步包括形成将所述多个晶种基底与所述至少一个接触基底电连接的嵌入式互连层。

39、在一些实施方式中，形成多个管芯包括将一个或多个相变存储器(pcm)管芯与至少一个中央处理单元(cpu)管芯堆叠设置。

40、在又一个方面中，一种形成ic封装基底的方法包括下述操作。提供具有第一区域、第二区域和第三区域的封装衬底。之后可以形成在该封装衬底的第一区域上沿垂直方向延伸的多个连接结构。所述多个连接结构中的每者具有与该封装衬底电接触的下部部分以及被配置为与所述多个管芯中的对应的一个管芯的底表面接触的上部部分。可以在该封装衬底的第三区域上形成至少一个接触基底，并且所述至少一个接触基底被配置为通过至少一条布线线路与所述多个管芯中的底部管芯的至少一个接触焊盘电连接。该封装衬底的第二区域被配置为附接所述多个管芯中的底部管芯。

41、在一些实施方式中，形成所述多个连接结构包括形成沿垂直方向具有不同高度的连接结构。

42、在一些实施方式中，形成所述多个连接结构中的一个连接结构包括：在该封装衬底的第一区域中的多个晶种基底当中的一个晶种基底上形成导电柱，以作为所述多个连接结构中的所述一个连接结构的下部部分；以及在该导电柱上形成焊料帽，以作为所述多个连接结构中的所述一个连接结构的上部部分，用于与所述多个管芯中的对应的一个管芯连接。

43、在一些实施方式中，形成所述导电柱包括在所述多个晶种基底中的所述一个晶种基底上电镀铜或铜合金。

44、在一些实施方式中，形成所述多个连接结构包括形成沿垂直于第一横向方向的第二横向方向布置的连接结构的第一子集。

45、在一些实施方式中，形成所述连接结构的第一子集包括形成沿第二横向方向按照直线布置并且沿第一横向方向按照交错方式布置的至少两行连接结构。

46、在一些实施方式中，提供该封装衬底进一步包括形成将所述多个晶种基底与所述至少一个接触基底电连接的嵌入式互连层。